《数字电路的分析与应用教学课件作者冯珊珊模块一项目3》由会员分享，可在线阅读，更多相关《数字电路的分析与应用教学课件作者冯珊珊模块一项目3（63页珍藏版）》请在金锄头文库上搜索。
1、项目三 智力竞赛抢答器,任务一 集成触发器 任务二 时序逻辑电路的分析及设计 任务三 智力竞赛抢答器,返回,任务一 集成触发器,前面介绍的各种门电路及由门电路组成的组合电路，其共同特点是当前的输出完全取决于当前的输入，与电路之前的状态，即与过去的输入无关，因此不具备记忆功能。 然而在数字系统中，常常需要电路具有记忆功能。触发器（，缩写）是能够记忆二值信息（和）的基本时序逻辑单元电路。触发器框图如图所示。 触发器具有两个基本特点： （）有两个稳定状态，即高电平、低电平，常用二进制数码和来区别表达高电平和低电平的状态。,下一页,返回,任务一 集成触发器,（）当受到输入信号作用时，触发器的状态可以发
2、生改变；当输入信号撤消后，触发器的状态仍然保持。因此触发器具有记忆功能，可存储二进制信息。 通常用端的输出状态代表触发器的状态。和端为两个互补输出端，即两端状态相反。当、时，称触发器输出为状态；当、时，称触发器输出为状态。 . 基本触发器 .基本触发器的组成结构与符号 触发器电路结构如图（）所示，如图（）所示为其逻辑符号。和是信号输入端，字母上的反号表示低电平有效（逻辑符号中用小圈表示）。,上一页,下一页,返回,任务一 集成触发器,其有两个输出端与，正常情况下，这两个输出端信号必须互补，否则会出现逻辑错误。 .基本触发器的工作原理 （）当时，触发器输出，触发器状态不确定。这时既不是状态，也不是
3、状态。在、同时由变为时，由于与非门和电气性能上的差异，其输出状态无法确定，因此这种输入信号组合在正常工作中是不允许出现的。 （）当、时，触发器置。因，门输出，所以门输入都为高电平，输出，触发器被置。常称此逻辑关系为“置功能”。,上一页,下一页,返回,任务一 集成触发器,（）当、时，触发器置。因，门输出，这时门输入都为高电平，输出，触发器被置。常称此逻辑关系为“置功能”。 （）当时，、门状态不变，触发器输出、保持原状态不变。因此称此逻辑关系具有“保持功能”。 .功能描述 ）状态特性表及状态特性简表 基本触发器状态特性表及状态特性简表如表及表所示。,上一页,下一页,返回,任务一 集成触发器,）特征
4、方程（状态方程） 特征方程表示触发器次态与输入状态、及现态之间关系的逻辑表达式。考虑输入时会使输出状态不定，故由表写出表达式时，应该严禁这种输入情况的发生，即,上一页,下一页,返回,任务一 集成触发器,）状态转换图 状态转换图是当时，表示触发器从现态变化到次态或保持原状态不变时，对输入信号要求的图形。由特性表可以画出状态转换图，如图所示。 ）状态转换表 基本触发器状态转换表如表所示。 .时序波形 时序波形是用高低电平来反映触发器逻辑功能的波形，如图所示，时序波形表述比较直观而且可使用示波器验证。,上一页,下一页,返回,任务一 集成触发器,. 边沿触发器 边沿触发器不仅能将触发器的触发翻转控制在
5、触发沿到来的一瞬间，而且能将接收输入信号的时间也控制在触发沿到来的前一瞬间。因此，边沿触发器没有空翻现象，很大地提高了触发器工作的可靠性和抗干扰能力。 .边沿触发器的组成结构与符号 边沿触发器由两个与或非门和组成的基本触发器和两个输入控制与非门和组成。从输入信号、的传送路径看，经过门和的传送延迟时间小于经过门和的传送延迟时间。触发器电路结构如图（）所示，如图（）所示为触发器的逻辑符号。,上一页,下一页,返回,任务一 集成触发器,.边沿触发器的工作原理 （）当时，触发器处于一个稳态。 当时，、被封锁，此时不论、为何种状态，、均为，另一方面，、也被封锁，因此由与或非门组成的触发器处于一个稳定状态，
6、输出、状态不变。 （）当由变时，触发器不翻转，为接收输入信号作准备。 设触发器原状态为，。当由变时，有两个信号通道会影响触发器的输出状态，一个是和的打开，将直接影响触发器的输出，另一个是和的打开，再经和会影响触发器的状态。,上一页,下一页,返回,任务一 集成触发器,前一个通道只经一级与门，而后一个通道则要依次通过一级与非门和一级与门，显然的跳变对输出的影响前者比后者要快得多。当由变时，的输出首先由变，这时无论为何种状态（即无论、为何状态），都使仍为。由于同时连接和的输入端，因此输出均为，从而的输出，触发器的状态不变。由变后，打开和，为接收输入信号、作好准备。 （）由变时触发器翻转。 设输入信号
7、、，则、，和的输出均为。当下降沿到来时，的输出由变，则有，使输出为，触发器翻转。,上一页,下一页,返回,任务一 集成触发器,虽然在变后，、和封锁，但由于与非门的延迟时间比与门长（在制造工艺上予以保证），因此和这一新状态的稳定是在触发器翻转之后。由此可知，该触发器在下降沿触发翻转，一旦到电平，则将触发器封锁，此时处于（）所分析的情况。 总之，该触发器在下降沿前接收信息，在下降沿触发翻转，在下降沿后触发器被封锁。 .功能描述 .脉冲工作特性 该触发器无一次变化现象，输入信号可在触发沿由变时刻前加入。,上一页,下一页,返回,任务一 集成触发器,由图可知，该电路要求、信号先于信号触发沿传输到、的输入端
8、，为此它们的加入时间至少应比的触发沿提前一级与非门的延迟时间。这段时间称为建立时间。 输入信号在负跳变触发沿来到后就不必保持，原因在于即使原来的、信号变化，还要经一级与非门的延迟才能传输到和的输出端。在此之前，触发器已由、的输出状态和触发器原先的状态决定翻转。所以这种触发器要求输入信号的维持时间极短，从而具有较高的抗干扰能力，且由于缩短，故而可提高工作速度。 从负跳变触发沿到触发器输出状态稳定，也需要一定的延迟时间。显然该延迟时间应大于两级与或非门的延迟时间，即.。,上一页,下一页,返回,任务一 集成触发器,. 其他触发器 .触发器及触发器 ）触发器 如果将触发器的、两端相连接，连接后的输入端
9、称为端，门为与非门门为非门，如图（）所示，就构成了触发器，因此可根据触发器的工作过程，写出其逻辑功能。如图（）所示为触发器的逻辑符号。 ）触发器 如果在触发器中令（即），那么每输入一个脉冲，触发器状态翻转一次，这种触发器称触发器，其特征方程为,上一页,下一页,返回,任务一 集成触发器,.触发器 . 常用集成触发器及触发器的触发方式 实际应用中有多种集成触发器，下面介绍常用的几种。 .触发器 如图所示为触发器的逻辑符号，表所示为其状态特性表。 该触发器是基本触发器，有两个与逻辑的置输入端，输入信号低电平置位和复位，其中左图是常用符号，右图是符号。,上一页,下一页,返回,任务一 集成触发器,.上升
10、沿触发的双触发器 是常用的触发器。其逻辑符号如图所示，其中左图是常用符号，右图是符号。其状态特性表如表所示。 .双触发器 是常用的触发器。其逻辑符号如图所示，状态特性表如表所示。 .触发器的触发方式 所谓触发器的触发方式是指触发器在控制脉冲的某个阶段（上升沿、下降沿和高或低电平期间）接收输入信号从而改变状态。,上一页,下一页,返回,任务一 集成触发器,门控触发器是在门控脉冲的高电平期间接收输入信号进而改变状态，故为电平触发方式。门控触发器存在“空翻”的问题，空翻是指在一个控制信号期间，触发器发生多于一次的翻转。比如，门控触发器在控制信号为高电平期间将不停地翻转。因此这种触发器是不能构成计数器的
11、。 主从触发器在门控脉冲的一个电平期间主触发器接收信号；在另一个电平期间，从触发器改变状态，故为主从触发方式。这种触发器在一个脉冲的作用下输出只能动作一次，但存在的问题是主触发器接收信号期间，若输入信号发生改变，则将使触发器状态的确定变得复杂，故在使用主从触发器时，应尽可能不让输入信号发生改变。,上一页,下一页,返回,任务一 集成触发器,边沿触发器是在门控脉冲的上升沿或下降沿接收输入信号从而改变状态，故为边沿触发方式。这种触发器在触发沿到来之前，输入信号要稳定地建立起来，触发沿到来之后仍需保持一定时间，因此要注意这种触发器的建立时间和保持时间。 另外，要注意同一功能的触发器触发方式不同，因此即
12、使输入相同信号，输出也不一定相同。,上一页,返回,任务二 时序逻辑电路的分析及设计,时序逻辑电路（简称时序电路）的结构框图由两部分组成，一部分是组合逻辑电路（简称组合电路），另一部分是存储电路，如图所示。该电路受时钟信号的控制，并作用于存储电路部分。 . 时序逻辑电路的分类 （）按动作方式不同，可分为同步时序电路（）和异步时序电路（）。同步时序电路中，所有触发器状态的变化受同一个时钟控制从而产生同步动作；异步时序电路中，因为各触发器的时钟来源不同，所以状态变化的步调不一致。,下一页,返回,任务二 时序逻辑电路的分析及设计,（）按逻辑功能不同，时序电路主要有寄存器（）、计数器（）和序列信号发生器
13、等。 （）按输出信号的特点不同，又分为米里（）型时序电路和摩尔（）型时序电路两种。在米里型电路中，输出信号不但取决于存储电路的状态，还取决于外部输入信号；在摩尔型电路中，输出仅仅取决于存储电路的状态。可见，摩尔型电路是米里型电路的一种特例。,上一页,下一页,返回,任务二 时序逻辑电路的分析及设计,. 时序逻辑电路的功能描述 ）逻辑方程 电路的逻辑功能是唯一确定的，但由于不能直接看出其功能，故而引用逻辑方程来描述时序电路的输入变量、输出变量和状态之间的逻辑关系。可采用组方程来描述。 （）输出方程： （，） （）驱动方程： （，）,上一页,下一页,返回,任务二 时序逻辑电路的分析及设计,（）状态方
14、程： （，） 在上述三组方程中，输出方程和驱动方程式为组合逻辑关系。而状态方程，描述了存储电路的新状态与原状态和激励信号之间的关系。 ）状态转换表 反映了输出、次态和电路的输入、现态之间对应的取值关系，如表所示。 ）状态转换图 反映了时序逻辑电路状态转换规律及相应输入、输出取值关系的图形，如图所示。,上一页,下一页,返回,任务二 时序逻辑电路的分析及设计,）时序波形 描述时序电路的时钟信号、输入信号、输出信号及电路的状态转换等在时间上的对应关系。 . 时序逻辑电路的分析 时序逻辑电路分析的任务为确定时序逻辑电路在输入信号的作用下，其状态和输出信号变化的规律，进而确定出电路的逻辑功能。 因为时序电路是由组合电路和存储电路两部分组
