《基于fpga的简易逻辑分析仪的设计与仿真完整毕业设计论文》由会员分享，可在线阅读，更多相关《基于fpga的简易逻辑分析仪的设计与仿真完整毕业设计论文（33页珍藏版）》请在金锄头文库上搜索。
1、目 录摘 要1Abstract2前 言3第一章 概述41.1 选题背景41.2 FPGA简介4第二章 设计方案62.1 设计任务和要求62.2 总体设计方案6第三章 系统子模块实现与仿真分析93.1 数字信号发生器实现与仿真93.1.1 数字信号发生器的软件流程图和组成框图93.1.2 带异步置位/复位的通用八位寄存器103.1.3 任意分频器113.1.4 循环移位寄存器123.1.5 数字信号发生器仿真133.2 触发电路实现与仿真143.3 存储器REGN的实现与仿真153.4 640分频器FREQ的实现与仿真163.5 存储器RAM的实现与仿真17第四章 系统顶层的实现与仿真204.1
2、 系统顶层原理图204.2 系统顶层仿真图20结论22参考文献23致谢24附录25摘 要逻辑分析仪是一种类似于示波器，用来分析测量数字系统的逻辑波形和逻辑关系的仪器设备。在每个时钟到来，并且与预置的触发字逻辑状态相同时，将触发之后的数据进行储存、处理并输出显示到屏幕上。本文采用FPGA开发器件设计一个8通道的简易逻辑分析仪，实现对输入的8路逻辑信号进行数据判断、数据存储、采集和处理，然后输出显示的功能。其功能参数分别是采样率为100KHz，每通道存储深度为32bit。本次设计使用FPGA（现场可编程逻辑门阵列）芯片和VHDL硬件描述语言作为主要设计方法实现8路简易逻辑分析仪。本系统根据逻辑分析
3、仪所要实现的各项功能分别编程设计了对应的功能模块，分别是触发模块，数据缓存模块，分频模块以及存储器模块，并分别进行了仿真验证，在此基础上，完成了系统电路的设计与仿真。仿真结果表明，本次设计各模块都达到了所需要求，实现了各自的功能。系统总体方案也得到了较理想的结果，本次设计方案是可行的，达到了设计要求。关键词：逻辑分析仪，数据采集，FPGA，VHDL AbstractLogic analyzer is a kind of equipment which is similar to the oscilloscope, used to analyze the logic waveforms and
4、the logical relation of the digital measurement system, when every clock come on, and preset trigger word logic is the same as the state, will trigger after the data are stored, processing and output display to the screen. FPGA is applied in this paper to design an eight channel of simple logic anal
5、yzer and realize the function of implementing input 8-channel logic signal data judging, data storage, data collecting and processing, then the output display. The parameters of function are 100KHz sampling rate and each channel storage depth is 32bit.This design using FPGA (field programmable gate
6、array) chip and VHDL hardware description language as the main design method to achieve 8 simple logic analyzer. The system according to the logic analyzer to achieve the various functions respectively programming to design the corresponding functional modules, respectively is trigger module, data b
7、uffer module, frequency module and a memory module are carried out respectively, and the simulation and verification, on this basis, completed the design and Simulation of the circuit system.The simulation results show that the design of the module has reached the desired requirements, achieve their
8、 respective functions. The overall scheme of the system can get the ideal result, this design scheme is feasible and meets the design requirements.Keyword: logic analyzer, data collection, FPGA,VHDL 前 言自20世纪70年代初，第一款微处理器研制出来后，开始出现4位和8位总线的运用。然而传统的示波器已经没法满足所需测试及观察要求。1973年美国HP公司和BIOMATION公司分别研发出了状态分析仪和
9、定时分析仪。至此之后，随着计算机技术、通信技术、编程语言、软件行业的高速发展，逻辑分析仪前前后后共经历了四代。目前，逻辑分析仪的核心技术还被国外的大公司牢牢的掌握着，比如Agilent等公司，国内的许多公司还处于生产制造阶段，并没有太多创新。发展至今，电子信息技术正处于高速发展阶段，电子系统数字化的趋势已经不可阻挡。从传统的得到广泛应用的单片机到今天的FPGA/CPLD，从采用中小规模的芯片构成电子电路系统到今天的现场可编程逻辑器件构成电子电路系统，电子设计技术已经踏上了一个崭新的台阶。FPGA/CPLD的使用让硬件电路的设计与传统电路设计方法相比变得十分简单方便，而且可更改性十分强。它们正在
10、电子仪器仪表等领域的数字电子系统设计工作中发挥着越来越重要的作用。逐渐成为国际社会数字系统设计的主流发展方向。目前广范围、高精度数字式频率和功率因数的测量，大都用单片机加高速专用计数器来实现。本次设计通过采用VHDL语言编程，并且最终结果下载在FPGA芯片上实现。整个系统框图十分精简。FPGA灵活的现场可更改性，使得在有需要时可以对系统进行非常方便的改进。系统的性能还可以在不更改硬件电路的情况下得到进一步的提高。本设计主要使用Quartus 软件作为开发平台，以FPGA作为开发器件，VHDL作为设计语言，编写程序设计各个模块以及进行相应的仿真，从而实现简易逻辑分析仪的对输入的逻辑信号进行数据判
11、断、数据存储、采集和处理，并输出显示的功能。本文共分为四章。第一章为概述，主要介绍逻辑分析仪的背景以及FPGA的简介。第二章为设计方案，分别介绍了本次课题设计的设计任务，基本要求，并着重分析了本次设计的总体设计方案及其框图。第三章为系统各子模块的实现与仿真分析，详细讨论本设计所涉及到的各子模块的功能，设计方法以及仿真结果分析。第四章为系统顶层的实现与仿真，主要给出了本设计的顶层原理图及其仿真结果，并做出分析。第一章 概述1.1 选题背景近年来，随着高校电子类及与其相关的专业教学中，越来越关注学生的动手能力培养，其中让大学生们进入实验室进行项目的实践设计课程日益得到重视。然而在数字电路的实验教学
12、及数字系统的开发设计中，却发现传统示波器所拥有的功能可以说是已经滞后于我们当代的教学要求，更别说能够满足企业或者社会研究实验室的要求了。例如在有些实验电路板系统的测试中，要么是信号显示不了，要么就是信号显示出来了但却不完整，或者出现其他问题，总之问题是层出不穷，而且大多都难以解决。传统的示波器在这时候就显得心有余而力不足，无法满足我们的一些要求。此时逻辑分析仪的作用就显示出来了，可以满足传统示波器所不能满足的要求。然而自从1973年第一台真正意义上的逻辑分析仪诞生至今，已经过去了40年，逻辑分析仪的普及之路依旧任重道远。据不完全统计，30%的数字设计师没有使用逻辑分析仪，80%的高校实验室没有
13、普及逻辑分析仪1。导致这样的结果主要归咎于其昂贵的价格，普通人很少能够买得起。而大部分高校又觉得没有必要购买高精确度逻辑分析仪，因为觉得学校环境用不着。逻辑分析仪昂贵的价格和越来越广泛的应用前景之间的矛盾使逻辑分析仪向着高精度高智能化的方向发展，与此同时，在市场的作用下也催生了很多降低成本和拓展功能的方案。当然，逻辑分析仪的功能不止于此。现如今，逻辑分析仪不仅能够分析计算机软硬件、数字系统，而且可以和计算机联合构成多种智能分析仪或者逻辑分析插件，甚至能够和一些数字电压表、仿真器、传统示波器结合在一起构成完善的仪器系统。总之，对逻辑分析仪的研究有着广阔的应用前景以及市场需求。1.2 FPGA简介
14、FPGA（Field-Programmable Gate Array），即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。目前以硬件描述语言（Verilog或VHDL）所完成的电路设计，可以经过简单的综合与布局，快速的烧录至 FPGA 上进行测试，是现代 IC设计验证的技术主流。这些可编辑元件可以被用来实现一些基本的逻辑门电路（比如AND、OR、XOR、NOT）或者更复杂一些的组合功能比如解码器。系统设计师可以根据需要通过可编辑
15、的连接把FPGA内部的逻辑块连接起来，就好像一个电路试验板被放在了一个芯片里。一个出厂后的成品FPGA的逻辑块和连接可以按照设计者而改变，所以FPGA可以方便快捷地完成所需要的逻辑功能。本次设计采用FPGA的设计方法主要考虑到FPGA的高灵活性，可更改性特点。在设计过程中遇到问题时，能够及时方便的更改程序进行调整，充分发挥了FPGA开发方法的优越性。第二章 设计方案2.1 设计任务和要求本文基于FPGA设计一个8通道的简易逻辑分析仪。要求逻辑分析仪拥有同时对输入的8路逻辑信号进行实时采集的功能，采样频率为100 KHz，并且可以设置简单的单级触发字。当8路通道数据流的逻辑状态与预置的触发字的逻辑状态完全相同时，就会产生触发信号。触发之后，将触发信号输出到RAM中作为RAM的片选信号，再由RAM对8通道的数据流进行一次采集、存储,每通道储存深度为32bit，并且进行输出显示。2.2 总体设计方案鉴于本次设计的基本要求，选择Quartus II软件平台来实现。由于条件限制，无
