《【2017年整理】第10章 存储器层次结构》由会员分享，可在线阅读，更多相关《【2017年整理】第10章 存储器层次结构（5页珍藏版）》请在金锄头文库上搜索。
1、 第 10 章 存储器层次结构一、单项选择题【例 10-1】动态存储器 DRAM 的刷新原则是（ ） 。A各 DRAM 芯片轮流刷新 B各 DRAM 芯片同时刷新，片内逐位刷新 C各 DRAM 芯片同时刷新，片内逐字刷新D各 DRAM 芯片同时刷新，片内逐行刷新【例 10-2】某一 SRAM 芯片，容量为 10248 位，除地址线和电源端外，芯片最少引出线数为（ ） 。A16 B.17 C20 D21【例 10-3】动态 RAM 利用（ ） 。A 门电路存储信息 寄存器存储信息 电容存储信息 触发器存储信息【例 10-】利用 4 片 8K4 位存储芯片，可构成容量为（ ）存储器。 A32K16
2、 位 B8K8 位 C16K8 位 D16K16 位【例 10-5】下列存储设备中， （ ）的存取数据速度最快。ARAM B磁盘 C光盘 D硬盘【例 10-6】在 Cache 和主存构成的两级存储体系中，Cache 的存取时间是 100ns，主存的存取时间是 1000ns，如果希望有效（平均）存取时间不超过 Cache 存取时间的 15%，则 Cache 的命中率至少为（ ） 。A90% B98% C95% D99%【例 10-7】Cache 用组相联映射，一块大小为 128 字节，Cache 共 64 块，4 块分一组。主存有 4096 块，主存地址共需（ ）位。 A19 B18 C17 D
3、16【例 10-8】8 片 16K4 的存储器可以设计为（ ）存储容量的 16 位存储器。 A32K B64K C16K D128K【例 10-9】下列（ ）不是主存与 Cache 间常用的地址映像方式。 A直接映像 B全相应映像 C组相联映像 D直接相连映像【例 10-10】若片选地址为 101 时，选定某一 32K16 位的存储芯片工作，则该芯片在存储器中的首地址和末地址分别为（ ） 。 A00000H；01000H B28000H；2FFFFH C2800H；2FFFH D0000H；0100H【例 10-11】双端口存储器和多模块交叉存储器属于必行存储器结构，前者和后者采用的技术分别是
4、（ ） 。 A空间并行；时间并行 B时间并行；空间并行C空间并行；空间与时间共同并行 D空间与时间共同并行；时间并行【例 10-12】关于 MOS 半导体存储器，下列说法正确的是（ ） 。 A静态 MOS 存储器需要刷新B动态 MOS 存储器需要刷新C静态 MOS 存储器和动态 MOS 存储器都需要刷新D静态 MOS 存储器和动态 MOS 存储器都不需要刷新【例 10-13】磁表面存储器的记录方式可为四种，则磁盘存储器采用（ ）方式。 A归零制 B不归零制 C调相制 D调频制【例 10-14】DRAM 之所以刷新是因为（ ） 。 ADRAM 上存储信息陈旧，需要更新信息 B电容上的电荷会泄露，
5、需要定时补充电荷 C人们需要刷新来保持存储信息的及时性 DDRAM 不需要刷新【例 10-15】高速缓冲存储器的配置是为了解决（ ）之间的速度差异。 ACPU 与外存 B主存与外存 CCPU 与主存 DCPU 与存储器【例 10-16】在组相联映像的 Cache 中，用于判断命中与否的标志是（ ） 。 A块表存储器中读出来字的区号、块号与主存地址中相应的区号、块号不相等 B块表存储器中读出来字的区号与主存地址中相应的区号相等 C块表存储器中读出来字的区号与主存地址中相应的区号不相等 D块表存储器中读出来字的区号、块号与主存地址中相应的区号、块号相等【例 10-17】在一个三级存储器中，如果访问
6、命中率足够大，则存储系统所表现出的性能将接近于（ ） 。 A主存的容量和 Cache 的速度 B外存的容量和 Cache 的速度C主存的容量和主存的速度 D外存的容量和主存的速度【例 10-18】程序访问的（ ）为 Cache 的引入提供了理论依据。 A局部性 B稳定性 C延迟性 D及时性【例 10-19】对于可擦写型磁光盘，下列说法正确的是（ ） 。 A通过光磁效应写入信息的，而读出信息则是通过热磁效应实现的 B写入信息和读出信息都是通过光盘效应实现的C通过热效应写入信息的，而读出信息则是通过光磁效应实现的 D写入信息和读出信息都是通过热磁效应实现的【例 10-20】计算机系统中通常采用的三
7、级存储器结构中（ ）不能被 CPU 直接访问。 ACache B主存储器 C外存储器 D内存二、综合应用题【例 10-21】如果使用 1K4 的芯片组成一个 8K8 的主存，需要多少片芯片？对于所提供的主存地址 （低） ，应怎样加以处理？各芯片的片选端如何连2A10.接？【例 10-22】已知地址总线 ，其中 是最低位。用 ROM 芯片（4K4 位/片）和150.0RAM 芯片（2K8 位/片）组成一个半导体存储器，按字节编址。该存储器ROM 区的容量为 16KB，RAM 区的容量为 10KB（1） 组成该存储器需要用多少块 ROM 芯片和多少块 RAM 芯片？（2） 该存储器一共需要多少根地
8、址线？ROM 芯片 RAM 芯片各需要连入哪几根地址线？（3） 需设置多少个片选信号？分别写出各片选信号的逻辑式。【例 10-23】利用 32K8 位 RAM 芯片和 32K4 位 ROM 芯片，设计一个 128K8 位存储器，其中从 00000H 到 07FFFH 为只读存储区，其他空间为可读可写存储区。（1） 画出相应存储空间分布图，并标注地址。（2） 完成存储器设计并与 CPU 连接。【例 10-24】用 1M8 的存储器芯片设计一个 1M32 的存储器，要求存储器能够按照字节、16 的字和 32 位的双字进行访问，字和双字都按对齐方式存储。CPU 提供的信号线有地址线 ，数据线 访存控
9、制信号 MREQ，读写控制信号310A310DR/W，字访问模式 W 和双字访问模式 DW 的控制线。存储器芯片的控制信号CS 和 WE，请画出此存储器的连接结构图，写出各存储器芯片选择信号的逻辑表达式。【例 10-25】某机主存容量为 16M 字节，Cache 容量为 512K 字节，主存和 Cache 都划分为大小为 8K 页面，采用直接映像法。（1） Cache 和主存的业内地址有多少位？（2） Cache 的页地址多少位？（3） 主存的页面标记（TAG）占多少位？（4） CPU 某次访问存储器的地址为 001010110101000111110001B，设该地址对应的主存页面在 Cac
10、he 中恰好有副本，则该副本应位于 Cache 中哪一页？【例 10-26】 。设某计算机字长为 32 位，主存容量为 8MB，Cache 容量为 32K，每字块有8 个字，设计一个 2 路组相联映像的 Cache 组织，请问：（1） 画出主存地址字段中各段的位数。（2） 设 Cache 开始为空，CPU 每次读一个字，共连续重复 8 次，依次读出主存前 100 个字，请问命中率为多少？（3） 设 Cache 的访问命中时间为 10ns，访问失效时间为 100ns，主存的访问时间为 80ns，试问有 Cache 和无 Cache 相比，执行以上访存序列时的访存速度提高多少倍？【例 10-27】
11、一个全相联的 Cache 有 16 块，每块 8 个字，主存容量为 216 个字，Cache 开始为空。Cache 存取时间为 40ns；主存与 Cache 间传送 8 个字需 1 。s（1） 计算 Cache 地址中标记域和快内地址域的大小。（2） 一程序首先访问主存单元 20，21，45，然后重复访问主存单元28，29，45 四次。没有命中 Cache 时，将主存对应块一次全部读入填入 Cache 槽中）计算 Cache 的命中率。（3） 计算上述程序总的存取时间。【例 10-28】假使主存只有 a，b，c 三个页面，组成 a 进 c 出的 FIFO 队列进程，访问页面的序列是 0，1，3
12、，4，3，2，0，2，1，3，2 号，若采用（1）FIFO 算法；（2）LRU 算法。用列表法求以上两种策略的命中率。【例 10-29】某计算机的存储系统由 Cache、主存和用于虚拟存储的磁盘组成。CPU 从Cache 获取数据若访问的字在 Cache 中，则存取它只需要 20ns，将所访问的字从主存装入 Cache 需要 60ns，而将它从磁盘装入主存则需要 1200 ，假定sCache 的命中率为 0.9，主存的命中率为 0.6，计算该系统访问一个字的平均存取时间。【例 10-30】某处理器包含一片内 Cache，容量为 8K 字节，且采用 4 路组相联结构，块的大小为 4 个 32 位
13、字。当 Cache 未命中时，处理器以分组方式读取 16 字节到Cache，假定主存容量为 16M，请说明：（1） Cache 共分为多少组？（2） 主存的地址格式，并说明 Cache 如何解释主存地址格式的不同字段；（3） Cache 块标记至少应该有多少位？【例 10-31】某计算机系统的内存储器由 Cache 和主存构成，Cache 的存取周期为 45ns，主存的存取周期为 200ns。已知在一段给定的时间内，CPU 共访问内存 4500 次，而 Cache 的未命中率为 10%，问：（1） CPU 访问 Cache 和主存各多少次？（2） CPU 访问内存的平均时间是多少？（3） Ca
14、che-主存系统的效率是多少？【例 10-32】某计算机中，已知配有一个地址空间为 0000H3FFFH 的 ROM 区域，现再用RAM 芯片(8K16 位)形成 24K16 位的 RAM 区域，起始地址为 6000H，CPU 的地址总线为 ，数据总线为 D0D15，要求：015A（1） RAM 芯片要用多少片？（2） 画出上述 RAM 芯片的功能引脚图，除去电源和地。（3） 画出上述 ROM 和 RAM 与 CPU 的连接图。【例 10-33】某存储器系统容量为 7KB，由 1KB、2KB、4KB 的存储芯片各一片组成，地址总线为： （低位） ，要求：150A（1） 分别写出加到三块存储器芯片的地址是哪几位？（2） 分别写出加到三块存储器芯片的片选信号逻辑表达式。【例 10-34】试论述多模块交叉存取存储器的设计思想及组成特性。【例 10-35】 某 32 位微处理机具有 32 位存储字长，假设有一个 16KB 直接相联映像的Cache，该 Cache 块长为 4 个 32 的字。（1） 画出该微处理机的主存地址、Cache 地址格式图
