单击此处编辑母版标题样式,单击此处编辑母版文本样式,第二级,第三级,第四级,第五级,,,*,半导体,制,制造工,艺,艺流程,,,半导体,相,相关知,识,识,本征材,料,料：纯,硅,硅9-10个9,250000,Ω,Ω.cm,N型硅,：,： 掺,入,入V族,元,元素--磷P,、,、砷As、锑Sb,P型硅,：,： 掺,入,入 III族,元,元素—,镓,镓Ga,、,、硼B,PN结,：,：,N,P,-,-,-,-,-,-,+,+,+,+,+,,,半导体元,件,件制造,过,过程可,分,分为,前段（,FrontEnd,）制程,晶圆处,理,理制程,（,（,WaferFabrication,；简称,WaferFab,）、,晶圆针,测,测制程,（,（,WaferProbe,）；,後段（,BackEnd,）,构装（,Packaging,）、,测试制程（,Initial Test and Final Test,）,,,一、晶圆处,理,理制程,晶圆处理制,程,程之主要工,作,作为在矽晶,圆,圆上制作电,路,路与电子元,件,件（如电晶,体,体、电容体,、,、逻辑闸等,）,），为上述,各,各制程中所,需,需技术最复,杂,杂且资金投,入,入最多的过,程,程，以微处理,器,器（,Microprocessor,）为例，其,所,所需处理步,骤,骤可达数百道，而其所需,加,加工机台先,进,进且昂贵，,动,动辄数千万,一,一台，其所,需,需制造环境,为,为为一温度,、,、湿度与含尘（,Particle,）均需控制,的,的无尘室（,Clean-Room,），虽然详,细,细的处理程,序,序是随著产,品,品种类与所,使,使用的技术,有,有关；不过,其,其基本处理,步,步骤通常是,晶,晶圆先经过,适,适当的清洗（,Cleaning,）之後，接,著,著进行氧化,（,（,Oxidation,）及沈积，,最,最後进行微,影,影、蚀刻及,离,离子植入等,反,反覆步骤，,以,以完成晶圆,上,上电路的加,工,工与制作。
二、晶圆针,测,测制程,经过,WaferFab,之制程後，,晶,晶圆上即形,成,成一格格的,小,小格，我们称,之,之为晶方,或,或是晶粒,（,（,Die,），在一,般,般情形下,，,，同一片,晶,晶圆上皆,制,制作相同,的,的晶片，,但,但是也有,可,可能在同,一,一片晶圆上制作不,同,同规格的,产,产品；这,些,些晶圆必,须,须通过晶,片,片允收测,试,试，晶粒,将,将会一一,经,经过针测,（,（,Probe,）仪器以,测,测试其电,气,气特性，而不合格,的,的的晶粒,将,将会被标,上,上记号（,InkDot,），此程,序,序即称之为晶,圆,圆针测制,程,程（,Wafer Probe,）然後,晶,晶圆将依,晶,晶粒为单位分,割,割成一粒,粒,粒独立的,晶,晶粒,,,三、,IC,构装制程,IC,構裝製程,（,（,Packaging,）：利用,塑,塑膠或陶,瓷,瓷包裝晶,粒,粒與配線,以,以成積體,電,電路,目的：是,為,為了製造,出,出所生產,的,的電路的,保,保護層，,避,避免電路,受,受到機械,性,性刮傷或,是,是高溫破,壞,壞半导体制,造,造工艺分,类,类,PMOS,型,型,双极型,MOS型,CMOS,型,型,NMOS,型,型,BiMOS,饱和型,非饱和型,TTL,I2L,ECL/CML,,,半导体制,造,造工艺分,类,类,一,双,双极型IC的基,本,本制造工,艺,艺：,A,在,在元器件,间,间要做电,隔,隔离区（PN结隔,离,离、全介,质,质隔离及PN结介,质,质混合隔,离,离）,ECL（,不,不掺金）,（,（非饱,和,和型）,、,、TTL/DTL,（,（饱和,型,型） 、STTL,（,（饱和,型,型） B,在,在元器件,间,间自然隔,离,离,I,2,L（饱和,型,型）,,,半导体制,造,造工艺分,类,类,二MOSIC的基,本,本制造工,艺,艺：,根据栅工艺分,类,类,A,铝,铝栅工,艺,艺,B,硅,硅 栅,工,工艺,其他分类,1 、（,根,根据沟道,）,） PMOS、NMOS、CMOS,2 、（,根,根据负载,元,元件）E/R、E/E、E/D,,,,,,半导体制,造,造工艺分,类,类,三Bi-CMOS,工,工艺：,A 以CMOS,工,工艺为基,础,础,P阱N阱,,B 以,双,双极型工,艺,艺为基础,,,,,双极型集,成,成电路和MOS集,成,成电路优,缺,缺点,双极型集,成,成电路,中等速度,、,、驱动能,力,力强、模,拟,拟精度高,、,、功耗比,较,较大,CMOS,集,集成电路,低的静态,功,功耗、宽,的,的电源电,压,压范围、,宽,宽的输出,电,电压幅度,（,（无阈值,损,损失），,具,具有高速,度,度、高密,度,度潜力；,可,可与TTL电路兼,容,容。
电流,驱,驱动能力,低,低,,,,半导体制,造,造环境要,求,求,主要污染,源,源：微尘,颗,颗粒、中,金,金属离子,、,、有机物,残,残留物和,钠,钠离子等,轻,轻金属例,子,子超净间：,洁,洁净等级,主,主要由微尘颗粒,数,数/m,3,,,0.1um0.2um0.3um0.5um5.0um,I级357.531NA,10 级350753010NA,100级NA750300100NA,1000,级,级NANANA10007,,,,,半导体元件,制,制造过程,前段（,Front End,）制程,---前,工,工序,,晶圆处理,制,制程（,Wafer Fabrication,；简称,Wafer Fab,）,,,,典型的PN结隔离,的,的掺金TTL电路,工,工艺流程,一次氧化,衬底制备,隐埋层扩,散,散,外延淀积,热氧化,隔离光刻,隔离扩散,再氧化,基区扩散,再分布及,氧,氧化,发射区光,刻,刻,背面掺金,发射区扩,散,散,反刻铝,接触孔光,刻,刻,铝淀积,隐埋层光,刻,刻,基区光刻,再分布及,氧,氧化,铝合金,淀积钝化,层,层,中测,压焊块光,刻,刻,,,横向晶体,管,管刨面图,C,B,E,N,P,PNP,P+,P+,P,P,,,纵向晶体,管,管刨面图,C,B,E,N,P,C,B,E,N,P,N+,p+,NPN,PNP,,,NPN晶,体,体管刨面,图,图,AL,SiO,2,B,P,P+,P-SUB,N+,E,C,N+-BL,N-epi,P+,,,1.衬底,选,选择,P型Si,ρ,,10Ω.cm111,晶向,偏,离,离2,O,~5,O,晶圆（晶,片,片）晶圆（晶,片,片）的生,产,产由砂即,（,（二氧化,硅,硅）开始,，,，经由电,弧,弧炉的提,炼,炼还原成冶炼级的,硅,硅，再经,由,由盐酸氯,化,化，产生,三,三氯化硅,，,，经蒸馏,纯,纯化后，,透,透过慢速,分,分解过程，,制,制成棒状,或,或粒状的,「,「多晶硅,」,」。
一般,晶,晶圆制造,厂,厂，将多,晶,晶硅融解后，再利,用,用硅晶种,慢,慢慢拉出,单,单晶硅晶,棒,棒一支,85,公分长，,重,重,76.6,公斤的,8,寸硅晶棒，,约,约需,2,天半时间,长,长成经,研,研磨、抛,光,光、切片,后,后，即成,半,半导体之,原,原料晶圆片,,,,,第一次光,刻,刻—,N+埋层,扩,扩散孔,1减小,集,集电极串,联,联电阻,2减小,寄,寄生PNP管的影,响,响,SiO,2,P-SUB,N+-BL,要求：,1 杂,质,质固浓度,大,大,2高温,时,时在Si,中,中的扩散,系,系数小，,以减小上,推,推,3 与,衬,衬底晶格,匹,匹配好，,以,以减小应,力,力,,涂胶—烘,烤,烤---,掩,掩膜（曝,光,光）---显影---坚膜,—,—蚀刻—,清,清洗,—去膜--清洗—N+扩散(P),,,外延层淀,积,积,1VPE（Vaporous phaseepitaxy),气,气相,外,外延生长,硅,硅,SiCl,4,+H,2,→Si+HCl,2氧化,,Tepi>Xjc+Xmc+TBL-up+tepi-ox,,,SiO,2,N+-BL,,P-SUB,N-epi,N+-BL,,,第二次光,刻,刻—,P+隔离,扩,扩散孔,在衬底上,形,形成孤立,的,的外延层,岛,岛,实现,元,元件的隔,离,离.,SiO,2,N+-BL,,P-SUB,N-epi,N+-BL,N-epi,P+,P+,P+,涂胶—烘,烤,烤---,掩,掩膜（曝,光,光）---显影---坚膜,—,—蚀刻—,清,清洗,—去膜--清洗—P+扩散(B),,,第三次光,刻,刻—,P型基区,扩,扩散孔,决定NPN管的基,区,区扩散位,置,置范围,SiO,2,N+-BL,,P-SUB,N-epi,N+-BL,P+,P+,P+,P,P,去SiO2—氧化--涂胶,—,—烘烤---掩膜,（,（曝光）---显,影,影---,坚,坚膜,—蚀刻—,清,清洗—去,膜,膜—清洗,—,—基区扩,散,散(B),,,,第四次光,刻,刻—,N+发射,区,区扩散孔,集电极和N型电阻,的,的接触孔,以及外,延,延层的反,偏,偏孔。
Al—N-Si,欧,欧姆接触,：,：N,D,≥10,19,cm,-3,，,SiO,2,N+-BL,,P-SUB,N-epi,N+-BL,P+,P+,P+,P,P,N+,去SiO2—氧化--涂胶,—,—烘烤---掩膜,（,（曝光）---显,影,影---,坚,坚膜,—蚀刻—,清,清洗—去,膜,膜—清洗,—,—扩散,,,,第五次光,刻,刻—,引,线,线,接,接,触,触,孔,孔,,SiO,2,N+,N+-BL,,P-SUB,N-epi,N+-BL,P+,P+,P+,P,P,N-epi,去SiO2,—,—,氧,氧,化,化--,涂,涂,胶,胶,—,—,烘,烘,烤,烤---,掩,掩,膜,膜,（,（,曝,曝,光,光,）,）---,显,显,影,影---,坚,坚,膜,膜,—,蚀,蚀,刻,刻,—,—,清,清,洗,洗,—,—,去,去,膜,膜,—,—,清,清,洗,洗,,,第,六,六,次,次,光,光,刻,刻,—,—,金,属,属,化,化,内,内,连,连,线,线,：,：,反,反,刻,刻,铝,铝,,SiO,2,AL,N+,N+-BL,,P-SUB,N-epi,N+-BL,P+,P+,P+,P,P,N-epi,去SiO2,—,—,氧,氧,化,化--,涂,涂,胶,胶,—,—,烘,烘,烤,烤---,掩,掩,膜,膜,（,（,曝,曝,光,光,）,）---,显,显,影,影---,坚,坚,膜,膜,—,蚀,蚀,刻,刻,—,—,清,清,洗,洗,—,—,去,去,膜,膜,—,—,清,清,洗,洗,—,—,蒸,蒸,铝,铝,,,,CMOS,工,工,艺,艺,集,集,成,成,电,电,路,路,,,CMOS,集,集,成,成,电,电,路,路,工,工,艺,艺--,以P,阱,阱,硅,硅,栅,栅CMOS,为,为,例,例,1,。
光,光,刻,刻I---,阱,阱,区,区,光,光,刻,刻,，,，,刻,刻,出,出,阱,阱,区,区,注,注,入,入,孔,孔,N-Si,N-Si,SiO,2,,,CMOS,集,集,成,成,电,电,路,路,工,工,艺,艺--,以P,阱,阱,硅,硅,栅,栅CMOS,为,为,例,例,2,阱,阱,区,区,注,注,入,入,及,及,推,推,进,进,，,，,形,形,成,成,阱,阱,区,区,N-Si,P-,,,CMOS,集,集,成,成,电,电,路,路,工,工,艺,艺--,以P,阱,阱,硅,硅,栅,栅CMOS,为,为,例,例,3,去,去,除,除SiO,2,，,，,长,薄,薄,氧,氧,，,，,长,长Si,3,N,4,N-Si,P-,Si,3,N,4,,,CMOS,集,集,成,成,电,电,路,路,工,工,艺,艺--,以P,阱,阱,硅,硅,栅,栅CMOS,为,为,例,例,4,光,光II---,有,有,源,源,区,区,光,光,刻,刻,N-Si,P-,Si,3,N,4,,,CMOS,集,集,成,成,电,电,路,路,工,工,艺,艺--,以P,阱,阱,硅,硅,栅,栅CMOS,为,为,例,例,5,光,光III---N,管,管,场,场,区,区,光,光,刻,刻,，,，N,管,管,场,场,区,区,注,注,入,入,，,，,以,以,提,提,高,高,场,场,开,开,启,启,，,，,减,减,少,少,闩,闩,锁,锁,效,效,应,应,及,及,改,改,善,善,阱,阱,的,的,接,接,触,触,。
光,刻,刻,胶,胶,N-Si,P-,B+,,,CMOS,集,集,成,成,电,电,路,路,工,工,艺,艺--,以P,阱,阱,硅,硅,栅,栅CMOS,为,为,例,例,6,光,光III---N,管,管,场,场,区,区,光,光,刻,刻,，,，,刻,刻,出,出N,管,管,场,场,区,区,注,注,入,入,孔,孔,；,；N,管,管,场,场,区,区,注,注,入,入,N-Si,P-,,,CMOS,集,集,成,成,电,电,路,路,工,工,艺,艺--,以P,阱,阱,硅,硅,栅,栅CMOS,为,为,例,例,7光,Ⅳ,Ⅳ---p管,场,场区光,刻,刻，p,管,管场区,注,注入，,调,调节PMOS管的,开,开启电,压,压，生,长,长多晶,硅,硅N-Si,P-,B+,,,CMOS集成,电,电路工,艺,艺 --,以P阱,硅,硅栅CMOS,为,为例,8光,Ⅴ,Ⅴ---多晶,硅,硅光刻,，,，形成,多,多晶硅,栅,栅及多,晶,晶硅电,阻,阻,多晶硅,N-Si,P-,,,CMOS集成,电,电路工,艺,艺 --,以P阱,硅,硅栅CMOS,为,为例,9光,Ⅴ,ⅤI---P+区光,刻,刻，P+区注,入,入形,成,成PMOS管,的,的源、,漏,漏区及P+保,护,护环。
N-Si,P-,B+,,,CMOS集成,电,电路工,艺,艺 --,以P阱,硅,硅栅CMOS,为,为例,10光,光Ⅶ---N,管,管场区,光,光刻，N管场,区,区注入,，,，形成NMOS的源,、,、漏区,及,及N+,保,保护环,光刻胶,N-Si,P-,As,,,CMOS集成,电,电路工,艺,艺 --,以P阱,硅,硅栅CMOS,为,为例,11长,长PSG（磷,硅,硅玻璃,）,）PSG,N-Si,P+,P-,P+,N+,N+,,,CMOS集成,电,电路工,艺,艺 --,以P阱,硅,硅栅CMOS,为,为例,12光,光刻Ⅷ---,引,引线孔,光,光刻PSG,N-Si,P+,P-,P+,N+,N+,,,CMOS集成,电,电路工,艺,艺 --,以P阱,硅,硅栅CMOS,为,为例,13光,光刻Ⅸ---,引,引线孔,光,光刻（,反,反刻AL）PSG,N-Si,P+,P-,P+,N+,N+,VDD,IN,OUT,P,N,S,D,D,S,,,集成电,路,路中电,阻,阻1,AL,SiO,2,R+,P,P+,P-SUB,N+,R-,VCC,N+-BL,N-epi,P+,基区扩,散,散电阻,,,集成电,路,路中电,阻,阻2,SiO,2,R,N+,P+,P-SUB,R,N+-BL,N-epi,P+,发射区,扩,扩散电,阻,阻,,,集成电,路,路中电,阻,阻3,基区沟,道,道电阻,SiO,2,R,N+,P+,P-SUB,R,N+-BL,N-epi,P+,P,,,集成电,路,路中电,阻,阻4,外延层,电,电阻,SiO,2,R,P+,P-SUB,R,N-epi,P+,P,N+,,,集成电,路,路中电,阻,阻5,MOS,中,中多晶,硅,硅电阻,SiO,2,,Si,多晶硅,氧化层,其它：MOS,管,管电阻,,,集成电,路,路中电,容,容1,SiO,2,A-,P+,P-SUB,B+,N+-BL,N+E,P+,N,P+-I,A-,B+,,Cjs,发射区,扩,扩散层,—,—隔离,层,层—隐,埋,埋层扩,散,散层PN电容,,,集成电,路,路中电,容,容2,MOS,电,电容,Al,SiO,2,AL,P+,P-SUB,N-epi,P+,N+,,N+,,,,主要制,程,程介绍,,,矽晶圓,材,材料（,Wafer,）,圓晶是,制,制作矽,半,半導體,IC,所用之,矽,矽晶片,，,，狀似,圓,圓形，,故,故稱晶,圓,圓。
材,料,料是「,矽,矽」，,IC,（,Integrated Circuit,）厂用,的,的矽晶,片,片即為,矽,矽晶體,，,，因為,整,整片的,矽,矽晶片,是,是單一,完,完整的,晶,晶體，,故,故又稱,為,為單晶,體,體但,在,在整體,固,固態晶,體,體內，,眾,眾多小,晶,晶體的,方,方向不,相,相，則,為,為复晶,體,體（或,多,多晶體,）,）生,成,成單晶,體,體或多,晶,晶體与,晶,晶體生,長,長時的,溫,溫度，,速,速率与,雜,雜質都,有,有關系,一般,清,清洗,技,技术,工艺,清洁源,容器,清洁效果,剥离光刻胶,氧等离子体,平板反应器,刻蚀胶,去聚合物,H,2,SO,4,:H,2,O=6:1,溶液槽,除去有机物,去自然氧化层,HF:H,2,O<1:50,溶液槽,产生无氧表面,旋转甩干,氮气,甩干机,无任何残留物,RCA1#(碱性),NH,4,OH:H,2,O,2,:H,2,O=1:1:1.5,溶液槽,除去表面颗粒,RCA2#(酸性),HCl,:,H,2,O,2,:H,2,O,=1:1:5,溶液槽,除去重金属粒子,DI清洗,去离子水,溶液槽,除去清洗溶剂,,,光,学,学,显,显,影,影,光学,显,显影,是,是在,感,感光,胶,,关键技术参数:最小可分辨图形尺寸Lmin(nm),聚焦深度DOF,,曝光方式:紫外线、X射线、电子束、极紫外,,,,,蝕刻,技,技術,（,（,EtchingTechnology,）,蝕刻,技,技術,（,（,EtchingTechnology,）是,將,將材,料,料使,用,用化,學,學反,應,應物,理,理撞,擊,擊作,用,用而,移,移除,的,的技,術,術。
可,可以,分,分為:,濕蝕,刻,刻（,wetetching,）:濕蝕,刻,刻所,使,使用,的,的是,化,化學,溶,溶液,，,，在,經,經過,化,化學,反,反應,之,之後,達,達到,蝕,蝕刻,的,的目,的,的.,乾蝕,刻,刻（,dryetching,）:乾蝕,刻,刻則,是,是利,用,用一,种,种電,漿,漿蝕,刻,刻（,plasmaetching,）電,電漿,蝕,蝕刻,中,中蝕,刻,刻的,作,作用,，,，可,能,能是,電,電漿,中,中离,子,子撞,擊,擊晶,片,片表,面,面所,產,產生,的,的物,理,理作,用,用，,或,或者,是,是電,漿,漿中,活,活性,自,自由,基,基（,Radical,）与,晶,晶片,表,表面,原,原子,間,間的,化,化學,反,反應,，,，甚,至,至也,可,可能,是,是以,上,上兩,者,者的,复,复合,作,作用,现在,主,主要,应,应用,技,技术:等,离,离子,体,体刻,蚀,蚀,,,常见,湿,湿法,蚀,蚀刻技术,腐蚀液,被腐蚀物,H,3,PO,4,(85%):HNO,3,(65%):CH,3,COOH(100%):H,2,O:NH,4,F(40%）=76：3：15：5：0.01,Al,NH,4,(40%):HF(40%)=7:1,SiO2,PSG,H,3,PO,4,(85%),Si3N4,HF(49%):HNO,3,(65%):CH,3,COOH(100%)=2:15:5,Si,KOH(3%~50%)各向异向,Si,NH,4,OH:H,2,O,2,(30%):H,2,O=1:1:5,HF(49%):H,2,O=1:100,Ti ,Co,HF(49%):NH,4,F(40%)=1:10,TiSi2,,,CVD化,學,學气,相,相沉,積,積,是利,用,用热,能,能、,电,电浆,放,放电,或,或紫,外,外光,照,照射,等,等化,学,学反,应,应的,方,方式,，,，在,反,反应,器,器内,将,将反,应,应物,（,（通,常,常为,气,气体,）,）生,成,成固,态,态的,生,生成,物,物，,并,并在,晶,晶片,表,表面,沉,沉积,形,形成,稳,稳定,固,固态,薄,薄膜,（,（film）,的,的一,种,种沉,积,积技,术,术。
CVD技,术,术是,半,半导,体,体IC制,程,程中,运,运用,极,极为,广,广泛,的,的薄,膜,膜形,成,成方,法,法，,如,如介,电,电材,料,料（dielectrics）,、,、导,体,体或,半,半导,体,体等,薄,薄膜,材,材料,几,几乎,都,都能,用,用CVD,技,技术,完,完成,化學,气,气相,沉,沉積CVD,气体,气体,,,化,学,学,气,气,相,相,沉,沉,积,积,技,技,术,术,常用,的,的,CVD,技術,有,有：,(1),「常,壓,壓化,學,學气,相,相沈,積,積（,APCVD,）」,；,；,(2),「低,壓,壓化,學,學气,相,相沈,積,積（,LPCVD,）」,；,；,(3),「電,漿,漿輔,助,助化,學,學气,相,相沈,積,積（,PECVD,）」,较为,常,常见,的,,,物理,气,气相,沈,沈積,（,（PVD,）,）,主要,是,是一,种,种物,理,理制,程,程而,非,非化,学,学制,程,程此,此技,术,术一,般,般使,用,用氩,等,等钝,气,气，,藉,藉由,在,在高,真,真空,中,中将,氩,氩离,子,子加,速,速以,撞,撞击,溅,溅镀,靶,靶材,后,后，,可,可将,靶,靶材,原,原子,一,一个,个,个溅,击,击出,来,来，,并,并使,被,被溅,击,击出,来,来的,材,材质,（,（通,常,常为,铝,铝、,钛,钛或,其,其合,金,金）,如,如雪,片,片般,沉,沉积,在,在晶,圆,圆表,面,面。
PVD,以,以真,空,空、,測,測射,、,、离,子,子化,或,或离,子,子束,等,等方,法,法使,純,純金,屬,屬揮,發,發，,与,与碳,化,化氫,、,、氮,气,气等,气,气體,作,作用,，,，加,熱,熱至400～600℃,（,（約1～3小,時,時）,後,後，,蒸,蒸鍍,碳,碳化,物,物、,氮,氮化,物,物、,氧,氧化,物,物及,硼,硼化,物,物等1～10,μ,μm,厚,厚之,微,微細,粒,粒狀,薄,薄膜,，,，PVD,可,可分,為,為三,种,种技,術,術：(1)蒸,鍍,鍍（Evaporation）,；,；(2),分,分子,束,束磊,晶,晶成,長,長（MolecularBeamEpitaxy,；,；MBE,）,）；(3)濺,鍍,鍍（Sputter）,,,解离金属电浆（淘气,鬼,鬼）物理气相沉积技术,解离金属,电,电浆是最,近,近发展出,来,来的物理,气,气相沉积,技,技术，它,是,是在目标,区,区与晶圆,之,之间，利,用,用电浆，,针,针对从目,标,标区溅击,出,出来的金,属,属原子，,在,在其到达,晶,晶圆之前,，,，加以离,子,子化离,子,子化这些,金,金属原子,的,的目的是,，,，让这些,原,原子带有,电,电价，进,而,而使其行,进,进方向受,到,到控制，,让,让这些原,子,子得以垂,直,直的方向,往,往晶圆行,进,进，就像,电,电浆蚀刻,及,及化学气,相,相沉积制,程,程。
这样,做,做可以让,这,这些金属,原,原子针对,极,极窄、极,深,深的结构,进,进行沟填,，,，以形成,极,极均匀的,表,表层，尤,其,其是在最,底,底层的部,份,份离子植入,（,（,IonImplant,）,离子植入,技,技术可将,掺,掺质以离,子,子型态植,入,入半导体,组,组件的特,定,定区域上,，,，以获得,精,精确的电,子,子特性这,这些离子,必,必须先被,加,加速至具,有,有足够能,量,量与速度,，,，以穿透,（,（植入）,薄,薄膜，到,达,达预定的,植,植入深度,离子植,入,入制程可,对,对植入区,内,内的掺质,浓,浓度加以,精,精密控制,基本上,，,，此掺质,浓,浓度（剂,量,量）系由,离,离子束电,流,流（离子,束,束内之总,离,离子数）,与,与扫瞄率,（,（晶圆通,过,过离子束,之,之次数）,来,来控制，,而,而离子植,入,入之深度,则,则由离子,束,束能量之,大,大小来决,定,定化学机械研磨技术,化学机械,研,研磨技术,（,（化学机,器,器磨光，,CMP,）兼具有,研,研磨性物,质,质的机械式研,磨,磨与酸碱溶,液,液的化学式研,磨,磨两种作用,，,，可以使,晶,晶圆表面,达,达到全面,性,性的平坦,化,化，以利,后,后续薄膜,沉,沉积之进,行,行。
在,CMP,制程的硬,设,设备中，,研,研磨头被,用,用来将晶,圆,圆压在研,磨,磨垫上并,带,带动晶圆,旋,旋转，至,于,于研磨垫,则,则以相反,的,的方向旋,转,转在进,行,行研磨时,，,，由研磨,颗,颗粒所构,成,成的研浆,会,会被置于,晶,晶圆与研,磨,磨垫间影,影响,CMP,制程的变,量,量包括有,：,：研磨头,所,所施的压,力,力与晶圆,的,的平坦度,、,、晶圆与,研,研磨垫的,旋,旋转速度,、,、研浆与,研,研磨颗粒,的,的化学成,份,份、温度,、,、以及研,磨,磨垫的材,质,质与磨损,性,性等等制程监控,量测芯片,内,内次微米,电,电路之微,距,距，以确,保,保制程之,正,正确性一,一般而言,，,，只有在,微,微影图案,（,（照相平,版,版印刷的,patterning,）与后续,之,之蚀刻制,程,程执行后,，,，才会进,行,行微距的,量,量测光罩检测,（,（,Retical,检查）,光罩是高,精,精密度的,石,石英平板,，,，是用来,制,制作晶圆,上,上电子电,路,路图像，,以,以利集成,电,电路的制,作,作光罩,必,必须是完,美,美无缺，,才,才能呈现,完,完整的电,路,路图像，,否,否则不完,整,整的图像,会,会被复制,到,到晶圆上,。
光罩检,测,测机台则,是,是结合影,像,像扫描技,术,术与先进,的,的影像处,理,理技术，,捕,捕捉图像,上,上的缺失,当晶圆从,一,一个制程,往,往下个制,程,程进行时,，,，图案晶,圆,圆检测系,统,统可用来,检,检测出晶,圆,圆上是否,有,有瑕疵包,括,括有微尘,粒,粒子、断,线,线、短路,、,、以及其,它,它各式各,样,样的问题,此外，,对,对已印有,电,电路图案,的,的图案晶,圆,圆成品而,言,言，则需,要,要进行深,次,次微米范,围,围之瑕疵,检,检测一般来说，,图,图案晶圆检,测,测系统系以,白,白光或雷射,光,光来照射晶,圆,圆表面再,由,由一或多组,侦,侦测器接收,自,自晶圆表面,绕,绕射出来的,光,光线，并将,该,该影像交由,高,高功能软件,进,进行底层图,案,案消除，以,辨,辨识并发现,瑕,瑕疵铜制程技术,在传统铝金,属,属导线无法,突,突破瓶颈之,情,情况下，经,过,过多年的研,究,究发展，铜,导,导线已经开,始,始成为半导,体,体材料的主,流,流，由于铜的电,阻,阻值比铝还,小,小，因此可,在,在较小的面,积,积上承载较,大,大的电流，让厂商得以,生,生产速度更,快,快、电路更,密,密集，且效,能,能可提升约,30-40,％的芯片。
亦,亦由于铜的,抗,抗电子迁移,（,（电版移民,）,）能力比铝,好,好，因此可,减,减轻其电移,作,作用，提高,芯,芯片的可靠,度,度在半导,体,体制程设备,供,供货商中，,只,只有应用材,料,料公司能提,供,供完整的铜,制,制程全方位,解,解决方案与,技,技术，包括,薄,薄膜沉积、,蚀,蚀刻、电化,学,学电镀及化,学,学机械研磨,等,等半导体制造,过,过程,後段（,BackEnd,）,---后工,序,序,构装（,Packaging,）：,IC構裝依,使,使用材料可,分,分為陶瓷（ceramic）及塑,膠,膠（plastic）,兩,兩種，而目,前,前商業應用,上,上則以塑膠,構,構裝為主以,以塑膠構裝,中,中打線接合,為,為例，其步,驟,驟依序為晶,片,片切割（die saw）、黏晶,（,（diemount/ die bond）、銲線,（,（wirebond,）,）、封膠（mold）,、,、剪切/成,形,形（trim / form）、,印,印字（mark）、電,鍍,鍍（plating）,及,及檢驗（inspection）,等,等测试制程（,Initial Test and Final Test,）,,,,1 晶片切,割,割（DieSaw）,晶片切割之,目,目的為將前,製,製程加工完,成,成之晶圓上,一,一顆顆之,晶,晶粒（die）切割分,離,離。
举例来说：,以,以,0.2,微米制程技,术,术生产，每,片,片八寸晶圆,上,上可制作近,六,六百颗以上,的,的,64M,微量欲進行晶片,切,切割，首先,必,必須進行,晶,晶圓黏片，,而,而後再送至,晶,晶片切割機,上,上進行切割,切割完後,之,之晶粒井然,有,有序排列於,膠,膠帶上，而,框,框架的支撐,避,避免了 膠,帶,帶的皺摺與,晶,晶粒之相互,碰,碰撞2黏晶（Die Bond）,黏晶之目的,乃,乃將一顆顆,之,之晶粒置於,導,導線架上並,以,以銀膠（epoxy）,黏,黏著固定黏,黏晶完成後,之,之導線架則,經,經由傳輸設,備,備送至彈,匣,匣（magazine,）,）內，以送,至,至下一製程,進,進行銲線3銲線（Wire Bond）,IC構裝製,程,程（Packaging）則是利,用,用塑膠或陶,瓷,瓷包裝晶粒,與,與配線以成,積,積體電路（IntegratedCircuit；簡,稱,稱IC），,此,此製程的目,的,的是為了製,造,造出所生產,的,的電路的保,護,護層，避免,電,電路受到機,械,械性刮傷或,是,是高溫破壞,最後整個,積,積體電路的,周,周圍會 向,外,外拉出腳架,（,（Pin）,，,，稱之為打,線,線，作為與,外,外界電路板,連,連接之用。
4封膠（Mold）,封膠之主要,目,目的為防止,濕,濕氣由外部,侵,侵入、以機,械,械方式支,持,持導線、內,部,部產生熱量,之,之去除及提,供,供能夠手持,之,之形體其,過,過程為將導,線,線架置於框,架,架上並預熱,，,，再將框架,置,置於壓模機,上,上的構裝模,上,上，再以樹,脂,脂充填並待,硬,硬化5剪切/成,形,形（Trim /Form）,剪切之目的,為,為將導線架,上,上構裝完成,之,之晶粒獨立,分,分開，並,把,把不需要的,連,連接用材料,及,及部份凸出,之,之樹脂切除,（,（dejunk）成,形,形之目的則,是,是將外引腳,壓,壓成各種預,先,先設計好之,形,形狀 ，以,便,便於裝置於,電,電路版上使,用,用剪切與,成,成形主要由,一,一部衝壓機,配,配上多套不,同,同製程之模,具,具，加上進,料,料及出料機,構,構 所組成,6印字（Mark）,,印字乃將字,體,體印於構裝,完,完的膠體之,上,上，其目的,在,在於註明,商,商品之規格,及,及製造者等,資,資訊7檢驗（Inspection）,晶片切割之,目,目的為將前,製,製程加工完,成,成之晶圓上,一,一顆顆之,檢,檢驗之目的,為,為確定構裝,完,完成之產品,是,是否合於使,用,用。
其中項,目,目包括諸如,：,：外引腳之,平,平整性、共,面,面度、腳距,、,、印字 是,否,否清晰及膠,體,體是否有損,傷,傷等的外觀,檢,檢驗8封,装,装,制程处理的,最,最后一道手,续,续，通常还,包,包含了打线,的,的过程以,金,金线连接芯,片,片与导线架的线路,，,，再封装绝,缘,缘的塑料或,陶,陶瓷外壳，,并,并测试集成,电,电路功能是,否,否正常硅器件失效,机,机理,1 氧化层,失,失效：针孔,、,、热电子效,应,应,2 层间分,离,离：AL-Si、Cu-Si合金,与,与衬底热膨,胀,胀系数不匹,配,配3 金属互,连,连及应力空,洞,洞,4 机械应,力,力,5 电过应,力,力/静电积,累,累,6 LATCH-UP,7 离子污,染,染,,,典型的测试,和,和检验过程,,,1芯片测,试,试（wafer sort）,2芯片目,检,检（dievisual）,3芯片粘,贴,贴测试（die attach）,4压焊强,度,度测试（lead bond strength）,5稳定性,烘,烘焙（stabilization bake）,6温度循,环,环测试（temperaturecycle）,8。
离心,测,测试（constant acceleration）,,,9渗漏测,试,试（leak test）,10高低,温,温电测试,11高温,老,老化（burn-in,）,）,12老化,后,后测试（post-burn-in electrical test）,,,芯,片,片,封,封,装,装,介,介,绍,绍,,,一,、,、DIP,双,列,列,直,直,插,插,式,式,封,封,装,装,DIP(DualIn,－,linePackage),绝,大,大,多,多,数,数,中,中,小,小,规,规,模,模,集,集,成,成,电,电,路,路,(IC),其,引,引,脚,脚,数,数,一,一,般,般,不,不,超,超,过,过,100,个,DIP,封,装,装,具,具,有,有,以,以,下,下,特,特,点,点,：,：,1.,适,合,合,在,在,PCB(,印,刷,刷,电,电,路,路,板,板,),上,穿,穿,孔,孔,焊,焊,接,接,，,，,操,操,作,作,方,方,便,便,2.,芯,片,片,面,面,积,积,与,与,封,封,装,装,面,面,积,积,之,之,间,间,的,的,比,比,值,值,较,较,大,大,，,，,故,故,体,体,积,积,也,也,较,较,大,大,。
Intel,系,列,列,CPU,中,8088,就,采,采,用,用,这,这,种,种,封,封,装,装,形,形,式,式,，,，,缓,缓,存,存,(Cache),和,早,早,期,期,的,的,内,内,存,存,芯,芯,片,片,也,也,是,是,这,这,种,,,Through-HoleAxial&Radial,DIP(,雙,列,列,式,式,插,插,件,件),Use(,用,途,途):,Dual-Inline-Package,Classletter(,代,號,號):,Depend,ValueCode(,單,位,位,符,符,號,號):,Makingoncomponent,Tolerance(,誤,差,差):,None,Orientation(,方,向,向,性,性):,Dotornotch,Polarity(,极,性,性):,None,,,,Through-HoleAxial&Radial,SIP(,單,列,列,式,式,插,插,件,件),Use(,用,途,途):,Single-Inline-Packageforresistornetworkordiodearrays,Classletter(,代,號,號):,RP,RNforresistornetwork,DorCRfordiodearray.,ValueCode(,單,位,位,符,符,號,號):,Valuemaybemarkedoncomponentinthefollowingway.E.g.8x2kmarkingforeight2Kresistorsinoneresistornetwork.,Tolerance(,誤,差,差):,None,Orientation(,方,向,向,性,性):,Dot,bandornumberindicatepin1,Polarity(,极,性,性):,None,,,SurfaceMountComponent(,表,面,面,帖,帖,裝,裝,元,元,件,件),,SOIC,SO,SOL,SOJ,VSOP,SSOP,QSOP,TSOP,Description,Small Outline IC,Small Outline,Small Outline, Large,Small Outline J-Lead,Very Small Outline Package,Shrink Small Outline Package,Quarter Small Outline Package,Thin Small Outline Package,#,of Pins,8-56,8-16,16-32,16-40,32-56,8-30,20-56,20-56,Body Width,Various,156,mils (3.97 mm),300-400,mils (6.63-12.2 mm),300-400,mils (6.63-12.2 mm),300,mils (6.63 mm),208,mils (5.3 mm),156,mils (3.97 mm),208,mils (5.3 mm),Lead Type,Gull-wing, J-lead,Gull-wing,Gull-wing,J-Lead,Gull-wing,Gull-wing,Gull-wing,Gull-wing,Lead Pitch,20,to 50 mils,50,mils (1.27 mm),50,mils (1.27 mm),50,mils (1.27 mm),25,mils (0.65 mm),25,mils (0.65 mm),25,mils (0.65 mm),20,mils (0.5mm),,,,,SurfaceMountComponent(,表,面,面,帖,帖,裝,裝,元,元,件,件),PLCC,Description:SmallOutlineIntegratedCircuit(SOIC),Classletter:U,IC,AR,C,Q,R,LeadType:J-lead,#ofPins:20-84(Upto100+),BodyType:Plastic,LeadPitch:50mils(1.27mm),Orientation:Dot,notch,stripeindicatepin1andleadcountscounterclockwise.,,,SurfaceMountComponent(,表,面,面,帖,帖,裝,裝,元,元,件,件),MELF(,金,屬,屬,電,電,极,极,表,表,面,面,連,連,接,接,元,元,件,件),Description(,描,述,述):,MetalElectrodeFace(MELF)havemetallizedterminalscylindricalbody.MELFcomponentincludeZenerdiodes,Resistors,Capacitors,andInductors.,Classletter:Dependsoncomponenttype,ValueRange:Dependsoncomponenttype,Tolerance:Dependsoncomponenttype,Orientation:Bypolarity,Polarity:Capacitorshaveabeveledanodeend.Diodeshaveabandatthecathodeend.,,,,二、,QFP,塑料,方,方型,扁,扁平,式,式封,装,装和,PFP,塑料,扁,扁平,组,组件,式,式封,装,装,QFP,（,PlasticQuadFlatPackage,）封,装,装的,芯,芯片,引,引脚,之,之间,距,距离,很,很小,，,，管,脚,脚很,细,细，,一,一般,大,大规,模,模或,超,超大,型,型集,成,成电,,,SurfaceMountComponent,PQFP,Description:PlasticQuadFlatPack,Classletter:U,IC,AR,C,Q,R,LeadType:Gull-wing,#ofPins:44andup,BodyType:Plastic,LeadPitch:12mils(0.3mm)to25.6mils(0.65mm),Orientation:Dot,notch,stripeindicatepin1andleadcountscounterclockwise.,,,,SurfaceMountComponent,QFP(MQFP),Description:QuadFlatPack(QFP),MetricQFP(MQFP),Classletter:U,IC,AR,C,Q,R,LeadType:Gull-wing,#ofPins:44andup,BodyType:Plastic(Alsometalandceramic),LeadPitch:12mils(0.3mm)to25.6mils(0.65mm),Orientation:Dot,notch,stripeindicatepin1andleadcountscounterclockwise.,,,,BGA,球栅,阵,阵列,封,封装,当,IC,的频,率,率超,过,过,100MHz,时，,传,传统,封,封装,方,方式,可,可能,会,会产,生,生所,谓,谓的,“CrossTalk,”,”,现象,，,，而,且,且当,IC,的管,脚,脚数,大,大于,208Pin,时，,传,传统,的,的封,装,装方,式,式有,其,其困,难,难度,。
三、,PGA,插针,网,网格,阵,阵列,封,封装,PGA(PinGridArrayPackage),芯片,封,封装,形,形式,在,在芯,片,片的,内,内外,有,有多,个,个方,阵,阵形,的,的插,针,针，,每,每个,方,方阵,形,形插,针,针沿,芯,芯片,的,的四,周,周间,隔,隔一,定,定距,离,离排,列,列根,根据,引,引脚,数,数目,的,的多,少,少，,可,可以,围,围成,2-5,圈安,安装,时,时，,将,将芯,片,片插,入,入专,门,门的,PGA,插座,为,使,使,CPU,能够,更,更方,便,便地,安,安装,和,和拆,卸,卸，,从,从,486,芯片,开,开始,，,，出,现,现一,种,种名,为,为,ZIF,的,CPU,插座,，,，专,门,门用,来,来满,足,足,PGA,封装,的,的,CPU,在安,装,装和,拆,拆卸,上,上的,要,要求,ZIF(ZeroInsertionForceSocket),是指零插,拔,拔力的插,座,座把这,种,种插座上,的,的扳手轻,轻,轻抬起，,CPU,就可很容,易,易、轻松,地,地插入插,座,座中然,后,后将扳手,压,压回原处,，,，利用插,座,座本身的,特,特殊结构,生,生成的挤,压,压力，将,CPU,的引脚与,插,插座牢牢,地,地接触，,绝,绝对不存,在,在接触不,良,良的问题,。
而拆卸,CPU,芯片只需,将,将插座的,扳,扳手轻轻,抬,抬起，则,压,压力解除,，,，,CPU,芯片即可,轻,轻松取出,PGA,封装具有,以,以下特点,：,：,1.,插拔操作,更,更方便，,可,可靠性高,2.,可适应更,高,高的频率,四、,SurfaceMount Component,BGA,Description:Ball Grid Array: PBGA –PlasticBGA, TBGA –TapBGA,CBGA –CeramicBGA,CCGA –Ceramic Column GrillArray,Class letter: U,IC,AR,C,Q, R,LeadType :BallGrid (Column GrillforCCGA),# ofPins:25 -625,BodyType: Plastic,metal orceramic,LeadPitch:1.5mm to 1.27 mm (50 mils),Orientation:Dot, notch,stripeindicatepin1 and leadcountscounterclockwise.,,63,Sn-37Pb,PBGA,Plastic,Substrate,CCGA,Ceramic Substrate,90,Sn-10Pb,,,五、,CSP,芯片尺寸,封,封装,随着全球,电,电子产品,个,个性化、,轻,轻巧化的,需,需求蔚为,风,风潮，封,装,装技术已,进,进步到,CSP(ChipSize Package),。
它减小,了,了芯片封,装,装外形的,尺,尺寸，做,到,到裸芯片,尺,尺寸有多,大,大，封装,尺,尺寸就有,多,多大即,封,封装后的,IC,尺寸边长,不,不大于芯,片,片的,1.2,倍，,IC,面积只比,晶,晶粒（,Die,）大不超,过,过,1.4,倍六、,MCM,多芯片模,块,块,为解决单,一,一芯片集,成,成度低和,功,功能不够,完,完善的问,题,题，把多,个,个高集成,度,度、高性,能,能、高可,靠,靠性的芯,片,片，在高,密,密度多层,互,互联基板,上,上用,SMD,技术组成,多,多种多样,的,的电子模,块,块系统，,从,从而出现,MCM(Multi Chip Model),多芯片模,块,块系统集成电路,相,相关知识1,晶体管发,明,明人：1947/12,美,美国贝尔,试,试验室JohnBardean,和,和WalterBrattain,发,发明第,一,一个点接,触,触的晶体,管,管,1948/1 William Shockley,提,提出结型,晶,晶体管理,论,论集成电路,发,发明人：杰克基,尔,尔比（JackKilby） 1958年9月报第,一,一块锗集,成,成电路,,,集成电路,相,相关知识2,集成度：,指,指每个芯,片,片上的等,效,效门数（2IN-nAND,）,）,类别,数字集成电路,模拟IC,MOS IC,双极IC,SSI,<10,2,<100,<30,MSI,10,2~,10,3,100~500,30~100,LSI,10,3~,10,5,500~2000,100~300,VLSI超,10,5~,10,7,>2000,>300,ULSI特,10,7~,10,9,,,GSI巨大规模,> 10,9,,,,,集成电路,相,相关知识3,摩尔定律,集成电路,的,的集成度每三年提高四倍,加工的,特,特征尺寸缩小为1/SQRT2.,1965,年,年以来证,明,明了其的,存,存在。
微处理器,发,发展年表,发布年代,型号,晶体管数/个,特征尺寸um,1971,4004,2 250,8.0,1972,8008,3 000,8.0,1974,8080,4 500,6.0,1976,8085,7 000,4.0,1978,8086,29 000,4.0,1982,80286,134 000,1.5,1985,80386,275 000,1.5,1989,80486,1 200 000,1.0,1993,Pentium,3 100 000,0.8,1995,Pentium Pro,5 500 000,0.6,1997,Pentium II,7 500 000,0.35,1999,Pentium III,24 000 000,0.25,2000,Pentium IV,42 000 000,0.18,2002,Pentium IV,55 000 000,0.13,,,90,纳米对半,导,导体厂商,来,来说，是,更,更加尖端,的,的技术领,域,域，过去,工,工艺都以,“,微米,”,做单位，,微,微米,(mm),是纳米,(nm),的,1000,倍我们,常,常以工艺,线,线宽来代,表,表更先进,的,的半导体,技,技术，如,0.25,微米、,0.18,微米、,0.13,微米，,0.13,微米以下,的,的更先进,工,工艺则进,入,入了纳米,领,领域。
BestWish For You,结束,,,9,、静夜四,无,无邻，荒,居,居旧业贫,11月-2211月-22,Friday,November4,2022,10,、雨中黄叶,树,树，灯下白,头,头人21:26:2321:26:2321:26,11/4/20229:26:23 PM,11,、,以,以,我,我,独,独,沈,沈,久,久,，,，,愧,愧,君,君,相,相,见,见,频,频,11,月,月-2221:26:2321:26,Nov-2。