《逻辑门电路及组合逻辑电路》由会员分享，可在线阅读，更多相关《逻辑门电路及组合逻辑电路（39页珍藏版）》请在金锄头文库上搜索。
1、第八章第八章第八章第八章 逻辑门电逻辑门电路及路及路及路及组组合合合合逻辑电逻辑电路路路路本章的主要内容：本章的主要内容：1)1)基本基本逻辑逻辑运算及运算及逻辑门电逻辑门电路路 2)2)逻辑逻辑代数的基本运算法代数的基本运算法则则、公理、定理，、公理、定理，逻辑逻辑关关系式的化系式的化简简3)3)组组合合逻辑电逻辑电路的分析及路的分析及设计设计4)4)加法器、加法器、编码编码器、器、译码译码器器逻辑逻辑功能分析功能分析重点：重点：逻辑逻辑关系式的化关系式的化简简及及组组合合逻辑电逻辑电路的分析和路的分析和设计设计第八章第八章第八章第八章 逻辑门电逻辑门电路及路及路及路及组组合合合合逻辑电逻辑
2、电路路路路8.1 8.1 8.1 8.1 逻辑逻辑代数及代数及代数及代数及逻辑门电逻辑门电路路路路一、一、一、一、逻辑逻辑代数及代数及代数及代数及逻辑逻辑函数函数函数函数逻辑代数的产生：1849年英国数学家乔治布尔(George Boole)首先提出，用来描述客观事务逻辑关系的数学方法称为布尔代数。后来被广泛用于开关电路和数字逻辑电路的分析与设计所以也称为开关代数或逻辑代数。逻辑代数中用字母A、B、C、等表示变量逻辑变量，每个逻辑变量的取值只有两种可能0和1 。它们也是逻辑代数中仅有的两个常数。 0和1只表示两种不同的逻辑状态，不表示数量大小。A、B、C、等表示原变量，等表示反变量。可用F表示
3、电路的输出。逻辑函数可表示为第八章第八章第八章第八章 逻辑门电逻辑门电路及路及路及路及组组合合合合逻辑电逻辑电路路路路8.1 8.1 8.1 8.1 逻辑逻辑代数及代数及代数及代数及逻辑门电逻辑门电路路路路二、二、二、二、逻辑逻辑运算及运算及运算及运算及逻辑门逻辑门( (一一一一) )基本基本基本基本逻辑逻辑运算与运算与运算与运算与逻辑逻辑函数函数函数函数三三种种基基本本运运算算是是：与与、或或、非非（反反）。它它们都都有有集集成成门电路路与与之之对应，与与门、或或门和非和非门。1.“与与”逻辑及及“与与门” 逻辑关关系系：决决定定事事件件的的全全部部条条件件都都满足足时，事事件件才才发生生。
4、这就就是是与与逻辑。 用用1 1表表示示开开关关接接通通，0 0表表示示开开关关的的断断开；开；1表示灯亮，可得如下表示灯亮，可得如下真真值表：表：与与逻辑的的逻辑表达式表达式为：F=A B或或F=AB用集成用集成逻辑门电路路实现与与逻辑关系，即关系，即为逻辑门，与，与门的的逻辑逻辑符号符号为： 只有只有输入全入全为1 1 时，输出才出才为1 1111001010000FBA与与门有0出0全1出1门电路的路的逻辑关系可以用波形关系可以用波形图表示。表示。第八章第八章第八章第八章 逻辑门电逻辑门电路及路及路及路及组组合合合合逻辑电逻辑电路路路路8.1 8.1 8.1 8.1 逻辑逻辑代数及代数及
5、代数及代数及逻辑门电逻辑门电路路路路2.或运算、或或运算、或逻辑、或、或门 逻辑关关系系：决决定定事事件件的的诸条条件件中中，只只要要有有任任意意一一个个满足足，事事件件就就会会发生生。这就是就是或或逻辑。真值表有1出1全0出0或或逻辑的的逻辑表达式表达式为： F=A +B可用可用逻辑或或门实现这种运算，或种运算，或门的的逻辑符号符号为：或或门或或门的波形的波形为：第八章第八章第八章第八章 逻辑门电逻辑门电路及路及路及路及组组合合合合逻辑电逻辑电路路路路8.1 8.1 8.1 8.1 逻辑逻辑代数及代数及代数及代数及逻辑门电逻辑门电路路路路3.非运算、非非运算、非逻辑、非、非门 逻辑关关系系：
6、决决定定事事件件的的条条件件满足足，事事件件不不会会发生生；条条件件不不满足足时，事事件件才才发生。生。这就是就是非非逻辑。真值表有0出1有1出0非非逻辑的的逻辑表达式表达式为：可用可用逻辑非非门实现这种运算，非种运算，非门的的逻辑符号符号为：非非门非非门的波形的波形为：第八章第八章第八章第八章 逻辑门电逻辑门电路及路及路及路及组组合合合合逻辑电逻辑电路路路路8.1 8.1 8.1 8.1 逻辑逻辑代数及代数及代数及代数及逻辑门电逻辑门电路路路路( (二二) )复合复合逻辑运算及其复合运算及其复合门 用两个以上基本运算构成的用两个以上基本运算构成的逻辑运算。包括运算。包括与非、或非、与或非、异
7、或与非、或非、与或非、异或和同或和同或运算。和三个基本运算一运算。和三个基本运算一样，它，它们都有集成都有集成门电路与之路与之对应。真真值表（除与或非运算外）表（除与或非运算外）逻辑门符号：符号：第八章第八章第八章第八章 逻辑门电逻辑门电路及路及路及路及组组合合合合逻辑电逻辑电路路路路8.1 8.1 8.1 8.1 逻辑逻辑代数及代数及代数及代数及逻辑门电逻辑门电路路路路异或的异或的逻辑逻辑式式 两个两个变量取相同量取相同值时，输出出为0 0；取不同；取不同值时，输出出为1 1同或的同或的逻辑逻辑式式 两个两个变量取相同量取相同值时，输出出为1 1；取不同；取不同值时，输出出为0 0与或非与或
8、非逻辑A与与B等于等于1 ，或者，或者C与与D等于等于1 ，F F等于等于0 0。逻辑符号：符号：三三态与非与非门实际用用中中有有时需需要要将将两两个个和和多多个个与与非非门的的输出出端端接接在在同同一一线上上，需需要要一种一种输出端除出端除0 0和和1 1两种状两种状态外的第三种状外的第三种状态，即开路状，即开路状态。第八章第八章第八章第八章 逻辑门电逻辑门电路及路及路及路及组组合合合合逻辑电逻辑电路路路路8.1 8.1 8.1 8.1 逻辑逻辑代数及代数及代数及代数及逻辑门电逻辑门电路路路路三、三、三、三、逻辑逻辑代数运算法代数运算法代数运算法代数运算法则则1.基本运算法基本运算法则0A=
9、0 1A=A AA=A 0+A=A 1+A=1 A+A=A 2.交交换律律AB=BA A+B=B+A 3.结合律合律ABC=(AB)C=A(BC) A+B+C=A+(B+C)=(A+B)+C 4.分配律分配律A(B+C)=AB+AC A+BC=(A+B)(A+C)证：(A+B)(A+C)=AA+AB+AC+BC=A+A(B+C)+BC=A1+(B+C)+BC=A+BC5.吸收律吸收律A(A+B)=A证：A(A+B)=AA+AB=A+AB=A(1+B)=AA+AB=A证：6.反演律反演律(摩根定律摩根定律)第八章第八章第八章第八章 逻辑门电逻辑门电路及路及路及路及组组合合合合逻辑电逻辑电路路路路
10、8.1 8.1 8.1 8.1 逻辑逻辑代数及代数及代数及代数及逻辑门电逻辑门电路路路路四、四、四、四、逻辑逻辑函数的化函数的化函数的化函数的化简简( (一一) )应用用逻辑代数运算法代数运算法则化化简1.并并项法法利用公式可将两项并为一项。2.吸收法吸收法利用公式A+AB=A，将AB项消去。利用公式，可消去多余因子。3.拆拆项法法利用公式将某项乘以，然后拆成两项，再分别与其他项合并。4.添添项法法利用公式A+A=A，可以将函数中重复或多次写入某一项，再合并化简。第八章第八章第八章第八章 逻辑门电逻辑门电路及路及路及路及组组合合合合逻辑电逻辑电路路路路8.1 8.1 8.1 8.1 逻辑逻辑代
11、数及代数及代数及代数及逻辑门电逻辑门电路路路路( (二二) )应用卡用卡诺图化化简逻辑函数函数卡诺图：与变量的最小项对应的按一定规则排列的方格图，每一小方格填入一个最小项。最小项为满足下列条件的“与”项。1)各项都含有所有输入变量，每个变量是它的一个因子。 2)各项中每个因子以原变量(A，B，C，)的形式或以反变量的形式出现一次。如三变量的全部最小项为n个变量有2n个组合，最小项有2n个，卡诺图1.卡卡诺图相应有2n个小方格。第八章第八章第八章第八章 逻辑门电逻辑门电路及路及路及路及组组合合合合逻辑电逻辑电路路路路8.1 8.1 8.1 8.1 逻辑逻辑代数及代数及代数及代数及逻辑门电逻辑门电
12、路路路路2.应用卡用卡诺图化化简逻辑函数函数应用卡诺图化简逻辑函数时，先将逻辑式中的最小项分别用1填入相应的小方格内。如果逻辑式中的最小项不全，则填写0或空着不填。如果逻辑式不是由最小项构成，一般应先化为最小项。化简方法：1)将取值为1的相邻小方格圈在一起，相邻小方格包括最上行与最下行及最 左列与最右列同列或同行两端的两个小方格，称为逻辑相邻。2)圈的个数应最少，圈内小方格个数应尽可能多。每圈一个新圈时，必须包 含至少一个未被圈过的取值为1的小方格；每一个取值为1的小方格可被圈 多次，但不能遗漏。3)按着循环码排列变量取值时，相邻小方格中最小项之间只有一个变量取值 不同。相邻的两项可合并为一项
13、，消去一个因子；相邻的四项可合并为一 项，消去两个因子；依此类推，相邻的2n项可合并为一项，消去n个因子。4)将合并的结果相加，即为所求的最简“与或”式。第八章第八章第八章第八章 逻辑门电逻辑门电路及路及路及路及组组合合合合逻辑电逻辑电路路路路8.1 8.1 8.1 8.1 逻辑逻辑代数及代数及代数及代数及逻辑门电逻辑门电路路路路例8-6 化简 BA0101111A例8-8 应用卡诺图化简 BCA000111100 01321 45761111第八章第八章第八章第八章 逻辑门电逻辑门电路及路及路及路及组组合合合合逻辑电逻辑电路路路路8.1 8.1 8.1 8.1 逻辑逻辑代数及代数及代数及代数
14、及逻辑门电逻辑门电路路路路例8-11 化简 CDAB00011110000132014576111213151410891110111111111第八章第八章第八章第八章 逻辑门电逻辑门电路及路及路及路及组组合合合合逻辑电逻辑电路路路路8.2 8.2 8.2 8.2 组组合合合合逻辑电逻辑电路路路路 由由门电路路组成的成的逻辑电路称路称为组合合逻辑电路，路，简称称组合合电路。其路。其特点是在任意特点是在任意时刻，刻，电路的路的输出状出状态仅取决于取决于该时刻各刻各输入状入状态的的组合，而与合，而与电路的原状路的原状态无关。无关。组合合电路是一种路是一种无无记忆功能功能的的逻辑电路。路。 组合合
15、电路的分析是根据路的分析是根据给出的出的逻辑电路，从路，从输入端开始逐入端开始逐级推推导出出输出端的出端的逻辑函数表达式，并依据函数表达式，并依据该表达式，列出真表达式，列出真值表，从而确定表，从而确定该组合合电路的路的逻辑功能。其分析步功能。其分析步骤如下：如下：一、一、组合合电路的分析路的分析由由逻辑图写出各写出各门电路路输出端的出端的逻辑表达式；表达式；化化简和和变换各各逻辑表达式；表达式；列写列写逻辑真真值表；表；根据真根据真值表和表和逻辑表达式，确定表达式，确定该电路的功能。路的功能。第八章第八章第八章第八章 逻辑门电逻辑门电路及路及路及路及组组合合合合逻辑电逻辑电路路路路8.2 8
16、.2 8.2 8.2 组组合合合合逻辑电逻辑电路路路路例例8-12 分析如分析如图所示所示电路的路的逻辑功能。功能。解 写出逻辑表达式并化简 列写逻辑真值表 逻辑功能分析 两个两个变量取相同量取相同值时，输出出为1 1；取不同；取不同值时，输出出为0 0同或同或逻辑第八章第八章第八章第八章 逻辑门电逻辑门电路及路及路及路及组组合合合合逻辑电逻辑电路路路路8.2 8.2 8.2 8.2 组组合合合合逻辑电逻辑电路路路路例例8-13 分析分析图8-33所示所示电路的路的逻辑功能。功能。 解 写出逻辑表达式并化简 列写逻辑真值表 逻辑功能分析只有A、B、C全为0或全为1时，输出F才为1。故该电路称为
17、“判一致电路”，可用于判断三个输入端的状态是否一致。第八章第八章第八章第八章 逻辑门电逻辑门电路及路及路及路及组组合合合合逻辑电逻辑电路路路路8.2 8.2 8.2 8.2 组组合合合合逻辑电逻辑电路路路路 组合合电路路设计与与组合合电路分析路分析过程相反，它是根据程相反，它是根据给定的定的逻辑功能要求，功能要求，设计能能实现该功能的最功能的最简单的的电路。其路。其设计步步骤如下：如下：二、二、二、二、组组合合合合电电路的路的路的路的设计设计 根据根据给定定设计问题的的逻辑关系或关系或逻辑要求，列出真要求，列出真值表；表； 根据真根据真值表写出表写出逻辑表达式；表达式； 化化简或或变换逻辑表达
18、式；表达式； 根据最根据最简的的逻辑表达式画出相表达式画出相应的的逻辑电路路图。第八章第八章第八章第八章 逻辑门电逻辑门电路及路及路及路及组组合合合合逻辑电逻辑电路路路路8.2 8.2 8.2 8.2 组组合合合合逻辑电逻辑电路路路路 例例8-14 试设计一个三一个三输入的三位奇数校入的三位奇数校验电路。要求路。要求输入入A、B、C中有中有奇数个奇数个1时，输出出为1，否，否则输出出为0。A B CFA B CF0 0 00 0 10 1 00 1 101101 0 01 0 11 1 01 1 11001解 根据题意列出逻辑真值表。 由真值表写出逻辑表达式： 化简该逻辑表达式。可见上述逻辑表
19、达式已经是最简的。第八章第八章第八章第八章 逻辑门电逻辑门电路及路及路及路及组组合合合合逻辑电逻辑电路路路路8.2 8.2 8.2 8.2 组组合合合合逻辑电逻辑电路路路路 画出逻辑电路图。如果输入只给出原变量，对所用器件没有要求，则可画出如图所示的逻辑电路。ABCF第八章第八章第八章第八章 逻辑门电逻辑门电路及路及路及路及组组合合合合逻辑电逻辑电路路路路8.2 8.2 8.2 8.2 组组合合合合逻辑电逻辑电路路路路如果如果输入只入只给出原出原变量，要求只用与非量，要求只用与非门实现，则应对上述上述逻辑表达表达式用摩根律式用摩根律进行行变换：第八章第八章第八章第八章 逻辑门电逻辑门电路及路及
20、路及路及组组合合合合逻辑电逻辑电路路路路8.2 8.2 8.2 8.2 组组合合合合逻辑电逻辑电路路路路 例例8-15 某某工工厂厂有有A、B、C三三个个车间和和一一个个自自备电站站，站站内内有有两两台台发电机机G1和和G2。G1的的容容量量是是G2的的两两倍倍。如如果果一一个个车间开开工工，只只需需G2运运行行即即可可满足足要要求求；如如果果两两个个车间开开工工，只只需需G1运运行行；若若三三个个车间同同时开开工工，则G1和和G2均需运行。均需运行。试画出控制画出控制G1和和G2运行的运行的逻辑图。解解 用用A、B、C分分别表表示示三三个个车间的的开开工工状状态：开开工工为1，不不开开工工为
21、0；G1和和G2运行运行为1，停机，停机为0。 根据根据题意列出意列出逻辑真真值表。表。A B CG1G20 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10001011101101001第八章第八章第八章第八章 逻辑门电逻辑门电路及路及路及路及组组合合合合逻辑电逻辑电路路路路8.2 8.2 8.2 8.2 组组合合合合逻辑电逻辑电路路路路 由由逻辑真真值表写出表写出逻辑表达式并化表达式并化简 由由逻辑表达式画出表达式画出逻辑电路路图如如图所示。所示。 第八章第八章第八章第八章 逻辑门电逻辑门电路及路及路及路及组组合合合合逻辑电逻辑电路路路路8.2 8.2 8.2
22、 8.2 组组合合合合逻辑电逻辑电路路路路三、三、组合合电路的路的应用用Ai BiCi0 00 11 01 101100001 只求本位和没有相只求本位和没有相邻低位低位进位的加法称位的加法称为半加（如个位加）。半加（如个位加）。(一一) 加法器加法器1. 半加器半加器真真值表表半加器的半加器的逻辑图及及逻辑符号符号第八章第八章第八章第八章 逻辑门电逻辑门电路及路及路及路及组组合合合合逻辑电逻辑电路路路路8.2 8.2 8.2 8.2 组组合合合合逻辑电逻辑电路路路路2. 全加器全加器Ai Bi Ci-1Si CiAi Bi Ci-1Si Ci0 0 00 0 10 1 00 1 10 01
23、01 00 11 0 01 0 11 1 01 1 11 00 10 11 1 所所谓全全加加是是指指除除本本位位外外还有有低低位位的的进位位参参与与相相加加的的加加法法。因因此此，在在设计全全加加器器时，不不仅要要考考虑本本位位的的两两个个加加数数Ai、Bi，还必必须考考虑来来自自相相邻低低位位的的进位位Ci-1。全加器的真全加器的真值表。表。第八章第八章第八章第八章 逻辑门电逻辑门电路及路及路及路及组组合合合合逻辑电逻辑电路路路路8.2 8.2 8.2 8.2 组组合合合合逻辑电逻辑电路路路路由真由真值表可写出全加和表可写出全加和Si和和进位位Ci的的逻辑式：式： 全加器的全加器的逻辑图和
24、和逻辑符号符号第八章第八章第八章第八章 逻辑门电逻辑门电路及路及路及路及组组合合合合逻辑电逻辑电路路路路8.2 8.2 8.2 8.2 组组合合合合逻辑电逻辑电路路路路(二二) 编码器器1编码不不同同的的数数码不不仅可可以以表表示示数数量量的的不不同同大大小小，而而且且还能能用用来来表表示示不不同同的的事事物物或或一些文字符号信息，此一些文字符号信息，此时该数数码称称为代代码。 把把若若干干个个二二进制制数数码0和和1按按一一定定规律律编排排在在一一起起，组成成不不同同的的代代码，并并且且赋予每予每组代代码以特定的含以特定的含义，叫做，叫做编码。 编制代制代码时，要遵循一定的，要遵循一定的规则
25、，这些些规则称称为码制制。(1) 二二进制制编码用二用二进制代制代码表示有关表示有关对象象(文字符号信息文字符号信息)的的过程叫做程叫做二二进制制编码。 n位位二二进制制代代码有有 2n种种取取值可可能能，可可以以表表示示 2n个个信信号号。对N个个信信息息进行行编码时，可用公式可用公式2nN来确定需要使用的二来确定需要使用的二进制代制代码的位数的位数n。 (2) 二二-十十进制制编码用用二二进制制数数形形式式表表示示十十进制制数数的的编码称称为十十进制制数数的的二二进制制编码，简称称二二-十十进制制编码，也称，也称BCD码。 二二-十十进制制编码用用4位位二二进制制数数表表示示1位位十十进制
26、制数数符符。4位位二二进制制数数有有16种种不不同同的的组合合, 十十进制数的制数的10个数符只需要其中的个数符只需要其中的10种种组合合, 因此有不同因此有不同编码方案。方案。 第八章第八章第八章第八章 逻辑门电逻辑门电路及路及路及路及组组合合合合逻辑电逻辑电路路路路8.2 8.2 8.2 8.2 组组合合合合逻辑电逻辑电路路路路 编码种类十进制数8421码2421(A)码2421(B)码5211码余三码格雷码右移码01234567890000000100100011010001010110011110001001000000010010001101000101011001111110111
27、1000000010010001101001011110011011110111100000001010001010111100010011100110111110011010001010110011110001001101010111100000000010011001001100111010101001100110100000100001100011100111101111101111001110001100001权23222120842121222120242124215211无权码（单步码）常用常用BCD码第八章第八章第八章第八章 逻辑门电逻辑门电路及路及路及路及组组合合合合逻辑电逻辑
28、电路路路路8.2 8.2 8.2 8.2 组组合合合合逻辑电逻辑电路路路路 二二-十十进制制码种种类繁繁多多，大大致致可可分分为有有权码和和无无权码两两大大类。表表中中的的前前四四种种为有有权码，即即每每位位都都对应着着一一个个固固定定的的位位权值。如如8421BCD码，自自高高位位到低位，各位的位到低位，各位的位权值为23222120，即，即8421。如如果果将将每每个个代代码看看作作一一个个4为二二进制制数数，那那么么这二二进制制数数的的值恰恰好好对应着着它它所代表的十所代表的十进制数的大小。制数的大小。例例8-16 8-16 用用8421BCD码表示十表示十进制数制数468468。 解解
29、468010001101000所以（468）10=（010001101000）8421BCD注意：每4位BCD码表示1位十进制数，BCD码前面的“0”不可以省略。第八章第八章第八章第八章 逻辑门电逻辑门电路及路及路及路及组组合合合合逻辑电逻辑电路路路路8.2 8.2 8.2 8.2 组组合合合合逻辑电逻辑电路路路路2编码器器分分析析编码器器的的逻辑功功能能，可可以以用用组合合电路路的的分分析析方方法法。即即先先根根据据逻辑图写写出出输出的出的逻辑表达式，再写出真表达式，再写出真值表，表，进而得出其而得出其逻辑功能。功能。用以完成用以完成编码的数字的数字电路，称之路，称之为编码器。器。(1) 二
30、二进制制编码器器二二进制制编码器器：用：用n位二位二进制代制代码对N=2n个一般信号个一般信号进行行编码的的逻辑装置。装置。3 3位二位二进制制编码器器输输 入入输输 出出Y7 Y6 Y5 Y4 Y3 Y2 Y1 Y0A B C0 0 0 0 0 0 0 10 0 0 0 0 0 1 00 0 0 0 0 1 0 00 0 0 0 1 0 0 00 0 0 1 0 0 0 00 0 1 0 0 0 0 00 1 0 0 0 0 0 01 0 0 0 0 0 0 00 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1第八章第八章第八章第八章 逻辑门电逻辑门电路及路及路
31、及路及组组合合合合逻辑电逻辑电路路路路8.2 8.2 8.2 8.2 组组合合合合逻辑电逻辑电路路路路键控控8421BCD码编码器器1100用于判断是否有键被按下第八章第八章第八章第八章 逻辑门电逻辑门电路及路及路及路及组组合合合合逻辑电逻辑电路路路路8.2 8.2 8.2 8.2 组组合合合合逻辑电逻辑电路路路路输输 入入S9 S8 S7 S6 S5 S4 S3 S2 S1 S0输输 出出A B C D S 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0
32、 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 10 0 0 00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 101111111111第八章第八章第八章第八章 逻辑门电逻辑门电路及路及路及路及组组合合合合逻辑电逻辑电路路路路8.2 8.2 8.2 8.2 组组合合合合逻辑电逻辑电路路路路(三三)译码器器变
33、量量译码器器 码制制变换译码器器 数数码显示示译码器器如：如： 三位二三位二进制代制代码八个八个对应输出信号出信号输出是一出是一组高、低高、低电平信号。平信号。二二进制制译码器器输入是一入是一组二二进制代制代码，分分类第八章第八章第八章第八章 逻辑门电逻辑门电路及路及路及路及组组合合合合逻辑电逻辑电路路路路8.2 8.2 8.2 8.2 组组合合合合逻辑电逻辑电路路路路10111111110三位二三位二进制制译码器器3 3线8 8线译码器器010(1)二二进制制译码器器第八章第八章第八章第八章 逻辑门电逻辑门电路及路及路及路及组组合合合合逻辑电逻辑电路路路路8.2 8.2 8.2 8.2 组组
34、合合合合逻辑电逻辑电路路路路真真值表表 输输 入入输输 出出A2 A1 A0Y0 Y1 Y2 Y3 Y4 Y5 Y6 Y70 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 10 1 1 1 1 1 1 11 0 1 1 1 1 1 11 1 0 1 1 1 1 11 1 1 0 1 1 1 11 1 1 1 0 1 1 11 1 1 1 1 0 1 11 1 1 1 1 1 0 11 1 1 1 1 1 1 0第八章第八章第八章第八章 逻辑门电逻辑门电路及路及路及路及组组合合合合逻辑电逻辑电路路路路8.2 8.2 8.2 8.2 组组合合合合逻辑电逻辑电路路路路为直
35、直观地地显示出数字系示出数字系统的运行状的运行状态及工作数据，需要用到及工作数据，需要用到数数码显示器件示器件（数（数码管）管）数数码显示示器器件件半半导体数体数码管管荧光数光数码管管辉光数光数码管管液晶液晶显示器示器(2) 二十二十进制制显示示译码器器半半导体数体数码管管(LED 数数码管管)共阴极共阴极共阳极共阳极第八章第八章第八章第八章 逻辑门电逻辑门电路及路及路及路及组组合合合合逻辑电逻辑电路路路路8.2 8.2 8.2 8.2 组组合合合合逻辑电逻辑电路路路路七段七段显示示译码器器功能：功能：把把8421二十二十进制代制代码译成成对应于数于数码管的十个字段信号，管的十个字段信号，驱动
36、数数码管，管，显示出相示出相应的十的十进制数制数码常用的器件常用的器件为CT74LS247第八章第八章第八章第八章 逻辑门电逻辑门电路及路及路及路及组组合合合合逻辑电逻辑电路路路路8.2 8.2 8.2 8.2 组组合合合合逻辑电逻辑电路路路路控制端控制端输入端入端输出端 试灯灯输入入端端灭灯灯输入端入端灭0 输入端入端第八章第八章第八章第八章 逻辑门电逻辑门电路及路及路及路及组组合合合合逻辑电逻辑电路路路路8.2 8.2 8.2 8.2 组组合合合合逻辑电逻辑电路路路路CT74LS2470 00 01 11 10 00 00 00 00 01 11 1七段七段译码器和数器和数码管的管的联接接
37、图第八章第八章第八章第八章 逻辑门电逻辑门电路及路及路及路及组组合合合合逻辑电逻辑电路路路路8.2 8.2 8.2 8.2 组组合合合合逻辑电逻辑电路路路路功能和十进制数输 入输 出显示A3 A2 A1 A0试灯01 0 0 0 0 0 0 08灭灯 0 1 1 1 1 1 1 1全灭灭01010 0 0 0 1 1 1 1 1 1 1灭001234567891111111111111111111110 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 10 0 0 0 0 0 11 0 0 1 1 1 10 0 1 0 0 1 00 0 0 0 1 1 01 0 0 1 1 0 00 1 0 0 1 0 00 1 0 0 0 0 00 0 0 1 1 1 10 0 0 0 0 0 00 0 0 0 1 0 00123456789
