《数字电路第章常见时序逻辑电路寄存器1》由会员分享，可在线阅读，更多相关《数字电路第章常见时序逻辑电路寄存器1（20页珍藏版）》请在金锄头文库上搜索。
1、第六章 时序逻辑电路本章主要内容本章主要内容6.1 概述概述 6.2 时序逻辑电路的分析方法时序逻辑电路的分析方法 6.3 若干常用的时序逻辑电路若干常用的时序逻辑电路 6.4 时序逻辑电路的设计方法时序逻辑电路的设计方法6.5 时序逻辑电路中的竞争时序逻辑电路中的竞争-冒险现象冒险现象一一. 寄存器寄存器二二. 计数器计数器n同步计数器同步计数器n异步计数器异步计数器n任意进制计数器的构成方法任意进制计数器的构成方法n移位寄存器型计数器移位寄存器型计数器6.3 若干常用的时序逻辑电路 数字系统中，常需要将一些数码暂时存放起来，数字系统中，常需要将一些数码暂时存放起来，这种暂时存放数码的逻辑部
2、件称为寄存器。这种暂时存放数码的逻辑部件称为寄存器。 寄存器的电路结构包括两部分：寄存器的电路结构包括两部分：触发器触发器: :具有具有0 0，1 1两个稳定状态，所以两个稳定状态，所以1 1个触发器个触发器可以寄存可以寄存1 1位二进制数码，位二进制数码，N N位寄存器由位寄存器由N N个触发个触发器组成，可存放一组器组成，可存放一组N N位二值代码。位二值代码。寄存器还应具有由门电路构成的控制电路，以保寄存器还应具有由门电路构成的控制电路，以保证信号的接受和清除。证信号的接受和清除。一、寄存器一、寄存器1 1、概述、概述 只要求触发器可置只要求触发器可置1 1，置置0 0，对触发器，对触发
3、器 触发方式没有要求触发方式没有要求 按照是否具有移位功能，分为：按照是否具有移位功能，分为：n普通寄存器（只具有普通寄存器（只具有存储存储功能）功能）n移位寄存器（具有移位寄存器（具有存储存储与与移位移位功能）功能）按照数码移动的方向不同，分为单向（向左、按照数码移动的方向不同，分为单向（向左、向右）及双向寄存器；向右）及双向寄存器； 按照数码输入输出方式不同，可有四种工作方按照数码输入输出方式不同，可有四种工作方式：串行输入式：串行输入- -串行输出、串行输入串行输出、串行输入- -并行输出、并行输出、并行输入并行输入- -串行输出、并行输入串行输出、并行输入- -并行输出。并行输出。一、
4、寄存器一、寄存器2 2、寄存器的分类、寄存器的分类3、介绍三种寄存器、介绍三种寄存器n普通普通寄存器寄存器74HC175n单向移位寄存器单向移位寄存器n双向移位寄存器双向移位寄存器74LS194A一、寄存器一、寄存器3.1 普通寄存器普通寄存器74HC175n电路结构电路结构四个边沿触发的四个边沿触发的D 触发器触发器D0 D3 数据输入端；数据输入端；Q0 Q3 数据输出端；数据输出端；CLK时钟端；时钟端；RD 是异步置是异步置0 0端；端；3.1 普通寄存器普通寄存器74HC175n功能描述功能描述异步清零：异步清零： 无论触发器处于何种状态，只要无论触发器处于何种状态，只要RD= 0,
5、 ,输出输出Qi = 0; ; 不需要异步清不需要异步清零时，应使零时，应使RD= =1; ; 送数：送数： 当当RD= =1，且，且CLK上升沿时上升沿时并行送并行送数，使得数，使得 Q0n+1=D0 , Q1n+1=D1 , Q2n+1=D2 , Q3n+1=D3。保持：保持： 当当RD= =1，且，且CLK=0时，各触发器时，各触发器保持原状态不变；保持原状态不变；n功能表功能表输输 入入输输 出出RDCLKD0 D3Q0n+1 Q3n+100 0 0 01 d0 d3d0 d310Q0n Q3n3.1 普通寄存器普通寄存器74HC17574HC175：带异步清零端的：带异步清零端的4位
6、寄存器位寄存器 ； 并行输入并行输入并行输出方式；并行输出方式；3.2 单向移位寄存器单向移位寄存器n电路结构电路结构DI 串行数据输入端；串行数据输入端； DO串行数据输出端；串行数据输出端；Q0 Q3并行数据输出端；并行数据输出端；CLK时钟端；时钟端；异步清零异步清零RDRRRR3.2 单向移位寄存器单向移位寄存器（1 1）由给定电路，写出各触发器驱动方程由给定电路，写出各触发器驱动方程异步清零异步清零RDRRRRD0=DI , D1=Q0n , D2=Q1n , D3=Q2n . n电路分析：电路分析：3.2 单向移位寄存器单向移位寄存器（2 2）将驱动方程带入将驱动方程带入D D触发
7、器特性方程触发器特性方程( (Qn+1=D),),得到得到状态方程状态方程; ;输出方程与状态方程相同。输出方程与状态方程相同。异步清零异步清零RDRRRRQ0n+1=DI , Q1n+1=Q0n , Q2n+1=Q1n , Q3n+1=Q2n n电路分析：电路分析：D0=DI , D1=Q0n , D2=Q1n , D3=Q2n 注：对于同步时序电注：对于同步时序电路，时钟来自同一脉路，时钟来自同一脉冲源，可以省略冲源，可以省略. . 3.2 单向移位寄存器单向移位寄存器（3 3）写出状态转换表写出状态转换表/ /时序图时序图n电路分析：电路分析： 设初态设初态Q3Q2Q1Q0= 0000，
8、且在第，且在第1个时钟作用前输入端口个时钟作用前输入端口DI = 0, 连续四个时钟周期内输入数据为连续四个时钟周期内输入数据为“1011”，带入状态方程，带入状态方程:Q0n+1=DI , Q1n+1=Q0n , Q2n+1=Q1n , Q3n+1=Q2n CLK顺顺序序输入数据输入数据DIQ0n+1Q1n+1Q2n+1Q3n+10000001000000111010101112031413.2 单向移位寄存器单向移位寄存器异步清零异步清零RDRRRRQ0=1Q1=1Q0=0Q2=1Q1=0Q0=1Q3=1Q2=0Q1=1Q0=1经过经过4 4个时钟周期后，串行输入个时钟周期后，串行输入的的
9、4 4位二进制码全部移入了移位位二进制码全部移入了移位寄存器中，同时在寄存器中，同时在4 4个触发器的个触发器的输出端得到并行输出代码。因输出端得到并行输出代码。因此，利用移位寄存器此，利用移位寄存器可实现代可实现代码的码的“串行串行- -并行并行”转换。转换。3.2 单向移位寄存器单向移位寄存器（3 3）写出写出状态转换表状态转换表/ /时序图时序图n电路分析：电路分析：（4 4）功能描述）功能描述异步清零：异步清零： 无论触发器处于何种状态，只要无论触发器处于何种状态，只要RD= 0, ,输出输出Qi = 0; ; 寄存器处于寄存器处于“右移右移”工作状态：工作状态：当当RD= =1，CL
10、K 到达时，各触发到达时，各触发器按前一级触发器原状态翻转；器按前一级触发器原状态翻转；数据依次右移一位；数据依次右移一位；3.3 双向移位寄存器双向移位寄存器 为了便于扩展逻辑功能、增加使用的灵活性，为了便于扩展逻辑功能、增加使用的灵活性，在移位寄存器电路上附加了在移位寄存器电路上附加了左右移控制左右移控制、数据并数据并行输入行输入、保持保持、异步置零异步置零等功能。等功能。 74LS194A为为4 4位双向移位寄存器。位双向移位寄存器。3.3 双向移位寄存器双向移位寄存器n电路组成及工作原理电路组成及工作原理S = S1S0Q1+S1S0Q0+S1S0Q2+S1S0D1 R =S通过控制通
11、过控制S1S0,可以选择可以选择194A的工作状态：的工作状态： D1Q1Q2S1 S1S0S0RD (2) RD = 1，S1S0 = 00： S = Q1 , R = Q1 ; 当当CLK 时，时，FF1置为置为Q1n+1=Q1. “保持保持”(3) RD = 1，S1S0 = 01： S = Q0 , R = Q0 ; 当当CLK 时，时，FF1置为置为Q1n+1=Q0. “右移右移”(4) RD = 1，S1S0 = 10： S = Q2 , R = Q2 ; 当当CLK 时，时，FF1置为置为Q1n+1=Q2. “左移左移”(5) RD = 1，S1S0 = 11： S = D1 , R = D1 ; 当当CLK 时，时，FF1置为置为Q1n+1=D1. “并行输入并行输入”Qn+1=S+RQn(1) RD = 0时；时； 触发器置零。触发器置零。 CLK RDS1S0工作状态工作状态0 0置零置零1 10 00 0保持保持1 10 01 1右移右移1 11 10 0左移左移1 11 11 1并行输入并行输入n功能表功能表此课件下载可自行编辑修改，供参考！感谢您的支持，我们努力做得更好！精选精选ppt
