最新半导体存储器51371 (2)幻灯片

《最新半导体存储器51371 (2)幻灯片》由会员分享，可在线阅读，更多相关《最新半导体存储器51371 (2)幻灯片（45页珍藏版）》请在金锄头文库上搜索。

1、半导体存储器半导体存储器51371 (2)51371 (2)第6章 半导体存储器 学习要求学习要求 1、了解各种半导体存储器的特点及应用场合。、了解各种半导体存储器的特点及应用场合。2、了解随机读写存储器和只读存储器的结构原理、了解随机读写存储器和只读存储器的结构原理 及工作特点。及工作特点。3、掌握存储器芯片的位扩展和字扩展方法。特别掌握存储器芯片的位扩展和字扩展方法。特别 应注意掌握存储器芯片与地址总线的连接问题。应注意掌握存储器芯片与地址总线的连接问题。第6章 半导体存储器 第6章 半导体存储器 第6章 半导体存储器 第6章 半导体存储器 第6章 半导体存储器 第6章 半导体存储器 第6

2、章 半导体存储器 只读存储器ROM在使用过程中，只能读出存储的信息而不能用通常的方法将信息写入存储器。目前常见的有：掩膜式ROM，用户不可对其编程，其内容已由厂家设定好，不能更改；可编程ROM(Programmable ROM，简称PROM)，用户只能对其进行一次编程，写入后不能更改；可擦除的PROM(Erasable PROM，简称EPROM)，其内容可用紫外线擦除，用户可对其进行多次编程；电擦除的PROM(Electrically Erasable PROM，简称EEPROM或E2PROM)，能以字节为单位擦除和改写。 第6章 半导体存储器 6.1.3半导体存储器的主要技术指标半导体存储器

3、的主要技术指标 1存储容量 (1) 用字数位数表示，以位为单位。常用来表示存储芯片的容量，如1K4位，表示该芯片有1K个单元(1K=1024)，每个存储单元的长度为4位。 (2) 用字节数表示容量，以字节为单位，如128B，表示该芯片有 128个单元，每个存储单元的长度为8位。现代计算机存储容量很大，常用KB、MB、GB和TB为单位表示存储容量的大小。其中，1KB210B1024B；1MB220B1024KB；1GB230Bl024MB；1 TB240B1024 GB。显然，存储容量越大，所能存储的信息越多，计算机系统的功能便越强。 第6章 半导体存储器 2存取时间存取时间 存取时间是指从启动

4、一次存储器操作到完成该操作所经历的时间。例如，读出时间是指从CPU向存储器发出有效地址和读命令开始，直到将被选单元的内容读出为止所用的时间。显然，存取时间越小，存取速度越快。 第6章 半导体存储器 3存储周期 连续启动两次独立的存储器操作(如连续两次读操作)所需要的最短间隔时间称为存储周期。它是衡量主存储器工作速度的重要指标。一般情况下，存储周期略大于存取时间。 4功耗 功耗反映了存储器耗电的多少，同时也反映了其发热的程度。 第6章 半导体存储器 5可靠性可靠性 可靠性一般指存储器对外界电磁场及温度等变化的抗干扰能力。存储器的可靠性用平均故障间隔时间MTBF(Mean Time Between

5、 Failures)来衡量。MTBF可以理解为两次故障之间的平均时间间隔。MTBF越长，可靠性越高，存储器正常工作能力越强。 第6章 半导体存储器 6集成度 集成度指在一块存储芯片内能集成多少个基本存储电路，每个基本存储电路存放一位二进制信息，所以集成度常用位/片来表示。 7性能/价格比 性能/价格比(简称性价比)是衡量存储器经济性能好坏的综合指标，它关系到存储器的实用价值。其中性能包括前述的各项指标，而价格是指存储单元本身和外围电路的总价格。 第6章 半导体存储器 6.1.4 半导体存储器芯片的基本结构半导体存储器芯片的基本结构 图图6.2 半导体存储器组成框图半导体存储器组成框图 第6章

6、半导体存储器 1存储体 存储体是存储器中存储信息的部分，由大量的基本存储电路组成。每个基本存储电路存放一位二进制信息，这些基本存储电路有规则地组织起来(一般为矩阵结构)就构成了存储体(存储矩阵)。不同存取方式的芯片，采用的基本存储电路也不相同。 存储体中，可以由N个基本存储电路构成一个并行存取N位二进制代码的存储单元(N的取值一般为1、4、8等)。为了便于信息的存取，给同一存储体内的每个存储单元赋予一个惟一的编号，该编号就是存储单元的地址。这样，对于容量为2n个存储单元的存储体，需要n条地址线对其编址，若每个单元存放N位信息，则需要N条数据线传送数据，芯片的存储容量就可以表示为2nN位。 第6

7、章 半导体存储器 2外围电路 外围电路主要包括地址译码电路和由三态数据缓冲器、控制逻辑两部分组成的读/写控制电路。 1) 地址译码电路 存储芯片中的地址译码电路对CPU从地址总线发来的n位地址信号进行译码，经译码产生的选择信号可以惟一地选中片内某一存储单元，在读/写控制电路的控制下可对该单元进行读/写操作。 第6章 半导体存储器 2) 读/写控制电路 读/写控制电路接收CPU发来的相关控制信号，以控制数据的输入/输出。三态数据缓冲器是数据输入/输出的通道，数据传输的方向取决于控制逻辑对三态门的控制。CPU发往存储芯片的控制信号主要有读/写信号(R/W)、片选信号(CS)等。值得注意的是，不同性

8、质的半导体存储芯片其外围电路部分也各有不同，如在动态RAM中还要有预充、刷新等方面的控制电路，而对于ROM芯片在正常工作状态下只有输出控制逻辑等。 第6章 半导体存储器 3地址译码方式 芯片内部的地址译码主要有两种方式，即单译码方式和双译码方式。单译码方式适用于小容量的存储芯片，对于容量较大的存储器芯片则应采用双译码方式。 1) 单译码方式 单译码方式只用一个译码电路对所有地址信息进行译码，译码输出的选择线直接选中对应的单元，如图6.3所示。一根译码输出选择线对应一个存储单元，故在存储容量较大、存储单元较多的情况下，这种方法就不适用了。 第6章 半导体存储器 图6.3 单译码方式第6章 半导体

9、存储器 以一个简单的16字4位的存储芯片为例，如图6.3所示。将所有基本存储电路排成16行4列(图中未详细画出)，每一行对应一个字，每一列对应其中的一位。每一行的选择线和每一列的数据线是公共的。图中，A0A3 4根地址线经译码输出16根选择线，用于选择16个单元。例如，当A3A2A1A0=0000，而片选信号为CS=0，WR=1时，将0号单元中的信息读出。 第6章 半导体存储器 2) 双译码方式 双译码方式把n位地址线分成两部分，分别进行译码，产生一组行选择线X和一组列选择线Y，每一根X线选中存储矩阵中位于同一行的所有单元，每一根Y线选中存储矩阵中位于同一列的所有单元，当某一单元的X线和Y线同

10、时有效时，相应的存储单元被选中。图6.4给出了一个容量为1K字(单元)1位的存储芯片的双译码电路。1K(1024)个基本存储电路排成3232的矩阵，10根地址线分成A0A4 和A5A9两组。A0A4经X译码输出32条行选择线，A5A9经Y译码输出32条列选择线。行、列选择线组合可以方便地找到1024个存储单元中的任何一个。例如，当A4A3A2A1A0=00000，A9A8A7A6A5=00000时，第0号单元被选中，通过数据线I/O实现数据的输入或输出。图中，X和Y译码器的输出线各有32根，总输出线数仅为64根。若采用单译码方式，将有1024根译码输出线。 第6章 半导体存储器 图6.4 双译

11、码方式 第6章 半导体存储器 6.2 随机读写存储器随机读写存储器(RAM) 6.2.1静态静态RAM 1. 静态RAM的基本存储电路 静态RAM的基本存储电路通常由6个MOS管组成，如图6.5所示。电路中V1、V2为工作管，V3、V4为负载管，V5、V6为控制管。其中，由V1、V2、V3及V4管组成了双稳态触发器电路，V1和V2的工作状态始终为一个导通，另一个截止。V1截止、V2导通时，A点为高电平，B点为低电平；V1导通、V2截止时，A点为低电平，B点为高电平。所以，可用A点电平的高低来表示“0”和“1”两种信息。 第6章 半导体存储器 图6.5 六管静态RAM存储电路 第6章 半导体存储

12、器 V7、V8管为列选通管，配合V5、V6两个行选通管，可使该基本存储电路用于双译码电路。当行线X和列线Y都为高电平时，该基本存储电路被选中，V5、V6、V7、V8管都导通，于是A、B两点与I/O、I/O分别连通，从而可以进行读/写操作。 写操作时，如果要写入“1”，则在I/O线上加上高电平，在I/O线上加上低电平，并通过导通的V5、V6、V7、V8 4个晶体管，把高、低电平分别加在A、B点，即A=“1”，B=“0”，使V1管截止，V2管导通。当输入信号和地址选择信号(即行、列选通信号)消失以后，V5、V6、V7、V8管都截止，V1和V2管就保持被强迫写入的状态不变，从而将“1”写入存储电路。

13、此时，各种干扰信号不能进入V1和V2管。所以，只要不掉电，写入的信息不会丢失。写入“0”的操作与其类似，只是在I/O线上加上低电平，在I/O线上加上高电平。 第6章 半导体存储器 读操作时，若该基本存储电路被选中，则V5、V6、V7、V8管均导通，于是A、B两点与位线D和D相连，存储的信息被送到I/O与I/O线上。读出信息后，原存储信息不会被改变。 由于静态RAM的基本存储电路中管子数目较多，故集成度较低。此外，T1和T2管始终有一个处于导通状态，使得静态RAM的功耗比较大。但是静态RAM不需要刷新电路，所以简化了外围电路。 第6章 半导体存储器 2Intel 2114 SRAM芯片 Inte

14、l 2114 SRAM芯片的容量为1K4位，18脚封装，+5 V电源，芯片内部结构及芯片引脚图和逻辑符号分别如图6.6和6.7所示。 由于1K44096，所以Intel 2114 SRAM芯片有4096个基本存储电路，将4096个基本存储电路排成64行64列的存储矩阵，每根列选择线同时连接4位列线，对应于并行的4位(位于同一行的4位应作为同一单元的内容被同时选中)，从而构成了64行16列=1K个存储单元，每个单元有4位。1K个存储单元应有A0A9 10个地址输入端，2114片内地址译码采用双译码方式，A3A8 6根用于行地址译码输入，经行译码产生64根行选择线，A0、A1、A2和A9 4根用于

15、列地址译码输入，经过列译码产生16根列选择线。 第6章 半导体存储器 图6.6 Intel 2114内部结构 第6章 半导体存储器 图6.7 Intel 2114引脚及逻辑符号(a) 引脚；(b) 逻辑符号 第6章 半导体存储器 地址输入线A0A9送来的地址信号分别送到行、列地址译码器，经译码后选中一个存储单元(有4个存储位)。当片选信号CS0且WE0时，数据输入三态门打开，I/O电路对被选中单元的4位进行写入；当CS0且WE1时，数据输入三态门关闭，而数据输出三态门打开，I/O电路将被选中单元的4位信息读出送数据线；当CS1即CS无效时，不论WE为何种状态，各三态门均为高阻状态，芯片不工作。

16、 第6章 半导体存储器 6.2.2动态动态RAM 1动态RAM的基本存储电路 动态存储器和静态存储器不同，动态RAM的基本存储电路利用电容存储电荷的原理来保存信息，由于电容上的电荷会逐渐泄漏，因而对动态RAM必须定时进行刷新，使泄漏的电荷得到补充。动态RAM的基本存储电路主要有六管、四管、三管和单管等几种形式，在这里我们介绍四管和单管动态RAM基本存储电路。 第6章 半导体存储器 1) 四管动态RAM基本存储电路 图6.5所示的六管静态RAM基本存储电路依靠Vl和V2管来存储信息，电源VCC通过V3、V4管向V1、V2管补充电荷，所以Vl和V2管上存储的信息可以保持不变。实际上，由于MOS管的

17、栅极电阻很高，泄漏电流很小，即使去掉V3、V4管和电源VCC，Vl和V2管栅极上的电荷也能维持一定的时间，于是可以由V1、V2、V5、V6构成四管动态RAM基本存储电路，如图6.8所示。 第6章 半导体存储器 图6.8 四管动态RAM存储电路 第6章 半导体存储器 电路中，V5、V6、V7、V8管仍为控制管，当行选择线X和列选择线Y都为高电平时，该基本存储电路被选中，V5、V6、V7、V8管都导通，则A、B点与位线D、D分别相连，再通过V7、V8管与外部数据线I/O、I/O相通，可以进行读/写操作。同时，在列选择线上还接有两个公共的预充管V9和V10。 写操作时，如果要写入“1”，则在I/O线

18、上加上高电平，在I/O线上加上低电平，并通过导通的V5、V6、V7、V8 4个晶体管，把高、低电平分别加在A、B点，将信息存储在V1和V2管栅极电容上。行、列选通信号消失以后，V5、V6截止，靠V1、V2管栅极电容的存储作用，在一定时间内可保留所写入的信息。 第6章 半导体存储器 读操作时，先给出预充信号使V9、V10导通，由电源对电容CD和CD进行预充电，使它们达到电源电压。行、列选择线上为高电平，使V5、V6、V7、V8导通，存储在V1和V2上的信息经A、B点向I/O、I/O线输出。若原来的信息为“1”，即电容C2上存有电荷，V2导通，V1截止，则电容CD上的预充电荷通过V6经V2泄漏，于

19、是，I/O线输出0，I/O线输出1。同时，电容CD上的电荷通过V5向C2补充电荷，所以，读出过程也是刷新的过程。 第6章 半导体存储器 2) 单管动态RAM基本存储电路 单管动态RAM基本存储电路只有一个电容和一个MOS管，是最简单的存储元件结构，如图6.9所示。在这样一个基本存储电路中，存放的信息到底是“1”还是“0”，取决于电容中有没有电荷。在保持状态下，行选择线为低电平，V管截止，使电容C基本没有放电回路(当然还有一定的泄漏)，其上的电荷可暂存数毫秒或者维持无电荷的“0”状态。 第6章 半导体存储器 第6章 半导体存储器 3) 动态RAM的刷新 动态RAM是利用电容C上充积的电荷来存储信

20、息的。当电容C有电荷时，为逻辑“1”，没有电荷时，为逻辑“0”。但由于任何电容都存在漏电，因此，当电容C存有电荷时，过一段时间由于电容的放电过程导致电荷流失，信息也就丢失。因此，需要周期性地对电容进行充电，以补充泄漏的电荷，通常把这种补充电荷的过程叫刷新或再生。随着器件工作温度的增高，放电速度会变快。刷新时间间隔一般要求在1100 ms。工作温度为70时，典型的刷新时间间隔为2 ms，因此2 ms内必须对存储的信息刷新一遍。尽管对各个基本存储电路在读出或写入时都进行了刷新，但对存储器中各单元的访问具有随机性，无法保证一个存储器中的每一个存储单元都能在2 ms内进行一次刷新，所以需要系统地对存储

21、器进行定时刷新。 第6章 半导体存储器 2Intel2164A动态动态RAM芯片芯片 Intel 2164A芯片的存储容量为64K1位，采用单管动态基本存储电路，每个单元只有一位数据，其内部结构如图6.10所示。2164A芯片的存储体本应构成一个256256的存储矩阵，为提高工作速度(需减少行列线上的分布电容)，将存储矩阵分为4个128128矩阵，每个128128矩阵配有128个读出放大器，各有一套I/O控制(读/写控制)电路。 第6章 半导体存储器 图6.10 Intel 2164A内部结构示意图 第6章 半导体存储器 64K容量本需16位地址，但芯片引脚(见图6.11)只有8根地址线，A0

22、A7需分时复用。在行地址选通信号RAS控制下先将8位行地址送入行地址锁存器，锁存器提供8位行地址RA7RA0，译码后产生两组行选择线，每组128根。然后在列地址选通信号CAS控制下将8位列地址送入列地址锁存器，锁存器提供8位列地址CA7CA0，译码后产生两组列选择线，每组128根。行地址RA7与列地址CA7选择4个128128矩阵之一。因此，16位地址是分成两次送入芯片的，对于某一地址码，只有一个128128矩阵和它的I/O控制电路被选中。A0A7这8根地址线还用于在刷新时提供行地址，因为刷新是一行一行进行的。 第6章 半导体存储器 图6.11 Intel 2164A引脚与逻辑符号(a) 引脚；(b) 逻辑符号 第6章 半导体存储器 2164A的读/写操作由WE信号来控制，读操作时，WE为高电平，选中单元的内容经三态输出缓冲器从DOUT引脚输出；写操作时，WE为低电平，DIN引脚上的信息经数据输入缓冲器写入选中单元。2164A没有片选信号，实际上用行地址和列地址选通信号RAS和CAS作为片选信号，可见，片选信号已分解为行选信号与列选信号两部分。 结束语结束语谢谢大家聆听！谢谢大家聆听！45