通信集成电路设计第02章B优秀课件

上传人:鲁** 文档编号:592855584 上传时间:2024-09-23 格式:PPT 页数:19 大小:131KB
返回 下载 相关 举报
通信集成电路设计第02章B优秀课件_第1页
第1页 / 共19页
通信集成电路设计第02章B优秀课件_第2页
第2页 / 共19页
通信集成电路设计第02章B优秀课件_第3页
第3页 / 共19页
通信集成电路设计第02章B优秀课件_第4页
第4页 / 共19页
通信集成电路设计第02章B优秀课件_第5页
第5页 / 共19页
点击查看更多>>
资源描述

《通信集成电路设计第02章B优秀课件》由会员分享,可在线阅读,更多相关《通信集成电路设计第02章B优秀课件(19页珍藏版)》请在金锄头文库上搜索。

1、2.4 多级时分交换网络多级时分交换网络2.4.12.4.1T-S-T型时分交换网络型时分交换网络一、读一、读写方式的写方式的T-S-T网络网络T-S-T交交换换网网络络是是由由输输入入级级T接接线线器器(TA)和和输输出出级级T接接线线器器(TB),中中间间接接有有S型时分接线器组成。型时分接线器组成。1奇偶关系奇偶关系2相差半帧的关系相差半帧的关系反相法反相法二、写二、写读方式的读方式的T-S-T交换网络交换网络三、三、T-S-T交换网络的分析交换网络的分析1输入级输入级T接线器和输出级接线器和输出级T接线器接线器的安排的安排从原理上讲,输入从原理上讲,输入T级和输出级和输出T级采用级采用

2、何种控制方式都是可以的,但是从控制的何种控制方式都是可以的,但是从控制的方便,以及维护管理的角度出发,还是有方便,以及维护管理的角度出发,还是有讨论的必要。讨论的必要。2控制存储器的合用控制存储器的合用由由于于输输入入T级级和和输输出出T级级采采用用了了不不同同的的控制方式,故它们的存储器可以合用。控制方式,故它们的存储器可以合用。(1 1)读)读)读)读写方式的合用写方式的合用写方式的合用写方式的合用从从图图2.15可可以以看看出出,CMA0和和CMB0两两个个控控制制存存储储器器,一一个个是是在在2#单单元元里里存存24#地地址址,一一个个是是在在130#单单元元里里存存24#地地址址,这

3、这说说明明两两者者合合用用后后,只只要要在在相相差差半半帧帧(或或相相差差一一个个时时隙隙)的的单单元元地地址址里里写写入入同同样样的的话话音音在在SM的存放地址就可以了。的存放地址就可以了。(2 2)写)写)写)写读方式的合用读方式的合用读方式的合用读方式的合用从从图图2.16可可以以看看出出,CMA0和和CMB0占占用用的的单单元元地地址址是是相相同同的的,都都是是24#单单元元,只只是是单单元元里里存存放放的的话话音音存存储储器器的的地地址址相相差差半半帧。帧。如何实现这个电路?如何实现这个电路?所需资源计算1、RAM的用量(个数、规格)的用量(个数、规格) 单口单口RAM的计算的计算

4、4*16个个256*8的单口的单口RAM用于话音存储用于话音存储 16个个256*8的双口的双口RAM用于控制存储,控制用于控制存储,控制T型接线器型接线器 一个一个4*16X256的双口的双口RAM用于控制存储,控制用于控制存储,控制S型接线器型接线器2、串并转换电路、串并转换电路128个个3、并串转换电路、并串转换电路128个个4、合路器、合路器16个个5、分路器、分路器128个,可以与并串转换电路合并使用个,可以与并串转换电路合并使用6、时钟电路可以采用一套,输入和输出共用、时钟电路可以采用一套,输入和输出共用7、CPU接口电路一个接口电路一个 CPU接口通常微处理器接口有Motorol

5、a和Intel两种,微处理器可以通过此接口访问和配置内部寄存器。使用了A7:0,共3位地址线, MBEB为高是intel模式,否则为motorola模式。ALE 信号在复用模式下使用。Intel 接口下微处理器的读时序 有效地址A7:0ALECSB+RDBD7:0 有效数据t4t5t2t6t7t8t1t3t9Intel 接口下微处理器的写时序 有效地址 有效数据A7:0ALECSB+WRBD7:0t1t2t5t4t7t6t10t9t8t3Motorola 接口下微处理器的读时序 有效地址 有效数据A7:0ALERWBCSB & ED7:0t1t2t3t11t9t8t6t7t10t5Motoro

6、la接口下微处理器的写时序 有效地址 有效数据A7:0RWBALECSB&ED7:0t6t12t11t1t2t8t 9t10t7t4t3t5分析:CPU中间电路寄存器0寄存器1寄存器N中间电路1、intel和和motorola接口统一接口统一2、如何对多个寄存器进行写、如何对多个寄存器进行写3、如何对多个寄存器进行读、如何对多个寄存器进行读电路的结构图地址锁存A7-A0ale地址译码Reg0Reg1Reg6Reg7DresetwrD_outReg_oresetrdaddr0addr1addr6addr72.4.22.4.2S-T-S型时分交换网络型时分交换网络S-T-S三三级级时时分分交交换换

7、网网络络是是由由输输入入S级级、中间中间T级和输出级和输出S级组成,如图级组成,如图2.19所示。所示。2.4.32.4.3 其其他他形形式式的的多多级级时时分分交交换网络换网络一、一、T-S-S-T 网络网络日日本本NEC公公司司生生产产的的NEAX-61是是典典型型的的T-S-S-T时分交换网络结构。时分交换网络结构。二、二、S-S-T-S-S网络网络S-S-T-S-S是是 意意 大大 利利 Telettra公公 司司 的的DTN-1数数字字交交换换机机的的交交换换网网络络所所采采用用的的结结构构,这这种种网网络络是是在在两两侧侧各各配配备备两两级级S型型接接线线器,中间为一级器,中间为一

8、级T型接线器。型接线器。*2.5 阻塞的概念与计算阻塞的概念与计算2.5.12.5.1阻塞的概念阻塞的概念所所谓谓阻阻塞塞是是指指主主叫叫向向被被叫叫发发出出呼呼叫叫时时,被被叫叫虽虽然然空空闲闲,但但由由于于网网络络内内部部链链路路不不通通,而使呼叫损失的情况。而使呼叫损失的情况。2.5.22.5.2阻塞概率的计算阻塞概率的计算以以图图2.15的的T-S-T网网络络为为例例,这这是是一一个个具具有有16条条输输入入母母线线,16条条输输出出母母线线,每每条条母线上有母线上有256时隙的交换网络。时隙的交换网络。为为了了降降低低阻阻塞塞概概率率,就就需需要要增增加加级级间间的链路数即内部时隙数。的链路数即内部时隙数。这这样样低低的的阻阻塞塞概概率率可可以以近近似似地地看看作作为为零,即交换网络可认为是无阻塞网络。零,即交换网络可认为是无阻塞网络。

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 办公文档 > 工作计划

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号