《Array基板Processflow文档资料》由会员分享，可在线阅读，更多相关《Array基板Processflow文档资料（14页珍藏版）》请在金锄头文库上搜索。
1、Array基板Process flow1AFFS LTPS 12PEPAFFS LTPS 12PEP LSGEILDSDM3P+PVITO 2ITO 1PolyPLNCDFrom：LTPS training 20140425 8th2PEP1 （LS）NMOSPMOS Pada-Si沉膜前清洗，去除Particle LS (遮光层)：材料可为a-Si，metal等吸遮光材料。防止Poly受到强光照射产生光生载流子，导致器件漏电流增大。LS作用：遮蔽背光，减少其对半导体电性的影响。LTPS采取TopGate设计（顶栅结构，TN产品为BottomGate，顶栅结构）LTPS受背光源影响，会产生光电
2、漏电，影响Device性能3PEP2(poly)NMOSPMOS Pada-SiPolyPoly3Layer的作用：缓冲层，防止玻璃基板中的杂质在热制程中扩散到LTPS中，降低漏电流。 （SiNx隔绝离子的能力较强与玻璃接触的应力较小，SiOx与多晶硅界面润湿角比较好，故采用SiNx/SiOx的堆叠方式). ELA：Excimer Laser Annealing 即准分子激光退火，指通过准分子激光对a-Si进行照射，实现a-Si薄膜向多晶硅薄膜（Poly-Si）的转变SiO2SiNx4PEP3(NCD)NMOSPMOS Pada-SiPolyNCDPolyNCD:N Channel dopin
3、g，调整TFT Vth阈值电压。所用气体为BF3. Ash目的: 由于implant导致PR表面发生碳化，膜质变的致密难剥离。通过对PR表面轰击&蚀刻将硬化膜Ash。利于PR剥离。5PEP4(NP)NMOSPMOS Pada-SiPolyPRN+ dopingPolyN+ Doping：高浓度P离子注入，控制形成NMOS源漏极区，所用气体为PH3. NMOS(N-Mental-Oxide-Semiconductor)意思为N型金属-氧化物-半导体，拥有这种结构的晶体管我们称之为NMOS晶体管。 PMOS即为P型，CMOS为同时存在NMOS与PMOS的晶体管6PEP5(GE)NMOSPMOS P
4、ada-SiPolyGEPRGIN+N+N-N-N- dopingP+PolyP+GI： SiOx/SiNx （连接&隔绝）：SiNx具有高的击穿电压可做为栅极绝缘层，但其与多晶硅界面存在过多的缺陷，故采用SiOx与SiNx堆叠的方式，同时SiOx与多晶硅表面的晶界匹配、应力匹配及具有良好的台阶覆盖性特优点。7PEP6(PP)PolyNMOSPMOS Pada-SiP+PRP+P+ dopingPRPolyPolyGIP+ Doping: 高浓度B离子注入。控制形成PMOS源漏极区域。使用BF3气体8PEP7(ILD)NMOSPMOS Pada-SiPolyGEGIN+ILDN-N+N-RTA
5、：活化（修复受损晶格，让杂质进行活性位置）&氢化（多晶硅晶粒间存在粒界态，多晶硅与氧化层间存在界面态，影响晶体管电性。氢化处理以氢原子填补多晶硅原子的未結合鍵或未飽和鍵，粒界态，氧化层缺陷，以及界面态，来减少不稳态数目，提升电特性：迁移率，阈值电压均匀性等9PEP8(SD)NMOSPMOS Pada-SiPolyGEGIN+ILDN-N+SDSDN-DHF CLN：除去poly表面的氧化层，降低M2 poly接触阻抗。Anneal：热退火，形成Mo/Si固溶体，发生欧姆接触，提高电子迁移率。 10PEP9(PLN)PLNMOSPMOS Pada-SiPolyGIN+ILDN-N+SDSDN-G
6、EPLN：平坦层目的：1. 平坦化，使配向更均匀；2. 减小couple电容，降低data line loading11PEP10(BITO)PLNMOSPMOS Pada-SiPolyGIN+ILDN-N+SDSDN-GEM3Anneal目的：提高ITO膜层的稳定性，ITO晶化，增加导电率。低温成膜，多数是低价的铟锡氧化物，在高温环境下会继续与氧发生反应，形成高价的氧化物。为了让膜质稳定，要进行热处理。12PEP11(PV)PLNMOSPMOS a-SiPolyGIILDN-SDSDN-GEM3N+N+Pad PV：Passivation,钝化层，隔绝ITO1与ITO213PEP12(TITO)PLNMOSPMOS a-SiPolyGIILDN-SDSDN-GEM3N+N+14
