《习题课3章》由会员分享，可在线阅读，更多相关《习题课3章（33页珍藏版）》请在金锄头文库上搜索。
1、习题课习题课3 3章章1.设有一个具有有一个具有20位地址和位地址和32位字位字长的存的存储器器,问：(1)该存存储器能存器能存储多少字多少字节的信息？的信息？(2)如果存如果存储器由器由512K8位位SRAM芯片芯片组成，需要成，需要多少片？多少片？(3)需要多少位需要多少位 地址做芯片地址做芯片选择21.设有一个具有有一个具有20位地址和位地址和32位字位字长的存的存储器器,问：(1)该存存储器能存器能存储多少字多少字节的信息？的信息？(2)如果存如果存储器由器由512K8位位SRAM芯片芯片组成，需要成，需要多少片？多少片？(3)需要多少位需要多少位 地址做芯片地址做芯片选择 1位地址作
2、芯片位地址作芯片选择32.已知某已知某64位机主存采用半位机主存采用半导体存体存储器，其地址器，其地址码为26位，若使用位，若使用4M8位的位的DRAM芯片芯片组成成该机所允机所允许的的最大主存空最大主存空间，并，并选用内存条用内存条结构形式，构形式，问：(1)若每个内存条若每个内存条为16M 64位，共需几个内存条？位，共需几个内存条？(2)每个内存条内共有多少每个内存条内共有多少DRAM芯片？芯片？ (3)主存共需多少主存共需多少DRAM芯片，芯片，CPU如何如何选择各内存条。各内存条。42.已知某已知某64位机主存采用半位机主存采用半导体存体存储器，其地址器，其地址码为26位，若使用位，
3、若使用4M8位的位的DRAM芯片芯片组成成该机所允机所允许的的最大主存空最大主存空间，并，并选用内存条用内存条结构形式，构形式，问：(1)若每个内存条若每个内存条为16M 64位，共需几个内存条？位，共需几个内存条？(2)每个内存条内共有多少每个内存条内共有多少DRAM芯片？芯片？ 每个模每个模块要要32个个DRAM芯片芯片(3)主存共需多少主存共需多少DRAM芯片，芯片，CPU如何如何选择各内存条。各内存条。 4*32 = 128块 由高位地址由高位地址选模模块53.用16K8位的位的DRAM芯片构成芯片构成64K32位存位存储器，要求：器，要求：（1）画出）画出该存存储器的器的组成成逻辑框
4、框图。63.用16K8位的位的DRAM芯片构成芯片构成64K32位存位存储器，要求：器，要求：（1）画出）画出该存存储器的器的组成成逻辑框框图。72：4译码器译码器A14A15CS3CS2CS0CS1D0D7A13A08（2）该存存储器器读/写周期写周期为0.5s，CPU在在1s内至少要内至少要访问一次，一次，试问采用哪种刷新方式比采用哪种刷新方式比较合理？两次刷新的合理？两次刷新的最大最大时间间隔是多少？隔是多少？对全部存全部存储单元刷新一遍所需要元刷新一遍所需要的的实际刷新刷新时间是多少？是多少？ 9（2）该存存储器器读/写周期写周期为0.5s，CPU在在1s内至少要内至少要访问一次，一次
5、，试问采用哪种刷新方式比采用哪种刷新方式比较合理？两次刷新的合理？两次刷新的最大最大时间间隔是多少？隔是多少？对全部存全部存储单元刷新一遍所需要元刷新一遍所需要的的实际刷新刷新时间是多少？是多少？ 整个存储器的平均读整个存储器的平均读/写周期为写周期为0.5s，芯片为，芯片为16K8位位 则16K=128128集中式刷新集中式刷新时间：128 0.5s=64s “死死”时间过长分散式刷新分散式刷新: 0.5s+0.5s=1s 则CPU在在1s只能只能访问一次一次所以采用异步刷新所以采用异步刷新 设最大刷新最大刷新间隔不超隔不超过2ms,则两次刷新的最大两次刷新的最大时间间隔隔= 2ms/128
6、=15.6s，每行的刷新每行的刷新时间= 0.5s实际刷新刷新时间= 128 0.5s=64s 10读读/写时间写时间刷新时间刷新时间12345刷刷新新周周期期两次刷新的两次刷新的最大时间间最大时间间隔隔114.有一个有一个1024K32位的存位的存储器，由器，由128K8位的位的DRAM芯片构成。芯片构成。问：（1）一共需要多少芯片）一共需要多少芯片 1024K32/128K8 =32片片（2）画出）画出组成框成框图（3）采用异步刷新方式，如）采用异步刷新方式，如单元刷新元刷新间隔不隔不超超过8ms，则刷新信号周期是多少？刷新信号周期是多少？ 8ms/512=15.625s1213145.要
7、求用要求用256K16位位SRAM芯片芯片设计1024K32位的存位的存储器。器。SRAM芯片有两个芯片有两个控制端：当控制端：当CS有效有效时，该片片选中。当中。当W/R=1时执行行读操作，操作， W/R=0时执行行读操操作。作。155.要求用要求用256K16位位SRAM芯片芯片设计1024K32位的存位的存储器。器。SRAM芯片有两个芯片有两个控制端：当控制端：当CS有效有效时，该片片选中。当中。当W/R=1时执行行读操作，操作， W/R=0时执行行读操操作。作。解：解： 1024K32/256K16 =8片片 共需要共需要8片芯片片芯片 数据数据线分高分高16位、第位、第16位位 地址
8、地址线A0A17传送地址传送地址 A18A19进行进行2:4译码作为片选信号译码作为片选信号16176.用用32K8位的位的E2PROM芯片芯片组成成128K16位位的只的只读存存储器，器，试问（1）数据寄存器多少位？）数据寄存器多少位？ （2）地址寄存器多少位？）地址寄存器多少位？ （3）共需多少）共需多少E2PROM芯片？芯片？ （4）画出此存）画出此存储器的框器的框图。186.用用32K8位的位的E2PROM芯片芯片组成成128K16位位的只的只读存存储器，器，试问（1）数据寄存器多少位？）数据寄存器多少位？ 系统系统16位数据，所以数据寄存器位数据，所以数据寄存器16位位（2）地址寄存
9、器多少位？）地址寄存器多少位？ 系统地址系统地址128K217，所以地址寄存器，所以地址寄存器17位位（3）共需多少）共需多少E2PROM芯片？芯片？ 128K16/32K8=8 共需要共需要8片片（4）画出此存）画出此存储器的框器的框图。19CPU地址地址寄存器寄存器数据数据寄存器寄存器32K*832K*832K*832K*832K*832K*832K*832K*8CS3CS2CS1CS02:4译码器译码器CS0CS3A16A15207.某机器中，已知配有一个地址空间为某机器中，已知配有一个地址空间为0000H-3FFFH的的ROM区域，现在再用一个区域，现在再用一个RAM芯片（芯片（ 8K
10、8）形成）形成40K16位的位的ROM区域，区域， 起始地址位起始地址位6000H。假。假设RAM芯片芯片有有CS和和WE信号控制端。信号控制端。CPU的地址的地址总线为A15-A0,数据数据总线为A15-A0,控制信号控制信号为R/W，MREQ（访存）。要求：存）。要求：（1）画出地址）画出地址译码方案。方案。（2）将）将ROM和和RAM同同CPU相相连。21228.设存存储器容量器容量为64M，字，字长为64位，模位，模块数数m=8，分，分别用用顺序和交叉方式序和交叉方式进行行组织。存。存储周期周期T=100ns，数据数据总线宽度度为64位，位，总线传送周期送周期=50ns。求。求顺序序存
11、存储器和交叉存器和交叉存储器的器的贷款各是多少？款各是多少？238.设存存储器容量器容量为64M，字，字长为64位，模位，模块数数m=8，分，分别用用顺序和交叉方式序和交叉方式进行行组织。存。存储周期周期T=100ns，数据数据总线宽度度为64位，位，总线传送周期送周期=50ns。求。求顺序序存存储器和交叉存器和交叉存储器的器的贷款各是多少？款各是多少？解：解：顺序存序存储器和交叉存器和交叉存储器器连续读出出m = 8个字的信个字的信息息总量都是：量都是： q = 64位位*8 = 512位位顺序存序存储器和交叉存器和交叉存储器器连续读出出8个字所需的个字所需的时间分分别是：是： t1 = m
12、T = 8*100ns = 8*10-7s 顺序存序存储器和交叉存器和交叉存储器的器的带宽分分别是：是：249 .CPU执行一段行一段时间时，cache完成存取的次数完成存取的次数为2420次，主存完成存取的次数次，主存完成存取的次数为80次，已知次，已知cache存存储周期周期为40ns，主存存，主存存储周期周期为240ns，求求cache/主存系主存系统的效率和平均的效率和平均访问时间。 259 .CPU执行一段行一段时间时，cache完成存取的次数完成存取的次数为2420次，主存完成存取的次数次，主存完成存取的次数为80次，已知次，已知cache存存储周期周期为40ns，主存存，主存存储
13、周期周期为240ns，求求cache/主存系主存系统的效率和平均的效率和平均访问时间。解：解：cache的命中率的命中率 cache/主存系主存系统效率效率e为 平均平均访问时间Ta为 2610 已知已知cache存存储周期周期为40ns，主存存，主存存储周期周期为200ns，cache/主存系主存系统的平均的平均访问时间为50ns。求。求cache的命中率是多少？的命中率是多少？解：解：2710 已知已知cache存存储周期周期为40ns，主存存，主存存储周期周期为200ns，cache/主存系主存系统的平均的平均访问时间为50ns。求。求cache的命中率是多少？的命中率是多少？解：解：
14、h*tc+(1-h)*tm = ta2811 某机器采用四体交叉存某机器采用四体交叉存储器，今器，今执行一小段循行一小段循环程序，此程序放在存程序，此程序放在存储器的器的连续地址地址单元中。假元中。假设每条指令的每条指令的执行行时间相等而且不需要到存相等而且不需要到存储器存取器存取数据，数据，问在下面两种情况中在下面两种情况中(执行的指令数相等行的指令数相等)，程序运行的程序运行的时间是否相等？是否相等？（1）循）循环程序由程序由6条指令条指令组成，重复成，重复执行行80次次（2）循）循环程序由程序由8条指令条指令组成，重复成，重复执行行60次次2911 某机器采用四体交叉存某机器采用四体交叉
15、存储器，今器，今执行一小段循行一小段循环程序，此程序放在存程序，此程序放在存储器的器的连续地址地址单元中。假元中。假设每条指令的每条指令的执行行时间相等而且不需要到存相等而且不需要到存储器存取器存取数据，数据，问在下面两种情况中在下面两种情况中(执行的指令数相等行的指令数相等)，程序运行的程序运行的时间是否相等？是否相等？（1）循）循环程序由程序由6条指令条指令组成，重复成，重复执行行80次次（2）循）循环程序由程序由8条指令条指令组成，重复成，重复执行行60次次解：解：设取指周期取指周期为T，总线传送周期送周期为，指令，指令执行行时间为t0 (1)t = (T+5+6t0)*80 = 80T
16、+400+480 t0 (2)t = (T+7+8t0)*60 = 60T+420+480 t0 故不相等故不相等3012.从下列有关存储器的描述中，选择出正确从下列有关存储器的描述中，选择出正确的答案：的答案：A 多体交叉存储主要解决扩充容量问题多体交叉存储主要解决扩充容量问题B.访问存储器的请求是由访问存储器的请求是由CPU发出的。发出的。C.Cache与主存统一编址，即主存空间的某与主存统一编址，即主存空间的某一部分属于一部分属于cache。D.Cache的功能全由硬件实现。的功能全由硬件实现。3112.从下列有关存储器的描述中，选择出正确从下列有关存储器的描述中，选择出正确的答案：的答案：A 多体交叉存储主要解决扩充容量问题多体交叉存储主要解决扩充容量问题B.访问存储器的请求是由访问存储器的请求是由CPU发出的。发出的。C.Cache与主存统一编址，即主存空间的某与主存统一编址，即主存空间的某一部分属于一部分属于cache。D.Cache的功能全由硬件实现。的功能全由硬件实现。32
