《第六章-计数器2、任意进制计数器的构成1..PPT课件》由会员分享，可在线阅读，更多相关《第六章-计数器2、任意进制计数器的构成1..PPT课件（55页珍藏版）》请在金锄头文库上搜索。
1、数字电子技术基础数字电子技术基础阎石主编（第五版）阎石主编（第五版）信息科学与工程学院基础部信息科学与工程学院基础部0一同步二进制计数器（一同步二进制计数器（P278P278） 1同步二进制加法计数器同步二进制加法计数器6.3.2 计数器计数器示例芯片示例芯片* *中规模集成的中规模集成的4 4位同步二进制计数器位同步二进制计数器74161(74LS161):74161(74LS161):2、4位同步二进制减法计数器位同步二进制减法计数器（P284）3、4位同步二进制可逆计数器位同步二进制可逆计数器示例芯片示例芯片 a.单时钟方式单时钟方式74LS191b.双时钟方式双时钟方式74LS193【
2、 】内容内容回顾回顾1二、同步十进制计数器二、同步十进制计数器（P287）1、同步十进制加法计数器、同步十进制加法计数器示例芯片示例芯片* *中规模集成的中规模集成的4 4位同步二进制计数器位同步二进制计数器741674160 0(74LS16(74LS160 0):):2、同步十进制减法计数器（、同步十进制减法计数器（P292）【 】内容内容回顾回顾3、十进制可逆计数器、十进制可逆计数器74LS190：2【 】内容内容回顾回顾* *中规模集成的中规模集成的4 4位同步二进制计数器位同步二进制计数器74161(74LS161):74161(74LS161):其逻辑图形符号及功能表如图所示。其逻
3、辑图形符号及功能表如图所示。6.3.2 计数器计数器注：注：74161和和74LS161只是内部电路结构有些区别。只是内部电路结构有些区别。74LS163也是也是4位二进制加法计数器，但清零方式是同步位二进制加法计数器，但清零方式是同步清零清零EPETCLKD0D1D2D3CQ1Q2Q3Q074161CLKR DLD EPET输出端工作状态输出端工作状态0异步清零异步清零1011111111100预置数预置数 （同步同步）保持保持（包括包括C）保持保持（但但C0）计数计数(a)逻辑图形符号逻辑图形符号（b）功能表功能表四位同步计数器四位同步计数器74161（74LS161）的图形符号及功能表）
4、的图形符号及功能表RDLDLD R D3【 】内容内容回顾回顾*中规模集成同步十进制计数器中规模集成同步十进制计数器74160 (74LS160 ):74160 (74LS160 ) 逻辑符号和功能表如图所示。逻辑符号和功能表如图所示。注：注：74LS160为十进制计数器，故进位脉冲是在为十进制计数器，故进位脉冲是在1001时出现的，而时出现的，而161为十六进制，进位脉冲是在为十六进制，进位脉冲是在1111时出时出现的。现的。6.3.2 计数器计数器EPETCLKD0D1D2D3RDLDCQ1Q2Q3Q074160R DLD EP ET输出端工作状态输出端工作状态0清零清零(异步异步）101
5、1111111100预置数预置数(同步同步）保持保持（包括包括C）保持保持（但但C0）计数计数(a)逻辑图形符号逻辑图形符号（b）功能表功能表同步十进制加法计数器同步十进制加法计数器74160(74LS160)的图形符号及功能表的图形符号及功能表CLK4三、异步计数器三、异步计数器 在异步计数器中，有的触发器直接受在异步计数器中，有的触发器直接受输入计数脉冲控制，有的触发器则是把输入计数脉冲控制，有的触发器则是把其它触发器的输出信号作为自己的时钟其它触发器的输出信号作为自己的时钟脉冲，因此各个触发器状态变换的时间脉冲，因此各个触发器状态变换的时间先后不一，故被称为先后不一，故被称为“ 异步计数
6、器异步计数器 ”。5三三 、异步计数器、异步计数器1.异步二进制计数器异步二进制计数器6.3.2 计数器计数器原则：每原则：每1位从位从“1”变变“0”时，时，向高位发出进位，使高位翻转向高位发出进位，使高位翻转构成方法：触发器接成计数器形构成方法：触发器接成计数器形式，时钟式，时钟CLK加在最低位，高位加在最低位，高位脉冲接在低位的脉冲接在低位的Q 端。在末位端。在末位+1时，从低位到高位逐位进位方式时，从低位到高位逐位进位方式工作。工作。.异步二进制加法计数器异步二进制加法计数器6右图是由右图是由JK触发器触发器构成的异构成的异步步3位二进位二进制加法计制加法计数器。数器。波形如图波形如图
7、所示所示6.3.2 计数器7异步二进制减法计数器异步二进制减法计数器6.3.2 计数器计数器构成方法：触发器接成计数器构成方法：触发器接成计数器形式，时钟形式，时钟CLK加在最低位，加在最低位，高位脉冲接在低位的高位脉冲接在低位的Q 端。在端。在末位末位-1时，从低位到高位逐位借时，从低位到高位逐位借位方式工作。位方式工作。原则：每原则：每1位从位从“0”变变“1”时，向高位发出借位，使高位时，向高位发出借位，使高位翻转翻转8右图是由右图是由JK触发器构成的触发器构成的异步异步3位二进位二进制减法计数器。制减法计数器。波形如图所示波形如图所示6.3.2 计数器计数器92. 异步十进制（加法）计
8、数器异步十进制（加法）计数器6.3.2 计数器计数器原理：在原理：在4位二进制异步位二进制异步加法计数器上修改而成，加法计数器上修改而成，要跳过要跳过1010 1111这六个这六个状态状态10由由JK触发器构成的异步十进制计数器触发器构成的异步十进制计数器,其逻辑电路如图其逻辑电路如图所示，其状态表及时序图与同步十进制计数器相同。所示，其状态表及时序图与同步十进制计数器相同。6.3.2 计数器计数器11*二五十进制异步计数器二五十进制异步计数器74LS290:其逻辑图如图所示其逻辑图如图所示6.3.2 计数器示例芯片（示例芯片（P298）12CLK0为计数输入端，为计数输入端，Q0为输出：二进
9、制计数器；为输出：二进制计数器；CLK1为输入端，为输入端，Q1、Q2、Q3为输出：五进制计数器；为输出：五进制计数器；CLK0为计数输入端，为计数输入端， CLK1与与Q0相连相连，Q0、Q1、Q2、Q3为输出：十进制计数器。为输出：十进制计数器。R01、R02：异步置异步置0(0000)输入端输入端S91、 S92：异步置异步置9(1001)输入端输入端13其逻辑符号及功能表如图所示其逻辑符号及功能表如图所示6.3.2 计数器R01R02CLK0S91S92Q1Q2Q3Q074LS290R01R02S91S921100Q3Q2Q1Q000000011置零置零说明说明置九置九000000二进
10、制计数器二进制计数器从从Q0输出输出五进制计数器五进制计数器从从Q3Q2Q1输出输出与与Qo相接相接十进制计数器十进制计数器从从Q3Q2Q1Q0输出输出异步计数器异步计数器74LS29074LS290的逻辑符号和功能表的逻辑符号和功能表（a） 逻辑符号逻辑符号（b）功能表功能表CLK1CLK0CLK114常用TTL计数器 15四、任意进制计数器的构成方法四、任意进制计数器的构成方法 若已有若已有N进制计数器（如进制计数器（如74LS161)，现在要实现，现在要实现M进制计数器进制计数器6.3.2 计数器计数器N进制进制M进制进制 任意进制计数器任意进制计数器只能用已有的计数器芯片只能用已有的计
11、数器芯片通过通过外电路的不同连接方式实现外电路的不同连接方式实现，即用组合电路产生，即用组合电路产生复位、置位信号得到任意进制计数器。复位、置位信号得到任意进制计数器。161. MN的情况的情况35（2 2）当）当M为素数时，不能分解为为素数时，不能分解为M1和和M2，采用整体清，采用整体清0/0/整体置数方式。整体置数方式。 首先将两片首先将两片N进制计数器按串行进位方式或并行进进制计数器按串行进位方式或并行进位方式联成位方式联成NN M 进制计数器，再按照进制计数器，再按照MN的置零的置零法和置数法构成法和置数法构成M进制计数器。进制计数器。此方法适合任何此方法适合任何M进制进制（可分解和
12、不可分解）计数器的构成。（可分解和不可分解）计数器的构成。36【例例】用用7416074160实现实现100100进制计数器。进制计数器。(1) 并行进位，并行进位，M=100=10*10。CLK计数输入计数输入进位输出进位输出111C1 2 3 4 5 61112 131415 16177 89 10Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D337【例例】用用7416074160实现实现100100进制计数器。进制计数器。(2) 串行进位，串行进位，M=100=10*10。CLK计数输入计数输入？思考：思
13、考：为什么进位端要加一个反相器？为什么进位端要加一个反相器？不加会有什么结果？不加会有什么结果？111Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3138CLK1 2 3 4 5 61112 131415 16177 89 101819 2021C为什么进位端要加一个反相器？不加会有什么结果？为什么进位端要加一个反相器？不加会有什么结果？39【例例】用用7416074160实现实现2424进制计数器。进制计数器。整体置零法整体置零法进位输进位输出出COM=24，在，在SM=S24=0010 0100处反馈清零
14、。处反馈清零。CLK计数输入计数输入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D31140CLKCO1 2 3 4 5 61819 202122 232441【例例】用用7416074160实现实现2424进制计数器。进制计数器。整体置数法整体置数法进位输进位输出出COCLK计数输入计数输入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D311 i=0, M=24，在，在Si+M-1=S23=0010 0011处反馈置零。处
15、反馈置零。42【例例】用用7416074160实现实现2424进制计数器。进制计数器。整体置数法整体置数法进位输进位输出出COCLK计数输入计数输入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D311 i=2, M=24，在，在Si+M-1=S25=0010 0101处反馈置零。处反馈置零。143【例例】用用7416074160实现实现6363进制计数器。进制计数器。整体置零法整体置零法进位输出进位输出M=63，在，在SM=S63=0110 0011处反馈清零。处反馈清零。CLK计数输入计数输入1Q0Q1Q2
16、Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D31144【例例】用用7416074160实现实现6363进制计数器。进制计数器。整体置数法整体置数法进位输出进位输出CLK计数输入计数输入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D311 i=0, M=63，在，在Si+M-1=S62=0110 0010处反馈置零。处反馈置零。45【例例】用用7416074160实现实现6363进制计数器。进制计数器。整体置数法整体置数法进位输出进位输出
17、CLK计数输入计数输入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D311 i=6, M=63，在，在Si+M-1=S68=0110 1000处反馈置零。处反馈置零。146【例例】试利用置零法和置数法由两片试利用置零法和置数法由两片74LS161构成构成53进进制加法计数器。制加法计数器。解：用整体法先将两片解：用整体法先将两片74LS161构成构成256进制（进制（1616进制），该进制），该256进制计数器实际为二进制计数器进制计数器实际为二进制计数器(28),6.3.2 计数器计数器注意！注意！故若由故
18、若由74LS161构成构成53进制计数器进制计数器，先要将先要将53化成二进制数码，化成二进制数码，再根据整体置数法或整体置零法实现再根据整体置数法或整体置零法实现53进制。进制。47253 余余 1 K0262 余余 0 K1132 余余 1 K262 余余 0 K332 余余 1 K41转换过程：转换过程：(53)D=( )B例：例：11 0101商为商为02 余余 1 K4048【例例】试利用置零法和置数法由两片试利用置零法和置数法由两片74LS161构构成成53进制加法计数器。进制加法计数器。解：若由解：若由74LS161构成构成53进制计数器，其构成的进制计数器，其构成的256进进制
19、实际为二进制计数器制实际为二进制计数器(28),故先要将故先要将53化成二进制数码化成二进制数码6.3.2 计数器计数器（53)D（110101)B（0011 0101)B（1）整体置零法实现）整体置零法实现53进制。（进制。（M=53）49利用整体置零法由利用整体置零法由74LS161构成构成53进制加法计数器如图进制加法计数器如图所示。所示。实现从实现从0000 00000000 0000到到0011 01000011 0100的的5353进制计数器进制计数器十进制数十进制数5353对应的二进制数为对应的二进制数为0011 0101 0011 0101 1 0 1 01 1 0 050【例
20、例】试利用置零法和置数法由两片试利用置零法和置数法由两片74LS161构构成成53进制加法计数器。进制加法计数器。解：若由解：若由74LS161构成构成53进制计数器，其构成的进制计数器，其构成的256进进制实际为二进制计数器制实际为二进制计数器(28),故先要将故先要将53化成二进制数码化成二进制数码6.3.2 计数器计数器（53)D（110101)B（0011 0101)B（2）整体置数法实现）整体置数法实现53进制。进制。(M=53)51利用整体置数法由利用整体置数法由74LS161构成构成53进制加法计数器如图进制加法计数器如图所示。所示。EPETCLKD0D1D2D3RDLDCQ1Q
21、2Q3Q074LS161EPETCLKD0D1D2D3RDLDCQ1Q2Q3Q074LS1611CLK计数脉冲计数脉冲1由由74LS161构成的构成的5353进制加法计数器进制加法计数器实现从实现从0000 00000000 0000到到0011 01000011 0100的的5353进制计数器进制计数器十进制数十进制数5353对应的二进制数为对应的二进制数为0011 0101 0011 0101 0 0 1 01 1 0 052【例例】试利用置零法和置数法由两片试利用置零法和置数法由两片74LS161构构成成53进制加法计数器。进制加法计数器。解：若由解：若由74LS161构成构成53进制计
22、数器，其构成的进制计数器，其构成的256进进制实际为二进制计数器制实际为二进制计数器(28),故先要将故先要将53化成二进制数码化成二进制数码6.3.2 计数器计数器（53)D（110101)B（0011 0101)B（2）整体置数法实现）整体置数法实现53进制。进制。(M=53)53利用整体置数法由利用整体置数法由74LS161构成构成53进制加法计数器如图进制加法计数器如图所示。所示。实现从实现从0000 00100000 0010到到0011 01100011 0110的的5353进制计数器进制计数器十进制数十进制数5454对应的二进制数为对应的二进制数为0011 0110 0011 0110 1 0 1 01 1 0 0EPETCLKD0D1D2D3RDLDCQ1Q2Q3Q074LS161EPETCLKD0D1D2D3RDLDCQ1Q2Q3Q074LS1611CLK计数脉冲计数脉冲1由由74LS161构成的构成的5353进制加法计数器进制加法计数器154
