《信息与通信CH1CH》由会员分享，可在线阅读，更多相关《信息与通信CH1CH（63页珍藏版）》请在金锄头文库上搜索。
1、VHDL 设计设计第一章第一章 概述概述1.1 EDA技术及其开展vEDA：Electronics Design AutomationvEDA技术：依靠高性能计算机，利用技术：依靠高性能计算机，利用EDA工具软件，在可编程器件中实现既工具软件，在可编程器件中实现既定的电路系统功能。定的电路系统功能。v当今的当今的EDA技术，更多的是指片上系技术，更多的是指片上系统统SOC，System On a Chip设计。设计。1.1 EDA技术及其开展vEDA技术的开展进程vCAD阶段20世纪7080年代vCAE阶段20世纪8090年代CAE：Computer Aided EngineeringvEDA
2、阶段20世纪90年代至今v高级语言描述、系统仿真、综合技术1.1 EDA技术及其开展EDA工具工具系统级设计系统级设计混合电路设计混合电路设计综合与仿真综合与仿真数字电路设计数字电路设计幅员设计幅员设计PCB设计设计PLD开发开发模拟电路设计模拟电路设计高速电路设计高速电路设计EDA技术的功能和范畴技术的功能和范畴1.1 EDA技术及其开展vEDA技术进入技术进入21世纪后，得到了更大世纪后，得到了更大的开展，突出表现在以下几个方面：的开展，突出表现在以下几个方面：v使电子设计成果以自主知识产权的方使电子设计成果以自主知识产权的方式得以明确表达和确认成为可能；式得以明确表达和确认成为可能；v在
3、仿真和设计两方面支持标准硬件描在仿真和设计两方面支持标准硬件描述语言的功能强大的述语言的功能强大的EDA软件不断推软件不断推出；出；v电子技术全方位纳入电子技术全方位纳入EDA领域；领域；v使得电子领域各学科的界限更加模糊，使得电子领域各学科的界限更加模糊，更加互为包容；更加互为包容；1.1 EDA技术及其开展更大规模的FPGA和CPLD器件的不断推出；基于EDA工具的ASIC设计标准单元已涵盖大规模电子系统及IP核模块；软硬件IP核在电子行业的产业领域、技术领域和设计应用领域得到进一步确认；SoC高效低本钱设计技术的成熟。SOCvSOPC时代已经到来时代已经到来vSOPC：System-On
4、-a-Programble-ChipvIP Core的不断丰富和完善奠定了的不断丰富和完善奠定了SOPC的的根底根底v先进的百万门级先进的百万门级FPGA开发工具是开发工具是SOPC的的主要平台主要平台v处理器处理器IP Core解决了解决了SOPC的最关键问题的最关键问题v嵌入式领域关注问题的差异嵌入式领域关注问题的差异v国外：芯片级嵌入国外：芯片级嵌入SOC、SOPC设计设计v国内：芯片在板级的嵌入传统的嵌入国内：芯片在板级的嵌入传统的嵌入式设计方法式设计方法v*引自引自“美国嵌入式采访活动纪要美国嵌入式采访活动纪要王莹王莹1.1 EDA技术及其开展1.1 EDA技术及其开展2003200
5、3年年7 7月月 Forbes Forbes 福布斯福布斯 报道报道uFPGAFPGA芯片叫板微处理器芯片叫板微处理器 - 如果没有微处理器如果没有微处理器, ,电脑会怎样电脑会怎样? ?答案令人惊讶答案令人惊讶- 它的处理速度比常规电脑更快它的处理速度比常规电脑更快, ,而且快出很多倍而且快出很多倍! !尽管尽管FPGAFPGA芯片的主频要低于奔腾处理器芯片的主频要低于奔腾处理器, ,但是由但是由于于FPGAFPGA芯片可并行处理多项任务芯片可并行处理多项任务, ,因此处理速度因此处理速度要比奔腾处理器或数字信号处理器快得多要比奔腾处理器或数字信号处理器快得多! !在通在通用计算方面，用计算
6、方面，FPGAFPGA仍然不敌仍然不敌IntelIntel的处理器。的处理器。美美国国赢赢通通系系统统公公司司Wincom Systems推推出出一一款款令令人人惊惊叹叹的的效效劳劳器器。这这款款专专为为网网站站运运行行而而设设计计的的效效劳劳器器尺尺寸寸仅仅有有DVD播播放放机机大大小小，工工作作能能力力却却相相当当于于,甚甚至至超超过过50台台戴戴尔尔、IBM或或SUN公公司司售售价价5000美美元元的的效效劳劳器器。赢赢通通公公司司的的这这款款效效劳劳器器并并未未采采用用目目前前电电脑脑中中不不可可或或缺缺的的微微处处理理器器，而而是是由由FPGA芯片驱动。芯片驱动。1.2 EDA技术的
7、实现目标，要素EDA技术最终实现目标：ASIC通过三种途径来完成EDAEDA技术技术ASICASIC设计设计FPGA/CPLDFPGA/CPLD可编程可编程ASICASIC 设计设计 门阵列MPGA；标准单元CBIC； 全定制；FCIC； ASIC设计SOPC/SOCSOPC/SOC混合混合ASICASIC设计设计ASIC原型验证系统原型验证系统DN9000K10 v低本钱加高速使得原型验证成为硬低本钱加高速使得原型验证成为硬/软件最理想的协同软件最理想的协同验证方法，而越来越多的验证方法，而越来越多的ASIC也选择使用多也选择使用多FPGA原原型开发板。型开发板。DiNI Group在在II
8、C-China 2021展出了其最展出了其最新的逻辑原型验证系统新的逻辑原型验证系统DN9000K10。采用采用 16 片片 Virtex-5 LX330 和和 1 片片 LX50T 实现高达实现高达 3200 万门级的万门级的 ASIC 验证任务；验证任务；28层层PCB板板 1.2 EDA技术的实现目标，要素HardCopy Stratix器件瞄准器件瞄准ASIC市场市场 v采用采用Altera HardCopy器件，客户就可以用同样的器件，客户就可以用同样的FPGA设计设计工具把工具把FPGA设计移植到设计移植到HardCopy器件。流片器件。流片NRE费用费用很小，设计完成后大约很小，
9、设计完成后大约18个月就可以得到成品器件。个月就可以得到成品器件。Altera的的3.0版版Quartus设计软件支持所有设计软件支持所有HardCopy器件，该软件器件，该软件是业界首款具有开发是业界首款具有开发FPGA和类和类ASIC低价位掩膜编程器件的低价位掩膜编程器件的设计流程。设计流程。1.2 EDA技术的实现目标，要素vv大规模可编程器件：大规模可编程器件：vvPLDFPGA/CPLD，PACvv硬件描述语言硬件描述语言HDL：vvVHDL，Verilog HDL，AHDLvv软件开发工具软件开发工具 vvMaxPlusII/QuartusII,ispEXPERT,Foundati
10、onvv实验开发系统实验开发系统EDA技术的构成要素技术的构成要素PLD：Programmable Logic DevicePAC：Programmable Analog CircuitHDL：Hardware Description Language1.3 硬件描述语言VHDLvVHDLvVerilog HDLvSystem VerilogvSystem CvAHDL Altera公司常见的常见的HDL：1.3 硬件描述语言VHDLvVHDL与与Verilog HDL作为电子作为电子设计主流硬件的描述语言；设计主流硬件的描述语言；vVHDL语言具有很强的电路描语言具有很强的电路描述和建模能力
11、；述和建模能力；vVHDL具有与具体硬件电路无具有与具体硬件电路无关和与设计平台无关的特性；关和与设计平台无关的特性；1.5 基于VHDL的自顶向下设计方法数字电子系统的数字电子系统的设计方法设计方法自底向上自底向上Bottom-Up自顶向下自顶向下Top-Down混合式设计法混合式设计法Inside-Out OR Mixed模块设计法模块设计法传统电子系统设计流程：自底向上的设计流程传统电子系统设计流程：自底向上的设计流程系统设计完成，或系统设计完成，或系统中的某一模块系统中的某一模块实际完成实际完成方案论证，与算法确定方案论证，与算法确定根据方案和系统指标选根据方案和系统指标选购硬件，并设
12、计电路板，购硬件，并设计电路板，即硬件系统实际即硬件系统实际软件设计与调试。软件设计与调试。SOFTWEAR DEBUGERRINGSOFTWEAR DEBUGERRING硬件系统测试与调试硬件系统测试与调试基于自顶向下的设计流程基于自顶向下的设计流程:1.5 基于VHDL的自顶向下设计方法1.6 EDA与传统设计方法的比较手工设计方法的缺点是：1)1)复复杂杂电电路路的的设设计计、调调试试十十分困难。分困难。2)2)如如果果某某一一过过程程存存在在错错误误，查找和修改十分不便。查找和修改十分不便。3)3)设设计计过过程程中中产产生生大大量量文文档档，不易管理。不易管理。4)4)对对于于集集成
13、成电电路路设设计计而而言言，设设计计实实现现过过程程与与具具体体生生产产工工艺艺直直接接相相关关，因因此此可可移移植植性性差。差。5)5)只只有有在在设设计计出出样样机机或或生生产产出芯片后才能进行实测。出芯片后才能进行实测。EDAEDA技术有很大不同：技术有很大不同：1)1)采用硬件描述语言为设计输入。采用硬件描述语言为设计输入。2)2)库库(Library)(Library)的引入。的引入。3)3)设计文档的管理。设计文档的管理。4)4)强大的系统建模、电路仿真功能。强大的系统建模、电路仿真功能。5)5)具有自主知识产权。具有自主知识产权。6)6)开开发发技技术术的的标标准准化化、标标准准
14、化化以以及及IPIP核的可重用性。核的可重用性。7)7)适适用用于于高高效效率率大大规规模模系系统统设设计计的的自顶向下设计方案。自顶向下设计方案。8)8)全全方方位位地地利利用用计计算算机机自自动动设设计计、仿真和测试技术。仿真和测试技术。9)9)对对设设计计者者的的硬硬件件知知识识和和硬硬件件经经验验要求低。要求低。10)10)高速性能好。高速性能好。11)11)纯硬件系统的高可靠性。纯硬件系统的高可靠性。FPGA ARM DSP vARM：是：是32位单片机，由于结构和计算速度的原位单片机，由于结构和计算速度的原因，目前适合做事务处理或者中低端应用，从中因，目前适合做事务处理或者中低端应
15、用，从中高级工控到简单语音高级工控到简单语音/图片不含视频处理图片不含视频处理 vDSP：它从：它从16位位32位，内部采用哈佛结构，特别位，内部采用哈佛结构，特别适合数据处理。其中适合数据处理。其中16位位DSp适合中高级工控到适合中高级工控到简单语音简单语音/图片不含视频处理；其中图片不含视频处理；其中32位位DSp适合复杂语音适合复杂语音/图片图片/视频处理视频处理 vFPGA：新型：新型FPGA可以用内部乘法器可以用内部乘法器/存放器存放器/内内存块构造软核，例如构造存块构造软核，例如构造ARM，那么可以实现，那么可以实现ARM的功能；假设构造成的功能；假设构造成DSP，那么可以实现，
16、那么可以实现DSP的功能。不过的功能。不过FPGA的功耗较大，一般情况的功耗较大，一般情况下构造下构造ARM/DSP不如专用不如专用ARM/DSP方便，但是方便，但是在高速信号处理时，可以采用并行结构，大大提在高速信号处理时，可以采用并行结构，大大提高处理速度，甚至可以超过目前最快的高处理速度，甚至可以超过目前最快的DSP。 1.6 EDA与传统设计方法的比较实现16阶8位FIR滤波器综合性能比照1.7 EDA的开展趋势 系统集成芯片成为IC设计的开展方向，这一开展趋势表现在如下几个方面： 超大规模集成电路的集成度和工艺水平不断提高，深亚微米(Deep-Submicron)工艺，如0.13m，
17、90nm已经走向成熟，在一个芯片上完成的系统级的集成已成为可能SOC。 半导体材料寄生效应对EDA工具提出更高的要求。 市场对电子产品提出了更高的要求，如必须降低电子系统的本钱，减小系统的体积等，从而对系统的集成度不断提出更高的要求。 高性能的EDA工具得到长足的开展，其自动化和智能化程度不断提高，为嵌入式系统设计提供了功能强大的开发环境。 计算机硬件平台性能大幅度提高，为复杂的SoC设计提供了物理根底。PLD/FPGA厂商概述厂商概述Altera FPGAsXILINX FPGAsActel公司的公司的ProASIC3/E 18号部位的功能电路分别为：1.SRAM & FIFO2.Versa
18、Tile3.Advanced I/O Standards4.Charge Pumps5.FlashROMFROM6.JTAGIEEE15327.Routing Structure8.PLL & CCC结构化ASIC 第二章第二章 EDA设计流程及其工具设计流程及其工具2.1 FPGACPLD设计流程原理图原理图/VHDL文本编辑文本编辑综合综合FPGA/CPLD适配适配FPGA/CPLD编程下载编程下载FPGA/CPLD器件和电路系统器件和电路系统时序与功能时序与功能门级仿真门级仿真1、功能仿真、功能仿真2、时序仿真、时序仿真逻辑综合器逻辑综合器结构综合器结构综合器1、isp方式下载方式下载
19、2、JTAG方式下载方式下载 3、针对、针对SRAM结构的配置结构的配置4、OTP器件编程器件编程 功能仿真功能仿真应用应用FPGA/CPLD的的EDA开发流程开发流程:2.1.1 设计输入原理图HDL文本编辑1. 1. 图形输入图形输入 图图形形输输入入 原理图输入原理图输入 状态图输入状态图输入 波形图输入波形图输入2.1.1 设计输入原理图HDL文本编辑2. HDL文本输入文本输入这这种种方方式式与与传传统统的的计计算算机机软软件件语语言言编编辑辑输输入入根根本本一一致致。就就是是将将使使用用了了某某种种硬硬件件描描述述语语言言HDL的的电电路路设设计计文文本本，如如VHDL或或Veri
20、log的源程序，进行编辑输入。的源程序，进行编辑输入。 应应用用HDL的的文文本本输输入入方方法法克克服服了了上上述述原原理理图图输输入入法法存存在在的的所所有有弊弊端端，为为EDA技技术术的的应用和开展翻开了一个广阔的天地。应用和开展翻开了一个广阔的天地。2.1.2 综合v从自然语言转换到VHDL语言算法表示，即自然语言综合；v从算法表示转换到存放器传输级(Register Transport Level，RTL)，即从行为域到结构域的综合，即行为综合；v从RTL级表示转换到逻辑门的表示，即逻辑综合；v从逻辑门表示转换到幅员表示，即幅员综合或结构综合。设计过程中的每一步都可称为一个综合环节。
21、设计过程中的每一步都可称为一个综合环节。2.1.2 综合C、ASM.程序程序CPUCPU指令指令/ /数据代码：数据代码：010010 100010 1100010010 100010 1100软件程序编译器软件程序编译器 COMPILERCOMPILERVHDL/VERILOG.程序程序 硬件描述语言硬件描述语言 综合器综合器 SYNTHESIZER SYNTHESIZER为为ASICASIC设计提供的设计提供的 电路网表文件电路网表文件(a) 软件语言设计目标流程软件语言设计目标流程(b) 硬件语言设计目标流程硬件语言设计目标流程编译器和综合功能比较编译器和综合功能比较2.1.2 综合VH
22、DL综合器运行流程综合器运行流程设计规则设计规则时间约束时间约束面积约束面积约束2.1.2 综合整整个个综综合合过过程程就就是是将将设设计计者者在在EDA平平台台上上编编辑辑输输入入的的HDL文文本本、原原理理图图或或状状态态图图形形描描述述，依依据据给给定定的的硬硬件件结结构构组组件件和和约约束束控控制制条条件件进进行行编编译译、优优化化、转转换换和和综综合合，最最终终获获得得门门级级电路甚至更底层的电路描述网表文件。电路甚至更底层的电路描述网表文件。综综合合器器工工作作前前，必必须须给给定定最最后后实实现现的的硬硬件件结结构构参参数数，它它的的功功能能就就是是将将软软件件描描述述与与给给定
23、定的的硬硬件件结结构构用用某某种种网网表表文文件件的的方方式式对对应应起起来来，成为相应互的映射关系。成为相应互的映射关系。2.1.3 适配适配器适配器也称也称结构综合器结构综合器，功能是将由综合器产生，功能是将由综合器产生的网表文件配置于指定的目标器件中，使之产生的网表文件配置于指定的目标器件中，使之产生最终的下载文件。适配所选定的目标器件必须属最终的下载文件。适配所选定的目标器件必须属于原综合器指定的目标器件系列。于原综合器指定的目标器件系列。逻辑综合通过后必须利用适配器将综合后网表文逻辑综合通过后必须利用适配器将综合后网表文件针对某一具体的目标器件进行件针对某一具体的目标器件进行逻辑映射
24、操作逻辑映射操作，其中包括底层器件配置、逻辑分割、逻辑优化、其中包括底层器件配置、逻辑分割、逻辑优化、逻辑布局布线操作。适配完成后可以利用适配所逻辑布局布线操作。适配完成后可以利用适配所产生的仿真文件作精确的时序仿真，同时产生可产生的仿真文件作精确的时序仿真，同时产生可用于编程的文件。用于编程的文件。2.1.4 时序仿真与功能仿真时序仿真功能仿真 是接近真实器件运行特性的仿真，仿真文件中己包含了器件硬件特性参数，因而，仿真精度高。 是直接对VHDL、原理图描述或其他描述形式的逻辑功能进行测试模拟，以了解其实现的功能是否满足原设计的要求的过程，仿真过程不涉及任何具体器件的硬件特性。2.1.5 编
25、程下载 通常，将对CPLD的下载称为编程Program，对FPGA中的SRAM进行直接下载的方式称为配置Configure，但对于反熔丝结构和Flash结构的FPGA的下载和对FPGA的专用配置ROM的下载仍称为编程。 FPGA与CPLD的区分和分类主要是根据其结构特点和工作原理。通常的分类方法是： 将以乘积项结构方式构成逻辑行为的器件称为CPLD，如Lattice的 ispLSI系 列 、 Xilinx的 XC9500系 列 、 Altera的MAX7000S系列和Lattice(原Vantis)的Mach系列等。 将以查表法结构方式构成逻辑行为的器件称为FPGA，如Xilinx的SPART
26、AN系列、Altera的FLEX10K或ACEX1K系列等。2.1.6 硬件测试 最后是将含有载入了设计的FPGA或CPLD的硬件系统进行统一测试，以便最终验证设计工程在目标系统上的实际工作情况，以排除错误，改进设计。Hardware Debuging2.2 ASIC及其设计流程 ASIC (Application Specific Integrated Circuits，专用集成电路，专用集成电路)是相对于是相对于通用集成电路而言的，通用集成电路而言的，ASIC主要指用于某一专门主要指用于某一专门用途的集成电路器件。用途的集成电路器件。ASIC分类大致可分为数字分类大致可分为数字ASIC、模
27、拟、模拟ASIC和数模混和数模混合合ASIC。2.2.1 ASIC设计方法按幅员结构及制造方法分，有半定制按幅员结构及制造方法分，有半定制(Semi-(Semi-custom)custom)和全定制和全定制(Full-custom)(Full-custom)两种实现方法。两种实现方法。 全定制方法全定制方法 是一种基是一种基于晶体管级的，手工设计于晶体管级的，手工设计幅员的制造方法。幅员的制造方法。 半定制法 是一种约束性设计方式，约束的目的是简化设计，缩短设计周期，降低设计本钱，提高设计正确率。ASIC设计方法设计方法全定制法全定制法半定制法半定制法门阵列法门阵列法标准单元法标准单元法可编程
28、逻辑器件法可编程逻辑器件法2.2.2 一般ASIC设计的流程系统规格说明系统规格说明系系 统统 划划 分分逻辑设计与综合逻辑设计与综合综合后仿真综合后仿真芯芯 片片 测测 试试版版 图图 设设 计计版版 图图 验验 证证参数提取与后仿真参数提取与后仿真制版、流片制版、流片Total Cost ($)VolumeUnit PriceUnit PriceNREBreak-EvenPointFPGAsASICsTypically 10kuFPGA vs. ASIC: Historical Volume Crossover PointVolumeUnit PriceNREBreak-EvenPoint
29、ASICsUnit PriceTypically 100ku 5MuTotal Cost ($)FPGA vs. ASIC: Historical Volume Crossover Point2.3 常用EDA工具EDA工具大致可以分为如下工具大致可以分为如下5个模块：个模块：2.3.1 设计输入编辑器设计输入编辑器2.3.2 HDL综合器综合器性能良好的性能良好的FPGA/CPLD设计的设计的HDL综合器有如下三种：综合器有如下三种： Synopsys公司的公司的FPGA Compiler、FPGA Express综合器。综合器。 Synplicity公司的公司的Synplify Pro综合
30、器。综合器。 Mentor子公司子公司Exemplar Logic的的LeonardoSpectrum综合器。综合器。综合器的使用也有两种模式：综合器的使用也有两种模式：图形模式和命令行模式图形模式和命令行模式Shell模式。模式。多样性，易用性，通用性多样性，易用性，通用性2.3 常用EDA工具2.3.3 仿真器仿真器 按处理的硬件描述语言类型分，按处理的硬件描述语言类型分，HDL仿真器可分为：仿真器可分为：(1) VHDL仿真器。仿真器。(2) Verilog仿真器。仿真器。(3) Mixed HDL仿仿真真器器(混混合合HDL仿仿真真器器，同同时时处处理理Verilog与与VHDL)。
31、(4) 其他其他HDL仿真器仿真器(针对其他针对其他HDL语言的仿真语言的仿真)。 按按仿仿真真的的电电路路描描述述级级别别的的不不同同，HDL仿仿真真器器可可以以单单独独或或综综合完成以下各仿真步骤：合完成以下各仿真步骤： (1) 系统级仿真。系统级仿真。 (2) 行为级仿真。行为级仿真。 (3) RTL级仿真。级仿真。 (4) 门级时序仿真。门级时序仿真。2.3 常用EDA工具2.3.4 适配器布局布线器适配器布局布线器适适配配器器的的任任务务是是完完成成目目标标系系统统在在器器件件上上的的布布局局布布线线。适适配配，即即结结构构综综合合通通常常都都由由可可编编程程逻逻辑辑器器件件的的厂厂
32、商商提提供供的的专专门门针针对对器器件件开开发发的的软软件件来来完完成成。这这些些软软件件可可以以单单独独或或嵌嵌入入在在厂厂商的针对自己产品的集成商的针对自己产品的集成EDA开发环境中存在。开发环境中存在。2.3.5 下载器编程器下载器编程器把把适适配配器器输输出出的的下下载载文文件件通通过过编编程程器器下下载载到到实实际际可可编编程程器器件中，实现硬件设计。件中，实现硬件设计。2.3 常用EDA工具1、ALTERA： MAX+PLUSII、QUARTUSII2、LATTICE： isp EXPERT SYSTEM、 isp Synario ispDesignExpert SYSTEM is
33、pCOMPILER、PAC-DESIGNER3、XILINX： FOUNDATION、ISE4、FPGA Compiler、FPGA Express、Synplify、 Leonardo Spectrum . EDA公司公司 ： CADENCE、EXEMPLAR、MENTOR GRAPHICS、OrCAD、SYNOPSYS、SYNPLICITY、VIEWLOGIC、.2.3 常用EDA工具2.4 MAX+plusII概述图形或图形或HDL编辑器编辑器MAX+plusII设计流程设计流程编译网表提取、数据库建立、逻辑综合、逻辑分割、适配延时网表提取、编程文件汇编编编 程程 器器设设 计计 输输
34、入入综合或综合或 编编 辑辑适适 配配 器器 件件下下 载载仿仿 真真2.4 MAX+plusII概述2.4 MAX+plusII概述2.4 MAX+plusII概述2.4 MAX+plusII概述IPIntellectual Property即知识产权即知识产权核或知识产权模块。核或知识产权模块。软软 IP固固 IP硬硬 IP2.5 IP核2.5 IP核v软软IP：由由HDLHDL写成的功能模块，常以写成的功能模块，常以HDLHDL源文件源文件形形式出现；式出现；开发周期短，设计投入少；灵活性大；开发周期短，设计投入少；灵活性大；需要修正；不可能完全优化需要修正；不可能完全优化v固固IP：是
35、完成了综合的功能块，有较大设计深度，是完成了综合的功能块，有较大设计深度，以以网表网表形式提交客户使用；形式提交客户使用；v硬硬IP：提供设计的最终阶段产品：提供设计的最终阶段产品：掩膜掩膜。大规模大规模FPGANios嵌入式嵌入式系统系统IP软核软核 Flash ROMFlash ROM固体硬盘固体硬盘SRAMSRAM 内存内存 SDRAMSDRAM 内存内存嵌入式嵌入式BiosBios嵌入式嵌入式ROMROM嵌入式嵌入式RAMRAM嵌入式嵌入式FIFOFIFOSDRAMSDRAM控控制模块制模块硬件硬件DSPDSP模块模块RS232RS232CANCAN控制器控制器DMADMAVGAVGA
36、控制器控制器RS232RS232接口电路接口电路 PS2PS2键盘接口键盘接口PS2PS2鼠标接口鼠标接口EthernetEthernet接口接口内部时钟内部时钟PICPIC接口接口浮点算术协处理器浮点算术协处理器VGAVGA接口接口 PS/2PS/2键盘键盘/ /鼠标接口鼠标接口 D/AD/A接口接口 A/DA/D接口接口 LCDLCD接口接口 LEDLED接口接口 USBUSB控制器控制器UART FIFOUART FIFO并行接口并行接口 图象或语音图象或语音采样接口采样接口 立体声输立体声输出接口出接口 通用通用I/OI/O口口 应用系统应用系统 SOPCSOPC2.4 IP核必须为易
37、于重用按嵌入式应必须为易于重用按嵌入式应用专门设计用专门设计IP核核内涵内涵必须实现必须实现IP模块的优化设计模块的优化设计必须符合必须符合IP标准标准u一个SoC可能包含上百个IP模块，一家公司很难完全拥有所需的IP，从外界获得IP已经迫在眉睫；u2000年美国前十大IP供给商IP交易额接近7亿美圆；u支付授权费交易占65%u专利费交易占21%u效劳/维护费交易占14%u2000年美国的IP成交量占世界IP总交易额的53%，日本占21%，欧洲占17%，亚太地区仅占9%。2.4 IP核2.4 IP核uIPIP核来源：核来源：u芯片设计公司自身积累芯片设计公司自身积累uFoundryFoundr
38、y积累积累u专业专业IPIP公司公司uEDAEDA厂商厂商u设计效劳公司设计效劳公司u为使从各方获得的为使从各方获得的IPIP核能有效地集成，需要核能有效地集成，需要建立建立IPIP核标准体系，制定核标准体系，制定IPIP核标准核标准/ /标准。标准。2.4 IP核IPIP核的标准化体系核的标准化体系IPIP核标准、标准核标准、标准复用设计标准复用设计标准转让标准转让标准 标准标准质量标准质量标准交易标准交易标准国家国家IPIP核库网站：核库网站： :/ :/小结：本次课重点小结：本次课重点vEDA技术的概念；技术的概念；v自顶向下的设计方法；自顶向下的设计方法；vVHDL的综合；的综合；vFPGA/CPLD的开发流程的开发流程v输入、综合、适配仿真、下载编输入、综合、适配仿真、下载编程和配置程和配置v常用常用EDA工具工具vIP核核
