组合逻辑电路课件

《组合逻辑电路课件》由会员分享，可在线阅读，更多相关《组合逻辑电路课件（101页珍藏版）》请在金锄头文库上搜索。

1、第四章第四章 组合逻辑电路组合逻辑电路 4.1 概述概述 4.4 组合逻辑电路中的竞争组合逻辑电路中的竞争- -冒险现象冒险现象 4.2 组合逻辑电路的分析方法和设计方法组合逻辑电路的分析方法和设计方法 4.3 若干常用的组合逻辑电路若干常用的组合逻辑电路1第四章第四章 组合逻辑电路组合逻辑电路本章要求：本章要求：1.熟练掌握组合逻辑电路的分析方法和设计方法；熟练掌握组合逻辑电路的分析方法和设计方法；2.掌握标准化的中规模集成器件的逻辑功能、使掌握标准化的中规模集成器件的逻辑功能、使用方法，能运用这些器件设计出任何其他逻辑用方法，能运用这些器件设计出任何其他逻辑功能的组合逻辑电路；功能的组合逻

2、辑电路；3.了解逻辑电路中的竞争了解逻辑电路中的竞争-冒险现象。冒险现象。2逻逻辑辑电电路路组合逻辑电路组合逻辑电路时序逻辑电路时序逻辑电路现时的输出仅取现时的输出仅取决于现时的输入决于现时的输入除与现时输入有除与现时输入有关外还与原状态关外还与原状态 有关有关 4.1 概述概述3一、组合逻辑电路的特点一、组合逻辑电路的特点1.从功能上从功能上 2.从电路结构上从电路结构上任意时刻任意时刻任意时刻任意时刻的输出仅的输出仅的输出仅的输出仅取决于该时刻的输取决于该时刻的输取决于该时刻的输取决于该时刻的输入入入入不含记忆（存储）元件不含记忆（存储）元件不含记忆（存储）元件不含记忆（存储）元件4.1概

3、述概述4二、逻辑功能的描述二、逻辑功能的描述组合逻辑组合逻辑 电路电路组合逻辑电路的框图组合逻辑电路的框图51.由给定的由给定的逻辑图逻辑图写出逻辑关系写出逻辑关系表达式表达式。4.2.14.2.1组合逻辑电路的分析方法组合逻辑电路的分析方法2.用逻辑代数或卡诺图对逻辑表达式进用逻辑代数或卡诺图对逻辑表达式进行行化简化简。3.列出输入输出状态列出输入输出状态真值表真值表。电路电路 结构结构逻辑逻辑功能功能 4.2 组合逻辑电路的分析方法和设计方法组合逻辑电路的分析方法和设计方法4.分析逻辑功能分析逻辑功能。6例例1：分析下图的逻辑功能。分析下图的逻辑功能。 &ABF1.写出逻写出逻辑表达式辑表

4、达式2.化简化简7真值表真值表输入输入输入输入相同相同相同相同输出为输出为输出为输出为“ “0”0”，输入输入输入输入相异相异相异相异输输输输出为出为出为出为“ “1”1”，称为称为称为称为“ “异或异或异或异或” ”逻辑逻辑逻辑逻辑关系。关系。关系。关系。这种电路称这种电路称这种电路称这种电路称“ “异或异或异或异或” ”门。门。门。门。=13.写真值表写真值表4.分析逻辑功能分析逻辑功能8(1) (1) 写出逻辑式写出逻辑式写出逻辑式写出逻辑式例例例例 2 2：分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能分析下图的逻辑功能.A B.Y = AB AB .AB化简化简化简化简&1

5、11 1.BAY&AB= AB +AB9 (2) (2) 列逻辑状态表列逻辑状态表列逻辑状态表列逻辑状态表Y= AB +AB(3) (3) 分析逻辑功能分析逻辑功能分析逻辑功能分析逻辑功能 输入输入输入输入相同相同相同相同输出为输出为输出为输出为“ “1”,1”,输入相异输出为输入相异输出为输入相异输出为输入相异输出为“ “0”,0”,称为称为称为称为“ “判一致电路判一致电路判一致电路判一致电路” ”(“(“同或门同或门同或门同或门” ”) ) , ,可用于可用于可用于可用于判断各输入端的状态是否相同。判断各输入端的状态是否相同。判断各输入端的状态是否相同。判断各输入端的状态是否相同。=A

6、B逻辑式逻辑式逻辑式逻辑式 =1ABY逻辑符号逻辑符号=A BABY001 10010011110Y2&D1111CBAY1Y0例例3：试分析图示电路的逻辑功能，指出该电路的用途。试分析图示电路的逻辑功能，指出该电路的用途。解：解： 1.根据逻辑图写出逻辑式根据逻辑图写出逻辑式11功能分析：功能分析：当当D、C、B、A表示的二进制表示的二进制数小于或等于数小于或等于5时，时，Y0为为1，当这个二进，当这个二进制数在制数在6和和10之间时之间时Y1为为1，当这个二进，当这个二进制数大于或等于制数大于或等于11时时Y2为为1。故这是一个故这是一个判别输入的判别输入的4位二进制数数位二进制数数值范围

7、的电路值范围的电路。2.列出真值表列出真值表124.2.2 组合逻辑电路的设计方法组合逻辑电路的设计方法根据逻辑功能要求根据逻辑功能要求逻辑电路逻辑电路设计设计设计设计 (1) 由逻辑要求，列出逻辑状态表由逻辑要求，列出逻辑状态表 (2) 由逻辑状态表写出逻辑表达式由逻辑状态表写出逻辑表达式 (3) 简化和变换逻辑表达式简化和变换逻辑表达式 (4) 画出逻辑图画出逻辑图设计步骤如下：设计步骤如下：13例例1：设计一个监视交通信号灯状态的逻辑电路设计一个监视交通信号灯状态的逻辑电路如果信号灯如果信号灯出现故障，出现故障，Z为为1RAGZ141. 抽象抽象输入变量输入变量: 红（红（R）、黄（黄（

8、A）、绿（绿（G）输出变量：输出变量： 故障信号（故障信号（Z）2. 写出逻辑表达式写出逻辑表达式输入变量输入变量 输输出出RA G Z000 1001 0010 0011 1100 0101 1110 1111 1153. 选用小规模选用小规模SSI器件器件4. 化简化简5. 画出逻辑图画出逻辑图用与或门实现用与或门实现用与非门实现用与非门实现16 多输出组合逻辑电路的设计多输出组合逻辑电路的设计多输出组合逻辑电路是指具有两个或两个以上的输出逻多输出组合逻辑电路是指具有两个或两个以上的输出逻辑变量的组合逻辑电路。辑变量的组合逻辑电路。例例例例2 2 2 2： 设计一个故障指示电路，具体要求为

9、：设计一个故障指示电路，具体要求为：（1）两台电动机同时工作时，绿灯亮；）两台电动机同时工作时，绿灯亮；（2）一台电动机发生故障时，黄灯亮；）一台电动机发生故障时，黄灯亮；（3）两台电动机同时发生故障时，红灯亮。）两台电动机同时发生故障时，红灯亮。17解：解：1. 设定设定A、B分别表示两台电动机这两个逻辑变量，分别表示两台电动机这两个逻辑变量，F绿绿、F黄黄、F红红分别表示绿灯、黄灯、红灯；且用分别表示绿灯、黄灯、红灯；且用0表示电动机正常表示电动机正常工作，工作，1表示电动机发生故障；表示电动机发生故障；1表灯亮，表灯亮，0表示灯灭表示灯灭 2.建立真值表建立真值表: 按设计要求可得下按设

10、计要求可得下表表表表所列的真值表所列的真值表A AB BF F绿绿F F黄黄F F红红0 00 01 10 00 00 01 10 01 10 01 10 00 01 10 01 11 10 00 01 118 3.3.根据真值表求得输出逻辑函数的表达式根据真值表求得输出逻辑函数的表达式4.4.化简上述逻辑函数表达式，并转换成适当化简上述逻辑函数表达式，并转换成适当的形式。的形式。 由于上述逻辑函数的表达式都是最简了，由于上述逻辑函数的表达式都是最简了，所以不用再化简。所以不用再化简。19 5.根据逻辑函数表达式画出逻辑电路图如下示。根据逻辑函数表达式画出逻辑电路图如下示。 逻辑电路图逻辑电路

11、图204.3 若干常用组合逻辑电路若干常用组合逻辑电路4.3.1 编码器编码器编码：将输入的每个高编码：将输入的每个高/低低电平电平信号信号变变成一成一个对应的二进制个对应的二进制代码。代码。分类：分类：1.普通编码器普通编码器2.优先编码器优先编码器21一、普通编码器一、普通编码器特点：任何时刻特点：任何时刻只允许输入一个只允许输入一个编码信号。编码信号。例：例：3位位二进制普二进制普通编码器通编码器输 入输 出I0I1I2I3I4I5I6I7Y2Y1Y0100000000000100000000100100000010000100000110000100010000000100101000

12、000101100000000111122利用无关项化简，得：利用无关项化简，得：23二、优先编码器二、优先编码器特点：允许同时特点：允许同时输入两个以上的输入两个以上的编码信号，但只编码信号，但只对其中优先权最对其中优先权最高的一个进行编高的一个进行编码。码。例：例：8线线-3线优先线优先编码器编码器（设（设I7优先权最高优先权最高I0优先权最低）优先权最低）输 入输 出I0I1I2I3I4I5I6I7Y2Y1Y0XXXX XXX1111XXXX XX10110XXXX X100101XXXX 1000100XXX10000011XX100000010X1000000001100000000

13、0024低电平实例：74HC148附附加加输输出出信信号号25选通选通信号信号选通信号26附附加加输输出出信信号号为0时，电路工作无编码输入为0时，电路工作有编码输入27输 入输 出1XXXXXXXX11111011111111111010XXXXXXX0000100XXXXXX01001100XXXXX011010100XXXX0111011100XXX01111100100XX011111101100X01111111101000111111111110,反码输出反码输出28状态状态11不工作不工作01工作，但工作，但无输入无输入10工作，且工作，且有输入有输入00不可能出现不可能出现附加

14、输出信号的状态及含意附加输出信号的状态及含意29解：根据题意，该编码器输入信号解：根据题意，该编码器输入信号 与编码输出的关系如下：与编码输出的关系如下：，1 1 1 1，0 1 1 1，0 1 0 1，1 1 0 1，1 1 1 0，1 0 0 0，0 1 1 0，0 0 0 0.Z3Z2Z1Z0Z0Z2Z1Z3A15A0A6A7A8A14.16线线4线编码器线编码器注意要求注意要求原码输出原码输出例：例：4.3.1 用两片用两片74LS148接成接成16线线4线线编码器编码器，将，将A0A1516个个低电平输入信号编为低电平输入信号编为 00001111 16个个4位二进制代码。其中位二进

15、制代码。其中A15的优先权最高的优先权最高, A0的优先权最低的优先权最低。30因原码输出，故输出应反相，并将两片的输出相或作低位输出。因原码输出，故输出应反相，并将两片的输出相或作低位输出。 1 1 1Z2Z1Z0111111第第1片片优先级高，只有当优先级高，只有当 A15A8均均无信号输入无信号输入时，时， 第第2片片才能才能工作工作，故将第，故将第 1片的片的 接第接第2片片 的的 。第第1片的片的S端接端接0，表示第，表示第1片始终正常工作。片始终正常工作。 74LS148 (1) 74LS148 (2)因每片只有因每片只有8个输入，个输入， 故故16个输入分别接个输入分别接2片。片

16、。1Z3当对当对A15A8编码时，编码时， ，当对，当对A7 A0编码时，最高位输出编码时，最高位输出 Z3=0，故可用第，故可用第1片的片的YEX作最高位编码输出。作最高位编码输出。31先非后或等于先与后非先非后或等于先与后非&111 74LS148 (1) 74LS148 (2)1 & & &Z3Z2Z1Z03233题题4.8 4.8 用用4 4片片74LS14874LS148接成接成3232线线5 5线优先编码器。线优先编码器。 输入低电平有效，原码输出。输入低电平有效，原码输出。解：根据题意，该编码器输入信号解：根据题意，该编码器输入信号 与编码输出的关系如下：与编码输出的关系如下：，

17、1111111111，1100011000. . . .，0011100111，0000000000. . . .Z Z4 4Z Z3 3Z Z2 2Z Z1 1Z Z0 0，1011110111，1000010000. . . .，0111101111，0100001000. . . .Z Z0 0Z Z2 2Z Z1 1Z Z3 3A A3131A A0 0A A3030Z Z4 4.3232线线5 5线编码器线编码器34因原码输出，故将两片的输出相与非，作低位编码输出。因原码输出，故将两片的输出相与非，作低位编码输出。第第1片优先级高，将前片的片优先级高，将前片的 接后片的接后片的 。高

18、位编码输出的设计高位编码输出的设计（1）.（2）.（3）.（4）.此为此为42线编码关系线编码关系35三、二三、二- -十进制优先编码器十进制优先编码器将将 编成编成0110 1110 的优先权最高，的优先权最高， 最低最低输入的低电平信号变成一个对应的十进制的编码输入的低电平信号变成一个对应的十进制的编码二一十进制优先编码器74LS147逻辑图和功能表见P17336374.3.2 译码器译码器译码：将每个输入的译码：将每个输入的二进制代码译成二进制代码译成对应的输出高、低对应的输出高、低电平信号电平信号。常用的有：二进制译码器，二常用的有：二进制译码器，二- -十进制译码器，显示译码十进制译

19、码器，显示译码器等器等一、二进制译码器一、二进制译码器例：例：3线线8线译码器线译码器输输 入入输输 出出A2A1A0Y7Y6Y5Y4Y3Y2Y1Y0000000000010010000001001000000100011000010001000001000010100100000110010000001111000000038真值表真值表 逻辑表达式：逻辑表达式：用电路进行实现用电路进行实现 用二极管与门用二极管与门阵列组成的阵列组成的3线线8线译码器线译码器39集成译码器实例：集成译码器实例：74HC138低电平输出附加控制端4074HC138的功能表：的功能表：输输 入入输输 出出S1A

20、2A1A00XXXX11111111X1XXX11111111100001111111010001111111011001011111011100111111011110100111011111010111011111101101011111110111011111111&S1S2S3S41扩展功能：扩展功能：片选功能片选功能级联扩展级联扩展当当S1=1，S2=0，S3=0时，时， S=1，译码器处于工作状态；，译码器处于工作状态； 选中选中否则，否则，S=0，所有输出均锁定在高电平；，所有输出均锁定在高电平； 未选中未选中解：解：分析题意即要求实现图示功能：分析题意即要求实现图示功能： 4-

21、16线译码线译码 D3 D2 D1 D0 .例例4.3.2：用两片：用两片74LS138组成一个组成一个4-16线译码器，将输入的线译码器，将输入的4位位二进制代码二进制代码D3D2D1D0的十六种状态译成十六个独立的低电平的十六种状态译成十六个独立的低电平信号信号Z0 Z15。42用真值表表示即：用真值表表示即：两片共两片共16个输出作输出个输出作输出 Z0 Z15两片的两片的A0、A1、A2分别相连作低位输入分别相连作低位输入D0、D1、D2高位输入高位输入D3怎么办？怎么办？故可将故可将D3接第接第(1)片的片的 S2、S3，D3接第接第(2)片的片的S1 D3D2D1D0 输出输出 0

22、000 Z0=0 0001 Z1=0 0111 Z7=0 1000 Z8=0 1001 Z9=0 1111 Z15=0D3D2D1D0Z0Z7Z8Z15.由真值表得：当由真值表得：当D3=0时，时，Z0Z7有输出；当有输出；当D3=1时，时，Z8Z15有输出有输出实现方法：实现方法：+5V 74LS138(1) A0 A1 A2 S1 S2 S3 74LS138(2) A0 A1 A2 S1 S2 S3 43验证：验证：+5VD3D2D1D0 74LS138(1) A0 A1 A2 S1 S2 S3 74LS138(2) A0 A1 A2 S1 S2 S3 Z0Z7Z8Z15.当当D3D2D1

23、D0=0000时，时，(1)工作，工作，Z0=0当当D3D2D1D0=0001时，时，(1)工作，工作，Z1=0当当D3D2D1D0=0111时，时，(1)工作，工作，Z7=0.当当D3D2D1D0=1000时，时，(2)工作，工作，Z8=0当当D3D2D1D0=1001时，时，(2)工作，工作，Z9=0当当D3D2D1D0=1111时，时，(2)工作，工作，Z15=0.44D3=1D3=045例：用例：用4片片74LS138组成一个组成一个5-32线译码器，将输入的线译码器，将输入的5位二进制代位二进制代码码D4D3D2D1D0的的32种状态译成种状态译成32个独立的个独立的低电平低电平信号

24、信号Z0 Z31。解：解：分析题意既要求实现图示功能：分析题意既要求实现图示功能： 5-32线译码线译码 D4D3 D2 D1 D0 .用真值表表示即：用真值表表示即： D4D3D2D1D0 输出输出 00000 Z0=0 00111 Z7=0 01000 Z8=0 01111 Z15=0 10000 Z16=0 10111 Z23=0 11000 Z24=0 11111 Z31=046v四片共四片共32个输出作输出个输出作输出Z0 Z31v四片的四片的A0、A1、A2分别对应相连作低位输入分别对应相连作低位输入D0、D1、D2 实现方法：实现方法：高位输入的设计高位输入的设计v故可将故可将D

25、4D3接接24线译码器，译码器输线译码器，译码器输 出接各片出接各片S1D2D1D074LS138(1) A0 A1 A2 S1 S2 S3 74LS138(2) A0 A1 A2 S1 S2 S3 74LS138(3) A0 A1 A2 S1 S2 S3 A0 A1 A2 S1 S2 S3 74LS138(4) Z0Z7Z8Z15.Z16Z23Z24Z31.D4D3从真值表看出：从真值表看出：D4D3与各片与各片S1的关系如表，的关系如表，此为译码关系。此为译码关系。47二、二二、二十进制译码器十进制译码器将输入将输入BCD码的码的10个代码译成个代码译成10个高、低电平的输出信号个高、低电

26、平的输出信号BCD码以外的伪码，输出均无低电平信号产生码以外的伪码，输出均无低电平信号产生例：例：74HC4248三、用译码器设计组合逻辑电路三、用译码器设计组合逻辑电路1. 基本原理基本原理3位二进制译码器给出位二进制译码器给出3变量的全部最小项变量的全部最小项;。n位二进制译码器给出位二进制译码器给出n变量的全部最小项变量的全部最小项;任意函数任意函数将将n位二进制译码输出的最小项组合起来，可获位二进制译码输出的最小项组合起来，可获得任何形式的输入变量不大于得任何形式的输入变量不大于n的组合函数的组合函数492. 举例举例例：利用例：利用74HC138设计一个多输出的组合逻辑电路，设计一个

27、多输出的组合逻辑电路，输出逻辑函数式为：输出逻辑函数式为：50四、显示译码器四、显示译码器1. 七段字符显示器七段字符显示器 如：如：51 2. BCD2. BCD七段字符显示译码器七段字符显示译码器（代码转换器）（代码转换器）7448 7448 输 入输 出数字A3A2A1 A0YaYbYc YdYeYfYg字形0000011111101000101100002001011011013001111110014010001100115010110110116011000111117011111100008100011111119100111100111010100001101111011001

28、1001121100010001113110110010111411100001111151111000000052真值表真值表 卡诺图卡诺图53BCD七段七段显示译码器显示译码器7448的逻辑图的逻辑图54BCDA集成集成BCD七段显示译码器七段显示译码器7448：其主要功能：将其主要功能：将BCD代码译成代码译成数码管所需要的数码管所需要的驱动信号驱动信号，以，以便使数码管用十进制数字显示出便使数码管用十进制数字显示出BCD代码所表示的值。代码所表示的值。灯测试灯测试输入输入灭零输入灭零输入( (灭灯灭灯输入输入/ /灭零灭零输出输出) )55A3A2A1A0LTBI/RBORBIYaYb

29、YcYdYeYfYgGNDA3A2A1A01VCCVCC(7448)BS201A1K7abcdefg例：用例：用7448驱动共阴极的数码管驱动共阴极的数码管输出端等效电路输出端等效电路外接电阻可增加驱动电流外接电阻可增加驱动电流VCC2KYa1KaI外接电阻的作用外接电阻的作用567448的附加控制信号的附加控制信号：（：（1）灯测试输入灯测试输入 当当 时，时，Ya Yg全部置为全部置为1100001110 001577448的附加控制信号的附加控制信号：（：（2）灭零输入灭零输入当 时， 时，则灭灯10001587448的附加控制信号的附加控制信号：（：（3）灭灯灭灯输入输入/灭零灭零输出

30、输出输入输入信号，称灭灯输入控制端：信号，称灭灯输入控制端： 无论输入状态是什么，数码管熄灭无论输入状态是什么，数码管熄灭输出输出信号，称灭零输出端：信号，称灭零输出端： 只有当输入只有当输入 ，且灭零输入信号，且灭零输入信号 时，时， 才给出低电平才给出低电平 因此因此 表示译码器表示译码器将本来应该显示的零熄灭了将本来应该显示的零熄灭了 59当当且且才出才出输出灭零输出灭零6061例：利用例：利用 和和 的配合，实现多位显示系统的的配合，实现多位显示系统的灭零控制灭零控制 整数部分：最高位是整数部分：最高位是0，而且灭掉以后，输出，而且灭掉以后，输出 作为次高位的作为次高位的 输入信号输入

31、信号小数部分：最低位是小数部分：最低位是0，而且灭掉以后，输出，而且灭掉以后，输出 作为次低位的作为次低位的 输入信号输入信号624.3.3 数据选择器数据选择器从一组数据中选择一路信号进行传输的电从一组数据中选择一路信号进行传输的电路，称为路，称为数据选择器数据选择器。A0A1D3D2D1D0W控制信号控制信号输输入入信信号号输输出出信信号号数据选择数据选择器类似一器类似一个多投开个多投开关。选择关。选择哪一路信哪一路信号由相应号由相应的一组控的一组控制信号控制信号控制。制。63从从n个数据中选择一路传输，称为个数据中选择一路传输，称为一位一位数据选择器数据选择器。从。从m组数据中各选择一路

32、传输，组数据中各选择一路传输，称为称为m位数据选择器。位数据选择器。W3X3Y3W3X2Y2W3X1Y1W3X0Y0A控制信号控制信号四四位位二二选选一一选选择择器器64一、数据选择器的工作原理一、数据选择器的工作原理功能示意图功能示意图D3D2D1D0Y数数据据输输入入地址选择地址选择数数据据输输出出双双4选选1数据选择器数据选择器74LS153 基本功能：基本功能：A1A0 输出输出 00 Y=D0 01 Y=D1 10 Y=D2 11 Y=D3扩展功能扩展功能：利用：利用S端可实现片选功能和级联功能端可实现片选功能和级联功能D0D1D2D3A1 A0Y74LS153数数据据输输入入数数据

33、据输输出出地址选择地址选择65“双四选一双四选一”，74HC15366A1A0Y11XX0000D10001D11010D12011D13例：例：“双四选一双四选一”，74HC153 分析其中的一个分析其中的一个“四选一四选一”67例：用两个例：用两个“四选一四选一”接成接成“八选一八选一”“四选一四选一”只有只有2位地址输入，从四个输入中选中一个位地址输入，从四个输入中选中一个“八选一八选一”的八个数据需要的八个数据需要3位地址代码指定其中任何一位地址代码指定其中任何一个个68二、用数据选择器设计组合电路二、用数据选择器设计组合电路1. 基本原理基本原理 具有具有n位地址输入的数据选择器，可

34、产生任何形位地址输入的数据选择器，可产生任何形式的输入变量不大于式的输入变量不大于n+1的组合函数的组合函数69例如：例如：70例：用例：用8选选1数据选择器数据选择器74LS152实现三变量逻辑函数实现三变量逻辑函数将将A、B、C与与A2、A1、A0对应，并变换成数据选择器输出的形式对应，并变换成数据选择器输出的形式将两式比较，可知：将两式比较，可知：令令D0=1，D1=0，D2=0，D3=1， D4=0D5=1 ，D6=0， D7=1，A2=A， A1=B，A0=C，则则Z=Y。解：解： 8选选1数据选择器数据选择器74LS152的输出为的输出为注意：输出低电平有效注意：输出低电平有效71

35、1ZYCBA10D0D1D2D3D4D5D6D7A0A1A274LS152D0=1，D1=0，D2=0，D3=1， D4=0，D5=1 ，D6=0， D7=1，A2=A， A1=B，A0=C，Z=Y72用用n位输入的数据选择器，可以产生位输入的数据选择器，可以产生任何一种输入变量数不大于任何一种输入变量数不大于n+1的组的组合逻辑函数。合逻辑函数。设计时可以采用函数式比较法。控设计时可以采用函数式比较法。控制端作为输入端，数据输入端可以制端作为输入端，数据输入端可以综合为一个输入端。综合为一个输入端。734.3.4 加法器加法器一、一、1位加法器位加法器1. 半加器，不考虑来自低位的进位，将两

36、个半加器，不考虑来自低位的进位，将两个1位的位的二进制数相加二进制数相加输输 入入输输 出出A BSCO000 0011 0101 0110 1742. 全加器：将两个全加器：将两个1位二进制数及来自低位的进位相加位二进制数及来自低位的进位相加 输输 入入输输 出出A B CI SCO0 0 0000 0 1100 1 0100 1 1011 0 0101 0 1011 1 0011 1 11174LS18374LS18374HC18374HC18375二、多位加法器二、多位加法器1.串行进位加法器串行进位加法器优点：简单优点：简单缺点：慢缺点：慢762. 超前进位加法器超前进位加法器基本原理

37、：加到第基本原理：加到第i位位的进位输入信号是两的进位输入信号是两个加数第个加数第i位以前各位位以前各位（0 j-1）的函数，）的函数，可在相加前由可在相加前由A,B两数确定。两数确定。优点：快，每优点：快，每1位的位的和和及最后的及最后的进位进位基本同时产生。基本同时产生。 缺点：电路复杂。缺点：电路复杂。74LS28374LS2837778串行串行特点：特点：速度慢。（因为每一位的运算都要等到低一位速度慢。（因为每一位的运算都要等到低一位运算完，才能进行，因此称串行进位加法器）运算完，才能进行，因此称串行进位加法器）超前进位超前进位串行速度慢的原因是因为要先算出前级的进位，才能进行后级串行

38、速度慢的原因是因为要先算出前级的进位，才能进行后级的计算，那么能不能在一开始就事先知道每一级的进位呢的计算，那么能不能在一开始就事先知道每一级的进位呢?CI1 A0、B0CI2 A1、B1、CI1A1B1A0B0CI3 A2、B2、CI2A2B2A1B1A0B0CI4 A3、B3、CI3A3B3A2B2A1B1A0B0任一级的进位任一级的进位CIi都可以由都可以由A0 Ai-1， B0 Bi-1决定决定即即CIi是是A0 Ai-1，B0 Bi-1的函数，只要的函数，只要A0 Ai-1，B0 Bi-1确定确定则则CIi即可求出即可求出此即超前进位的理论依据此即超前进位的理论依据A3 A2 A1

39、A0+ B3 B2 B1 B0S3S1S0S2CI3CI1CI2CI4CO79下面讨论下面讨论CIi与与A0 Ai-1，B0 Bi-1的函数关系的函数关系根据加法器的逻辑式，有：根据加法器的逻辑式，有：即：即：定义定义Gi=AiBi，上式表明，当上式表明，当AiBi=1时，时，COi=1，即产生一个进位，即产生一个进位，故故Gi又称为又称为进位产生函数进位产生函数定义定义Pi=Ai+Bi ，当，当AiBi= 0，Ai+Bi=1时，时，COi=CIi，即将进位输入传，即将进位输入传递到进位输出，故递到进位输出，故Pi又称为又称为进位传递函数进位传递函数80利用利用 （第（第i 位的进位输入位的进

40、位输入=第第i-1位的进位输出），位的进位输出），将上式展开，得：将上式展开，得：此式即第此式即第i位进位输出位进位输出COi的逻辑式，反映的逻辑式，反映了了CIi与与A0 Ai-1，B0 Bi-1的函数关系。的函数关系。同时也给出了电路的实现方法。同时也给出了电路的实现方法。81根据上两式即可画出超前进位加法器的逻辑图根据上两式即可画出超前进位加法器的逻辑图例例4位超前进位加法器位超前进位加法器74LS283 1&A1B1A1+B1A0+B0A0B0CI0=1S1X1Y1验证：写出逻辑式并化简，得：验证：写出逻辑式并化简，得：可验证其它几级可验证其它几级第第i位和的逻辑式位和的逻辑式82超前

41、进位加法器超前进位加法器进位位直接由加数、被加数和最低位进位位进位位直接由加数、被加数和最低位进位位CI0形成。形成。直接形成进位83结论：结论：v完成计算的时间是三级门的传输时间，速度快完成计算的时间是三级门的传输时间，速度快v运算时间的缩短是以增加电路的复杂程度换得的，运算时间的缩短是以增加电路的复杂程度换得的，i 越大，越大， CIi的电路越复杂。的电路越复杂。84三、用加法器设计组合电路三、用加法器设计组合电路基本原理：基本原理： 若能生成函数可变换成若能生成函数可变换成输入变量输入变量与与输入变量输入变量相加相加 若能生成函数可变换成若能生成函数可变换成输入变量输入变量与与常量常量相

42、加相加例：将例：将BCD的的8421码转换为余码转换为余3码码输输 入入输输 出出DCBAY3Y2Y1Y000000011000101000010010100110110010001110101100001101001011110101000101110011100854.3.5 数值比较器数值比较器用来比较两个二进制数的数值大小用来比较两个二进制数的数值大小一、一、1位数值比较器位数值比较器 A,B比较有三种可能结果比较有三种可能结果86二、多位数值比较器二、多位数值比较器1.原理：从高位比起，只有高位相等，才比较下一位。原理：从高位比起，只有高位相等，才比较下一位。例如：例如：872. 集

43、成电路集成电路CC14585 实现实现4位二进制数的比较位二进制数的比较88扩展功能扩展功能：（用两片：（用两片4位比较器级联实现位比较器级联实现8位数比较）位数比较）例：比较例：比较C=C7C6C5C4C3C2C1C0，D=D7D6D5D4D3D2D1D0的大小的大小。方法：低方法：低4位接第位接第(1)片输入，片输入，高高4位接第位接第(2)片输入片输入； 第第(1)片片Y(AB)、Y(A=B)接第接第(2)片片I(AB)、I(A=B) ；第；第(2)片输出作总输出片输出作总输出 。B3B2B1B0A3A2A1A0I(AB)CC14585(1)D3D2D1D0C3C2C1C0Y(AB)B3

44、B2B1B0A3A2A1A0I(AB)CC14585(2)D7D6D5D4C7C6C5C4Y(AB)01Y(CD)89重新分析逻辑式重新分析逻辑式（考虑（考虑I(AB) 和和I(A=B) ）说明当说明当AB时，比较结果与时，比较结果与I无关；当无关；当A=B时，比较结果时，比较结果决定于决定于I。且。且Y(AB)=I(AB)，Y(A=B)= I(A=B)。当当AB时，时，不管不管I为何值，为何值，都有都有Y(AB)=0；vY(A=B) = (A3B3)(A2B2)(A1B1)(A0B0) I(A=B)vY(AB) = A3B3+(A3B3)A2B2+(A3B3)(A2B2)A1B1 +(A3B

45、3)(A2B2)(A1B1)A0B0 +(A3B3)(A2B2)(A1B1)(A0B0) I(AB) = Y(AB时，时，不管不管I为何值，为何值，都有都有Y(AB)=1；当当A=B时，时，Y(AB)=I(AB)= Y(AB)+Y(A=B) 。90由于当由于当高位不相等时高位不相等时，输出决定于高位输出决定于高位比较结果，比较结果，与控制与控制端端I I无关无关；当；当高位相等高位相等时，输出应决时，输出应决定于低位定于低位比较结果。比较结果。 D3D2D1D2C3C2C1C0D7D6D5D4C7C6C5C401Y(CD)B3B2B1B0A3A2A1A0I(AB)CC14585(1)Y(AB)

46、B3B2B1B0A3A2A1A0I(AB)CC14585(2)Y(AB)级联方法级联方法v低低4位接第位接第(1)片输入，高片输入，高4位接第位接第(2)片输入；片输入；v第第(2)片输出作总输出片输出作总输出 。v故将第故将第(1)片片Y(AB)、 Y(A=B)接第接第(2)片片I(AB)、I(A=B) ；v第第(1)片片I(AB)接接1。91D3D2D1D2C3C2C1C0D7D6D5D4C7C6C5C401Y(CD)B3B2B1B0A3A2A1A0I(AB)CC14585(1)Y(AB)B3B2B1B0A3A2A1A0I(AB)CC14585(2)Y(AB)例例1：C=10000001，

47、D=11000001，则，则Y(CD)=0；100010例例2：C=10000001，D=10001001，则，则Y(CD)=0；10010092I(AB)的作用：的作用：当当I(AB)=1时，不影响比较结果输出；时，不影响比较结果输出；当当I(AB)=0时，只影响到时，只影响到Y(AB)的输出，使的输出，使Y(AB) =0。故故I(AB)的作用是在需要的时候，屏蔽的作用是在需要的时候，屏蔽Y(AB)的输出。的输出。正常使用时，应令正常使用时，应令I(AB)=1。从逻辑图可以看出：从逻辑图可以看出：在级联扩展时，也可将前一片的在级联扩展时，也可将前一片的Y接至后一片的接至后一片的I(AB)上。

48、上。因因Y(AB) = Y(AB) 接接(2) Y(AB) 944.4 组合逻辑电路中的竞争组合逻辑电路中的竞争-冒险现象冒险现象4.4.1 竞争竞争-冒险现象及成因冒险现象及成因一、什么是一、什么是“竞争竞争”两个输入两个输入“同时向相反的逻辑电平变化同时向相反的逻辑电平变化”，称存在，称存在“竞争竞争” 二、因二、因“竞争竞争”而可能在输出产而可能在输出产 生尖峰脉冲的现象，称为生尖峰脉冲的现象，称为 “竞争竞争-冒险冒险”。95三、三、2线线4线译码器中的竞争线译码器中的竞争-冒险现象冒险现象964.4.2 * 略略4.4.3 消除竞争消除竞争-冒险现象的方法冒险现象的方法一、接入滤波电

49、容一、接入滤波电容尖峰脉冲很窄，用很小的电容就可将尖峰削弱到尖峰脉冲很窄，用很小的电容就可将尖峰削弱到 VTH 以下。以下。二、引入选通脉冲二、引入选通脉冲取选通脉冲作用时间，在电路达到稳定之后，取选通脉冲作用时间，在电路达到稳定之后，P的高电平期的的高电平期的输出信号不会出现尖峰。输出信号不会出现尖峰。97三、修改逻辑设计三、修改逻辑设计例：例：98利用冗余项：利用冗余项：只能消除逻辑冒险，而不能消除功能冒险，适只能消除逻辑冒险，而不能消除功能冒险，适 用范围有限。用范围有限。三种方法比较：三种方法比较：取样法：取样法：加取样脉冲对逻辑冒险及功能冒险都有效。目前大加取样脉冲对逻辑冒险及功能冒

50、险都有效。目前大 多数中规模集成模块都设有使能端，可以将取样信多数中规模集成模块都设有使能端，可以将取样信 号作用于该端，待电路稳定后才使输出有效。号作用于该端，待电路稳定后才使输出有效。吸收法：吸收法：加滤波电容使输出信号变坏，引起波形的上升、下加滤波电容使输出信号变坏，引起波形的上升、下 降时间变长，不宜在中间级使用。实验调试阶段采降时间变长，不宜在中间级使用。实验调试阶段采 用的应急措施。用的应急措施。99 用加法器、比较器、译码器、编码器和数据选择器等用加法器、比较器、译码器、编码器和数据选择器等设计特定电路。设计特定电路。 任何时刻的输出仅决定于当时的输入，而与电路原来任何时刻的输出

51、仅决定于当时的输入，而与电路原来的状态无关。它由基本门构成，不含存贮电路和记忆元件，的状态无关。它由基本门构成，不含存贮电路和记忆元件，且无反馈线。且无反馈线。根据已经给定的逻辑电路，描述其逻辑功能。根据已经给定的逻辑电路，描述其逻辑功能。根据设计要求构成功能正确、经济、可靠的电路。根据设计要求构成功能正确、经济、可靠的电路。（）组合电路（）组合电路（）组合电路的分析（）组合电路的分析（）组合电路的设计（）组合电路的设计（）常用的中规模组合逻辑模块（）常用的中规模组合逻辑模块本本章章小小结结100 P209 P209 题题4.14.1 P210 P210 题题4.3 4.3 题题4.5 4.5 101