第15章半导体存储器和可编程逻辑器件ppt课件

《第15章半导体存储器和可编程逻辑器件ppt课件》由会员分享，可在线阅读，更多相关《第15章半导体存储器和可编程逻辑器件ppt课件（46页珍藏版）》请在金锄头文库上搜索。

1、第第1515章章 半导体存储器和可编程逻辑器件半导体存储器和可编程逻辑器件随机存取存储器随机存取存储器(RAM) (RAM) 只读存储器只读存储器(ROM) (ROM) 可编程逻辑器件可编程逻辑器件本章根本要求本章根本要求 本章教学根本要求：本章教学根本要求： 了解大规模集成电路半导体存储器了解大规模集成电路半导体存储器ROM、EPROM、RAM电路的任务原理。电路的任务原理。了解存储器容量的扩展方法。了解存储器容量的扩展方法。了解可编程逻辑器件的根本构造和功能。了解可编程逻辑器件的根本构造和功能。一、一、 半导体存储器的作用半导体存储器的作用 存放二值存放二值0、1数据数据二、二、 半导体存

2、储器的特点半导体存储器的特点集成度高、体积小、存储信息集成度高、体积小、存储信息容量大、任务速度快。容量大、任务速度快。 可编程逻辑器件是一种功能特殊的大规模集成电可编程逻辑器件是一种功能特殊的大规模集成电路，可由用户定义和设置逻辑功能，取代中小规模的路，可由用户定义和设置逻辑功能，取代中小规模的规范集成逻辑器件并发明大型复杂的数字系统，具有规范集成逻辑器件并发明大型复杂的数字系统，具有构造灵敏、集成度高、和可靠性高等特点。构造灵敏、集成度高、和可靠性高等特点。只读存储器用来存储二值信息代码，其数据一旦写入，只读存储器用来存储二值信息代码，其数据一旦写入，在正常任务时，只能反复读取所存内容，而

3、不能改写。在正常任务时，只能反复读取所存内容，而不能改写。 存储器内容在断电后不会消逝，具有非易失性。存储器内容在断电后不会消逝，具有非易失性。只读存储器的特点：只读存储器的特点：15.1只读存储器只读存储器例如有例如有 10根地址线根地址线n=10)，经过地址译码器译，经过地址译码器译出字线出字线 根，为根，为 假设假设 的地址选择为的地址选择为1100000000，那么，那么i=768，译出，译出 =1，其他字线为其他字线为0 每一根字线对应地存放一个每一根字线对应地存放一个8位二进制数码，也就是这个字母的地位二进制数码，也就是这个字母的地址所指定存放的数，这个址所指定存放的数，这个8位二

4、进制数称为一个字。通常把一个字位二进制数称为一个字。通常把一个字中所含的位数称为字长。位数可以中所含的位数称为字长。位数可以1位、位、4位、位、8位、位、16位和位和32位等。位等。把把8位数的字称为一个字节。位数的字称为一个字节。4位为半个字节，位为半个字节，16位称为两个字节。位称为两个字节。把输出位数的线称为位线。把输出位数的线称为位线。字线字线WiWi的下标的下标i i即对应的是地址码的十进制数。当该字线即对应的是地址码的十进制数。当该字线被选中，被选中， Wi Wi出高电平出高电平1 1，其他字线为低电平，其他字线为低电平15.1.1 15.1.1 固定固定ROMROM相应的地址码的

5、字线相应的地址码的字线地址输入线地址输入线n n根，又称根，又称地址码。地址码。字线与位线的交叉点即为存储单元。每个存储单字线与位线的交叉点即为存储单元。每个存储单元可以存储元可以存储 1 位二进制数位二进制数0、1 存储器中总的存储单元的数量称为存储容量。存储器中总的存储单元的数量称为存储容量。从位线输出的每组二进制代码称为一个字。一个字从位线输出的每组二进制代码称为一个字。一个字中含有的存储单元数称为字长，即字长中含有的存储单元数称为字长，即字长 = = 位数。位数。 一个存储体总的存储容量用字线数一个存储体总的存储容量用字线数mm位线数表示。位线数表示。 44掩模掩模ROM地地址址线线被

6、选中被选中1001一、二极管掩模一、二极管掩模ROMROM选中为选中为1片选信号控制与门电路片选信号控制与门电路, ,为为0 0时译时译码器任务码器任务, ,表示该片表示该片ROMROM被选中，被选中，可以输出存储内容。可以输出存储内容。地址输入地址输入字字 线线位位 输输 出出 A1 A0 WiD3 D2 D1 D0 0 0 0 1 1 0 1 1 W0 = 1 W1 = 1 W2 = 1 W3 = 1 1 0 0 1 0 1 1 1 1 0 1 1 1 0 1 144掩模ROM二、二、4444掩模掩模ROMROM构造及电路存储内容构造及电路存储内容4444掩模掩模ROMROM电路存储内容电

7、路存储内容三、三、MOSMOS管掩模管掩模ROMROM有有MOS管所以为管所以为1无无MOS管为管为03232=10241k1位MOS掩模ROM负载管等负载管等效于电阻效于电阻用用1k11k1位位ROMROM组成成1k81k8位位ROMROM得到得到1K8位存储器位存储器一片一片1K1位存储器芯片位存储器芯片共共8片片三级管三级管位线位线存储单元快速熔丝存储单元快速熔丝假设熔丝被烧断表示存储单元信息为假设熔丝被烧断表示存储单元信息为0，不烧断为，不烧断为1。15.1.2 可编程可编程ROM(PROM)正常读数时，字线被选中后，对于有熔丝的存储单元其读出放正常读数时，字线被选中后，对于有熔丝的存

8、储单元其读出放大器输出的高电平缺乏以使稳压管导通，反相器截止，而输出大器输出的高电平缺乏以使稳压管导通，反相器截止，而输出为为1。而无熔丝输出为。而无熔丝输出为0。其存储数据由用户写入。一旦写入就无法修正，只能写一次。其存储数据由用户写入。一旦写入就无法修正，只能写一次。 PROM 的构造原理图如下的构造原理图如下反相器输出低电平，使相应的熔丝烧断。反相器输出低电平，使相应的熔丝烧断。当要写入信息时，要先输入相应的地址码，使相应的当要写入信息时，要先输入相应的地址码，使相应的的字线被选中为高电平。的字线被选中为高电平。对要写入对要写入0的位线上参与高电压脉冲，使该的位线上参与高电压脉冲，使该位

9、线上读写放大器中稳压管导通。位线上读写放大器中稳压管导通。由用户本人写入信息，假设需求修正只需擦除原先存由用户本人写入信息，假设需求修正只需擦除原先存入的信息，再行重写。入的信息，再行重写。用一个特殊的浮栅用一个特殊的浮栅 MOS 管替代熔丝。管替代熔丝。15.1.3 15.1.3 可擦除可编程可擦除可编程 ROM(EPROM) ROM(EPROM)在漏、源极间加高电压在漏、源极间加高电压+25V，使之产生雪崩击穿。同时，在控，使之产生雪崩击穿。同时，在控制栅制栅g上加幅度为上加幅度为+25V、宽度为、宽度为50 ms左右的正脉冲，这样，在左右的正脉冲，这样，在栅极电场作用下，高速电子能穿过栅

10、极电场作用下，高速电子能穿过SiO2,在浮置栅上注入负电荷，在浮置栅上注入负电荷，使单元管开启电压升高，控制栅在正常电压作用下，管子仍处使单元管开启电压升高，控制栅在正常电压作用下，管子仍处于截止。该单元编程为于截止。该单元编程为0。控制栅控制栅g g用于控制其下内部的浮置栅用于控制其下内部的浮置栅G1G1用于存储信息用于存储信息1 1或或0 0一、光可擦除的可编程只读存储器一、光可擦除的可编程只读存储器EPROMEPROM石英玻璃盖板当当 为为0 0时，必需时，必需 也为也为0 0，数据才可输出。，数据才可输出。工作方式工作方式 说说 明明读读 出出 输出输出 0 0 +5V+5V0V =0

11、有效，作输出端有效，作输出端禁禁 止止 输输 出出 高阻高阻 0 1 +5V 呈高阻状态呈高阻状态功功 率率 下下 降降 高阻高阻 1 +5V功耗由功耗由525mV降到降到132mV编编 程程 输入输入50ms正脉冲正脉冲 1 +25V 作输入端作输入端编编 程程 检检 验验 输出输出 0 0 +25V 作输出端作输出端编编 程程 禁禁 止止 高阻高阻 0 1 +25V 端呈高阻状态端呈高阻状态输出输出构成构成128 16 8位的存储单元矩阵位的存储单元矩阵EPROM2716逻辑构造图逻辑构造图EPROM2716引脚陈列图引脚陈列图当写入时，只需置当写入时，只需置 = 0， = 0， = 1，

12、READY = 1 参与地址码和参与地址码和存入数码即可。存入数码即可。读出时置读出时置 =0， =0， =1，READY 为恣意，可输出对应地址码为恣意，可输出对应地址码的存储数据。的存储数据。CE二、电可擦除可编程只读存储器二、电可擦除可编程只读存储器E2PROM写写入入的的数数据据可可电电擦擦除除，用用户户可可以以多多次次改改写写存存储储的的数数据据。运运用用方便。方便。 2817E2ROM引脚图引脚图RAM 分类分类静态静态 RAM(即即 Static RAM，简称，简称 SRAM)动态动态 RAM(即即 Dynamic RAM，简称，简称 DRAM)随机存取存储器随机存取存储器(RA

13、M(RAM，即，即Random Access Memory) Random Access Memory) RAM 的存储矩阵由触发器或动态存储单元构的存储矩阵由触发器或动态存储单元构成，成， 是时序逻辑电路。是时序逻辑电路。RAM 任务时能读出，任务时能读出， 也能写入。读或写由读也能写入。读或写由读 / 写控制电路进展控制。写控制电路进展控制。 RAM 掉电后数据将丧失。掉电后数据将丧失。在读出过程中进展刷新存储单元在读出过程中进展刷新存储单元15.2 随机存取存储器随机存取存储器 15.2.1 RAM15.2.1 RAM的电路构造和任务原理的电路构造和任务原理一、六管静态存储单元及读写控制

14、电路一、六管静态存储单元及读写控制电路 构成构成RS触发器双稳触发器双稳态电路，存储态电路，存储1位二值信息位二值信息0或或1门电路门电路 读读/写控制电路，写控制电路，I/O端为输端为输入入/输出双向传输线的信号端，信息由此写输出双向传输线的信号端，信息由此写入或读出。入或读出。等于等于1不可任务，等于不可任务，等于0可任务可任务当当Yj = 1时，使时，使 T7、T8 导通，假设为导通，假设为0，就截止。，就截止。当当Xi = 1，T5、T6 导通，导通， 与与 位线接通；当位线接通；当Xi = 0，T5、T6 截止，截止，那么联络切断。那么联络切断。存储单元由存储单元由 MOS管组成管组

15、成T5、T6 为存储单元门控为存储单元门控管，起模拟开关作用，控管，起模拟开关作用，控制制 RS 触发器输出端触发器输出端Q Q 与与B B 位线的联络。位线的联络。T5 T6 由行选择线由行选择线Xi 控制。控制。一列存储单元公用的门控一列存储单元公用的门控管管T7、 T8由列选择线由列选择线 Yj 控制。控制。二、二、2114型静态型静态RAM引见引见逻辑符号图逻辑符号图电路构造图电路构造图行地址线64根行选择线列地址线16根列选择线一个六管静态存储单元一个六管静态存储单元存储单元以T2和C 为主组成信息存储于C 中。当电容中充有一定电荷时，T2导通，表示存储信息为0；当电荷少或是没有，

16、T2不能导通，表示存储信息为1。此时当此时当C C上有电荷上有电荷 ，使，使T2T2导通时，导通时，那么那么T2T2漏极为漏极为0 0信息，经信息，经T3T3管经过管经过T5T5管输出管输出DO = 0DO = 0。假设。假设C C上无电荷上无电荷输出为输出为1 1。 D1 经经T4 送入刷新电路，在送入刷新电路，在G3 门门输出为输出为D1反置信号。反置信号。假设假设D1 =1，那么，那么T1 传送传送0 信号，信号，电容电容C 放电；假设相反传送放电；假设相反传送1 信信号，电容号，电容C 充电。即分别存储充电。即分别存储1和和0信息。信息。 Xi Yi均为均为1，T1 T4导通。导通。

17、=0，G2被封锁，被封锁，G1翻开。翻开。 =1， Xi Yi 均为均为1，T3 T5导通。导通。 假设读位线为假设读位线为0 ，G1输出也为输出也为0 ，使，使“写位线为写位线为1，对，对C充电进展刷新。充电进展刷新。动态动态RAM特点：要在读出过程中特点：要在读出过程中进展刷新存储单元的操作。进展刷新存储单元的操作。三、三管动态存储单元三、三管动态存储单元T1、T3构成门控管写操作时写操作时读操作时读操作时000101读写控制线并联读写控制线并联片选信号并联片选信号并联输出字总位数输出字总位数扩展扩展8位位为为1 1时时任务有输出任务有输出 使字线使字线1K扩展为扩展为2K为为0 0时时任

18、务有输出任务有输出15.2.2 RAM15.2.2 RAM存储容量的扩展方法存储容量的扩展方法一、位数的扩展一、位数的扩展二、字数的扩展二、字数的扩展15.3 可编程逻辑阵列器件可编程逻辑阵列器件只读存储器只读存储器ROMROM由地址译码器和组成矩阵方式的由地址译码器和组成矩阵方式的存储单元构成。存储单元构成。ROMROM中的地址译码器也可用存储单元组成的矩阵中的地址译码器也可用存储单元组成的矩阵电路构成，这样的电路可以用来表示组合逻辑电路电路构成，这样的电路可以用来表示组合逻辑电路的最小项与或表达式，假设将其输出给触发器的最小项与或表达式，假设将其输出给触发器再反响到输入端，还可实现时序逻辑

19、电路的功能。再反响到输入端，还可实现时序逻辑电路的功能。由用户本人根据要求来编程存入信息，构成了公用由用户本人根据要求来编程存入信息，构成了公用集成逻辑器件，称为可编程逻辑器件集成逻辑器件，称为可编程逻辑器件PLD 我们知，恣意组合逻辑电路均可用最小项与或式或者简化的与或式表示。下表为全加器的真值表。15.3.1 PLD15.3.1 PLD根本电路的构造、功能与习惯表示法根本电路的构造、功能与习惯表示法0 11 01 01 1 1 0 0 1 0 1 1 1 0 1 1 1m4m5m6m70 00 10 11 0 0 0 0 0 0 1 0 1 0 0 1 1m0m1m2m3输出Ci Si输入

20、Ai Bi Ci-1最小项输出Ci Si 输入Ai Bi Ci-1最小项与或逻辑表达式为：与或逻辑表达式为：简化表示的与、或阵列简化表示的与、或阵列上述两个与或表达式可用二极管固定 ROM 来实现。把输入变量Ai、Bi、Ci-1看作ROM中的地址码A2、A1、A0，而把输出变量Si、Ci看作 ROM 的输出数据D1、D0，如下图。用二极管固定ROM实现全加器D1 D2 D3 D1 D2 D3 实现与的逻辑式：实现与的逻辑式：D4D7D4D7组成或逻辑电路：组成或逻辑电路：即为如下图的二极管与门电路 在前所述的PROM存储器，其与阵列是固定的，用作地址译码器，而或阵列是可编程的。图8.3.4PL

21、D逻辑图形符号(a)与门(b)或门 (c)衔接方式(d)互补输入缓冲器 (e)三态输出缓冲器 这也是一种可编程图形符号，习惯上用以下图所示方式表示。这也是一种可编程图形符号，习惯上用以下图所示方式表示。一、一、PLAPLA的构造的构造可编程逻辑阵列由可编程的与阵列、可编程的或阵列可编程逻辑阵列由可编程的与阵列、可编程的或阵列和三态输出缓冲器组成。和三态输出缓冲器组成。15.3.215.3.2可编程逻辑阵列可编程逻辑阵列PLAPLATIFPLA839TIFPLA839三态输出三态输出PLAPLA内部构造图内部构造图TIFPLA839TIFPLA839三态输出三态输出PLAPLA引脚陈列引脚陈列二

22、、二、PLAPLA在时序逻辑电路中的运用在时序逻辑电路中的运用PLAPLA可用来实现任一种组合逻辑电路，也可实现时序逻辑电路。可用来实现任一种组合逻辑电路，也可实现时序逻辑电路。例：用时序逻辑型例：用时序逻辑型PLAPLA组成同步组成同步2 2位二进制加法计算器。位二进制加法计算器。1 1、表中所示为、表中所示为2 2位二进制加法计数器的计数形状表和位二进制加法计数器的计数形状表和D D端的鼓励表。端的鼓励表。2 2、列出、列出D D的函数式和次态逻辑式的函数式和次态逻辑式1 10 01 10 01 01 10 11 10 11 00 00 1鼓励表次 态 初 态鼓励表次 态初 态表22位二进

23、制计数形状表3 3、确定输入变量、输出变量、确定输入变量、输出变量输入变量为输入变量为 及及 CP 和和输出变量为输出变量为 ，又作为下一个初态输入。，又作为下一个初态输入。或阵列的输出变量或阵列的输出变量 D1、D0 作为作为 D 触发器的输入。触发器的输入。4 4、设置熔丝衔接的交叉点、设置熔丝衔接的交叉点用时序逻辑型PLA实现时序逻辑电路如右图所示： 将触发器输出Q0、Q1 作为与阵列的输入，由或阵列得到D0、D1输出又送入D触发器的D端。在CP作用下，即可实现加法计数。即当R = 1，触发器清零；EN = 1，三态门G1、G2可任务。高阻形状，可编程可正常任务输出为零可正常任务G1、G

24、2三态门D触发器不清零0 011不清零0 101异步清零1 110不清零0 100控制功能R ENPR /MM及 PR/ 的控制功能此外，在电路中还设置具有熔丝构造的可编程接地控制端M和三态门使能端及清零控制端PR / 。由G3、G4门电路功能可知，其输出分别为：R = M (PR/ )和EN = M + (PR/ ) = M (PR/ )。M端熔丝烧断M = 1。其功能如下表所示。Y0Y5所表示的与项是可编程的，而所表示的与项是可编程的，而O0 = Y0 +Y1、O1 = Y2 + Y3、O2 = Y4 + Y5的或阵列是的或阵列是固定的，输入信号固定的，输入信号 Ii 由输入缓冲器转换成有

25、互补性质的两个输入变量。这种由输入缓冲器转换成有互补性质的两个输入变量。这种PAL的电路只适用于实的电路只适用于实现组合逻辑电路。现组合逻辑电路。图图8.3.7PAL的根本构造的根本构造15.3.3 15.3.3 可编程阵列逻辑可编程阵列逻辑PALPAL 将或阵列中相或的项给以固定，与阵列允许用户编程设置，这种将或阵列中相或的项给以固定，与阵列允许用户编程设置，这种逻辑器件称为可编程阵列逻辑器件，简称逻辑器件称为可编程阵列逻辑器件，简称PAL。GALGAL器件可分为两大类：器件可分为两大类：一、与一、与PALPAL类似：与阵列可编程，而或阵列固定衔接。类似：与阵列可编程，而或阵列固定衔接。二、

26、与二、与PLAPLA类似：与、或阵列均可编程。类似：与、或阵列均可编程。 GAL16V8的引脚陈列如右图所示。外形为的引脚陈列如右图所示。外形为双列直插式双列直插式20脚芯片，它有脚芯片，它有8个输入端个输入端I7I0，8个输个输出端出端O7O0，还有一个输入端，还有一个输入端In用于与相邻芯片的用于与相邻芯片的输出端级联，此外还有一个用作时钟也可用作信号输出端级联，此外还有一个用作时钟也可用作信号输入端输入端CL，电源输入为，电源输入为VDD = +5V和和VSS接地。其接地。其可擦写次数可达可擦写次数可达100次次,存取时间为存取时间为30 ns，数据可，数据可长期保管。长期保管。15.3

27、.4 15.3.4 通用阵列逻辑通用阵列逻辑GALGAL图图8.3.9GAL16V8的引脚陈列的引脚陈列 GAL16V8逻辑电路构造逻辑电路构造OLMC的逻辑电路构造的逻辑电路构造 将原属于编程器的写入将原属于编程器的写入擦除控制电路及高压脉冲发生器电路也集成至擦除控制电路及高压脉冲发生器电路也集成至PLD芯片中。因此编程芯片中。因此编程时只需外加时只需外加5V电压，不用将电压，不用将PLD从系统的电路板取下，实现了在系统可编程。从系统的电路板取下，实现了在系统可编程。一、低密度一、低密度ISPPLDISPPLD低密度低密度ISPPLDISPPLD是在是在 GAL GAL 的根底上添加了写入擦

28、除控制的根底上添加了写入擦除控制电路。电路。二、高密度二、高密度ISPPLDISPPLD高密度高密度ISPPLDISPPLD又称又称isp LSIisp LSI。15.3.515.3.5在系统可编程逻辑器件在系统可编程逻辑器件ISP-PLDISP-PLDisp GAL16Z8的电路构造框图的电路构造框图1、正常任务方式、正常任务方式接通电源后，假设设接通电源后，假设设MODE = 1，SDI = 0，电路即，电路即能自动进入正常任务方式，能自动进入正常任务方式，2、诊断任务方式、诊断任务方式假设设假设设MODE = 1，SDI = 1，电路进入诊断任务方式，这，电路进入诊断任务方式，这时，各输

29、出逻辑宏单元时，各输出逻辑宏单元OLMC中的触发器自动接成串行移位中的触发器自动接成串行移位存放器，在存放器，在DCLK时钟信号作时钟信号作用下，内部收据由用下，内部收据由SDO端顺序端顺序地被读出，同时又可从地被读出，同时又可从SDI端对端对移位存放器写入新的数据，实移位存放器写入新的数据，实现诊断和预置功能。现诊断和预置功能。3、编程任务方式、编程任务方式假设设假设设MODE = 0，电路进，电路进入编程任务方式。这时分三步进入编程任务方式。这时分三步进展：首先将编程数据从展：首先将编程数据从SDI端输端输入，然后再从入，然后再从SDO端读出，以端读出，以校验数据能否正确，确认无误后，校验

30、数据能否正确，确认无误后，最后写入最后写入E2CMOS存储单元。存储单元。一、低密度一、低密度ISPPLDISPPLD二、高密度二、高密度 ISPPLD ISPPLDisp LSI 的电路构造框图的电路构造框图图图8.3.13isp LSI1016器件通用逻辑块器件通用逻辑块(GLB)的电路构造的电路构造1 1、通用逻辑模块、通用逻辑模块(GLB)(GLB)的电路构造的电路构造 经过编程将经过编程将GLB设置成其它设置成其它4种衔接方式：种衔接方式：(1)、高速旁路方式：将与或输出端、高速旁路方式：将与或输出端F0F3直接与直接与OLMC相连，不相连，不用经过乘积项共享的编程阵列。用经过乘积项

31、共享的编程阵列。(2)、单项乘积方式：与逻辑阵列中任一个单项乘积项的与门输出、单项乘积方式：与逻辑阵列中任一个单项乘积项的与门输出端可与任一个端可与任一个OLMC的输入端直接相连。的输入端直接相连。(3)、异或逻辑方式：将与逻辑阵列中任一个与门输出和或逻辑阵、异或逻辑方式：将与逻辑阵列中任一个与门输出和或逻辑阵列输出列输出F0F3中的一个，两者共同输入到一个异或门，其输出再中的一个，两者共同输入到一个异或门，其输出再接入接入OLMC的输入端。的输入端。(4)、多重方式：同一个、多重方式：同一个GLB中的中的4个输出可以同时采用上述几种个输出可以同时采用上述几种不同配置方式。不同配置方式。2、输

32、入输出单元、输入输出单元(IOC)的组态的组态将将I / O单元配置为单元配置为8各组态：各组态：(1)、用作输入单元有、用作输入单元有3种组态，即：引脚输入经过缓冲器输入，种组态，即：引脚输入经过缓冲器输入，或将此输入在时钟脉冲作用下由或将此输入在时钟脉冲作用下由D触发器构成锁存输入或存放器触发器构成锁存输入或存放器输入。输入。(2)、用作输出单元有、用作输出单元有3种组态，即：经缓冲器或反相输出缓冲器种组态，即：经缓冲器或反相输出缓冲器或三态输出缓冲器送到输出引脚。或三态输出缓冲器送到输出引脚。(3)、用作双向传输单元有、用作双向传输单元有2种组态：一种是经三态缓冲器输出种组态：一种是经三

33、态缓冲器输出经缓冲器输入的双向传输，另一种是经三态缓冲器输出在时钟经缓冲器输入的双向传输，另一种是经三态缓冲器输出在时钟脉冲作用下经脉冲作用下经D触发器输入的双向传输。触发器输入的双向传输。3、isp LSI1000及及2000系列器件的编程接口系列器件的编程接口目前目前Lattice公司消费的公司消费的iap LSI有有1000、1000E、2000、3000、6000系列，其编程接系列，其编程接口各不一样。以下图所示为口各不一样。以下图所示为1000、2000系列系列isp LSI器件的编程接口。器件的编程接口。图图8.3.14isp LSI器件的编程接口器件的编程接口Isp LSI编程是

34、在计算机控制进编程是在计算机控制进展的。在左图中，当编程使能信号展的。在左图中，当编程使能信号ispEN = 1时，那么时，那么isp LSI器件为器件为正常任务形状；当正常任务形状；当ispEN = 0时，一时，一切切IOC的输出三态缓冲器无被置成的输出三态缓冲器无被置成高阻形状，那么器件进入编程任务高阻形状，那么器件进入编程任务形状。形状。MODE为方式控制信号。为方式控制信号。SCLK为时钟串行输入。为时钟串行输入。SDI为串行为串行数据和命令输入端，数据和命令输入端，SDO为串行数为串行数据输出端。据输出端。现场可编程门阵列与前面所述的可编程逻辑器件相比，其构造不受与现场可编程门阵列与

35、前面所述的可编程逻辑器件相比，其构造不受与 或阵列限制，或阵列限制，也不受触发器和也不受触发器和I / O端数量聘用制，它可以构成任何复杂的逻辑电路，更适宜构成多级逻端数量聘用制，它可以构成任何复杂的逻辑电路，更适宜构成多级逻辑功能。由于内部可编程模块的陈列方式与前述可编程器件门阵列中单元的陈列方式类似，辑功能。由于内部可编程模块的陈列方式与前述可编程器件门阵列中单元的陈列方式类似，因此沿用门阵列称号。因此沿用门阵列称号。FPGA属高密度属高密度PLD，集成度高达，集成度高达3万万/片以上。片以上。15.3.6 15.3.6 现场可编程门阵列现场可编程门阵列FPGAFPGA 右图所示为右图所示

36、为FPGA根本构造的根本构造的表示图，由可编程的输入输出模块表示图，由可编程的输入输出模块(IOB)、可编程逻辑模块、可编程逻辑模块(CLB)和可编程和可编程连线资源连线资源(IR)组成，另外还有一个用于组成，另外还有一个用于存放编程数据的静态存储器，其中设定存放编程数据的静态存储器，其中设定的数据用来确定三各可编程单元的任务的数据用来确定三各可编程单元的任务形状。形状。一、一、FPGA的根本构造的根本构造图图8.3.15FPGA根本构造表示图根本构造表示图442176 442128 1220 346 2560 256 1024 (32 x 32) 25000XC4025E 53984 539

37、36 428 126 360 80 100 (10 x 10) 3000XC4003E PROM容量(Bit) 编程数据 总量(Bit) 数据构造 数量(个) 数据构造 长度(Bit) 触发器 (个)IOB个数 GLB个数 (行 x 列)门数 器件 型号XC4000E系列的系列的FPGA典型容量典型容量二、可编程逻辑模块二、可编程逻辑模块CLBCLBCLB是是FPGA的根本逻辑单元，由逻辑函数发生器、触发器、进位逻辑、编程数据存储单元、的根本逻辑单元，由逻辑函数发生器、触发器、进位逻辑、编程数据存储单元、数据选择器及其它控制电路组成。数据选择器及其它控制电路组成。在在CLB中有中有2个个4变量

38、函数发生器和变量函数发生器和1个个3变量函数发生器。经组合后，可实现变量函数发生器。经组合后，可实现9个变量的组合逻个变量的组合逻辑函数。对辑函数。对3变量函数需求变量函数需求8位指定代码编程，位指定代码编程，4变量函数要变量函数要16位指定代码编程，经过查表方式设计，位指定代码编程，经过查表方式设计，予以一一对应，可获得众多的组合逻辑函数。予以一一对应，可获得众多的组合逻辑函数。三、输入输出模块三、输入输出模块IOB1.引脚用作输出：内部逻辑信号进入引脚用作输出：内部逻辑信号进入IOB模块后，经过各级选择器编程，选择能否反相，再模块后，经过各级选择器编程，选择能否反相，再选择直接送三态缓冲器

39、或经选择直接送三态缓冲器或经D触发器送三态缓冲器。触发器送三态缓冲器。2 2、引脚用作输入：外部信号经输入缓冲器可以选直进入内、引脚用作输入：外部信号经输入缓冲器可以选直进入内部逻辑或经部逻辑或经D D触发器存放后进入内部逻辑。触发器存放后进入内部逻辑。四、可编程连线资源四、可编程连线资源IRIR分布于分布于CLB阵列的行、列间阵列的行、列间隙中，为程度和垂直上、下两层金隙中，为程度和垂直上、下两层金属线栅格状构造，如右图所示。属线栅格状构造，如右图所示。图图8.3.16可编程连线资源表示图可编程连线资源表示图图图8.3.17可编程开关矩阵可编程开关矩阵PSM及构造及构造 PSM PSM是可编

40、程开关矩阵，构造如以下图所示，其作用好像是可编程开关矩阵，构造如以下图所示，其作用好像多根导线转接的接线盒，经过编程，可将任一方导游线能到其多根导线转接的接线盒，经过编程，可将任一方导游线能到其它方向的某根导线，即实现上下、左右和四个直角弯头的它方向的某根导线，即实现上下、左右和四个直角弯头的6 6个个通路的开关接通。通路的开关接通。当一个数字系统由多片当一个数字系统由多片ISP PLD组成时，假设要改动电路的逻辑组成时，假设要改动电路的逻辑功能，不仅要重新设置每个功能，不仅要重新设置每个ISP PLD的组态，还需改动它们之间的衔的组态，还需改动它们之间的衔接及其外围电路的衔接，这些外围电接及

41、其外围电路的衔接，这些外围电路有负载电路、显示器件等。为满足路有负载电路、显示器件等。为满足这一需求，这一需求，Lattice公司消费了在系统公司消费了在系统可编程通用数字开关，简称可编程通用数字开关，简称isp GDS。15.3.715.3.7在系统可编程通用数字开关在系统可编程通用数字开关isp GDSisp GDSisp GDS22 的构造框图的构造框图Isp GDS22的构造框图，它由可编程开关矩的构造框图，它由可编程开关矩阵和一些输入输出单元阵和一些输入输出单元IOC组成。组成。经过编程的方法可将经过编程的方法可将A列的某列的某一个一个IOC与与B列中某一个列中某一个IOC接通。接通

42、。当当C0 = 0时，电路为输出方式，输出端的时，电路为输出方式，输出端的三态缓冲器为任务形状。这时三态缓冲器为任务形状。这时4 选选 1 的数据选的数据选择器选中一个，经三态缓冲器送到输出端。数择器选中一个，经三态缓冲器送到输出端。数据选择器由据选择器由C2C1编程选择。编程选择。图图8.3.19isp GDS22的输入输出单元的输入输出单元(IOC)当当C2C1 = 11时，输出为开关矩阵的输入信号；当时，输出为开关矩阵的输入信号；当C2C1 = 10时，将开关矩阵的输入信号反相后输出；当时，将开关矩阵的输入信号反相后输出；当C2C1 = 01或或00时，输出端相应设置成高电平或低电平输出。当时，输出端相应设置成高电平或低电平输出。当C0 = 1时，时，三态缓冲器为制止形状三态缓冲器为制止形状(即其输出端呈高阻形状即其输出端呈高阻形状)，并设，并设C1 = 0时可使开关矩阵信号直接与时可使开关矩阵信号直接与I /O端口相通。端口相通。