《第6章时序逻辑电路》由会员分享，可在线阅读，更多相关《第6章时序逻辑电路（86页珍藏版）》请在金锄头文库上搜索。
1、学学习要点要点l了解了解了解了解时时序序序序逻辑电逻辑电路的特点与分路的特点与分路的特点与分路的特点与分类类。l掌掌掌掌握握握握时时序序序序逻逻辑辑电电路路路路的的的的分分分分析析析析方方方方法法法法，能能能能熟熟熟熟练练分分分分析析析析计计数数数数器等常用器等常用器等常用器等常用时时序序序序逻辑电逻辑电路路路路。l了了了了解解解解时时序序序序逻逻辑辑电电路路路路的的的的设设计计方方方方法法法法，能能能能设设计计简简单单的的的的时时序序序序逻辑电逻辑电路路路路。第六章第六章 时序序逻辑电路路1.6.1 概 述2.组合合逻辑电路：路：t时刻刻输出出仅与与t时刻刻输入有关，入有关， 与与t以前的状
2、以前的状态无关。无关。时序序逻辑电路：路：t时刻刻输出不出不仅与与t时刻刻输入有关，入有关， 还与与电路路过去的状去的状态有关。有关。一、一、组合合逻辑电路和路和时序序逻辑电路的区路的区别1、从、从逻辑功能上看功能上看3.组合合逻辑 电路路组合合逻辑电路的框路的框图时序序逻辑电路框路框图存存储电路主要路主要由触由触发器构成器构成4.X外部外部输入入Y外部外部输出出Z触触发器的控制器的控制输入入Q触触发器的状器的状态输出出时序序电路的路的结构：构：1）由）由组合合电路和存路和存储电路（触路（触发器）构成；器）构成；2）触）触发器的状器的状态与与电路的路的输入信号共同决定了入信号共同决定了电路的路
3、的输出。出。 一个一个时序序电路可以没有路可以没有组合合电路部分，路部分，但是不能没有存但是不能没有存储电路。路。5.2、从、从电路路结构上看构上看3、从功能描述上看、从功能描述上看组合合电路不含存路不含存储信息的触信息的触发器等元件。器等元件。时序序电路一定含有存路一定含有存储信息的元件信息的元件触触发器。器。6.二、二、时序序逻辑电路的形式路的形式1、Moore型型 输出出仅与存与存储电路的路的现态Q有关，而与有关，而与当前当前输入无关。入无关。2、Mealy型型 输出不出不仅与存与存储电路的路的现态Q有关，而且有关，而且还与当前与当前输入有关。入有关。7.三、三、时序序逻辑电路的分路的分
4、类8.6.2 时序逻辑电路的分析方法9.一、分析步一、分析步骤异步异步10.二、分析二、分析举例例同步同步时序序电路分析路分析1、无外部、无外部输入的入的时序序电路路例例1 试分析分析图示示电路，并画出状路，并画出状态图和和时序序图。11.1）时钟方程方程 CLK1=CLK2=CLK（对同步同步电路可省去）路可省去）2）驱动方程（方程（输入方程）入方程）3）状）状态方程方程由由JK特性方程：特性方程：Q*=JQ+KQ可得各触可得各触发器的次器的次态表达式表达式状状态方程方程12.4）状）状态转换表（依次表（依次设初初态，求次，求次态）5）状）状态图主循主循环无效状无效状态电路具有自启路具有自启
5、动能力能力13.6）波形）波形图功能功能：同步三：同步三进制制计数器，有自启数器，有自启动能力能力14.例例2 试分析分析图示示时序序电路的路的逻辑功能。功能。（带有外部有外部输出出Y，触，触发器器为主从主从JK F-F）15.1）时钟方程方程 （略）（略）2）驱动方程（方程（输入方程）入方程）16.3）状）状态方程方程由由JK特性方程：特性方程：Q*=JQ+KQ可得各触可得各触发器的次器的次态表达式表达式状状态方程方程4）输出方程出方程17.5）状）状态转换表（依次表（依次设初初态，求次，求次态）18.状状态转换表的另一种形式：表的另一种形式：19.6）状）状态图20.2、有外部、有外部输入
6、的入的时序序电路路例例1 试分析分析图示示时序序电路。路。21.1）驱动方程（方程（输入方程）入方程）2）输出方程出方程22.3）状）状态方程方程由由T特性方程：特性方程：得：得：23.4）状）状态转换表表24.5）状）状态图25.例例2 试分析分析图示示时序序电路。路。26.1）驱动方程（方程（输入方程）入方程）2）输出方程出方程3）状）状态方程方程27.4）状）状态表表28.5）状）状态图29.6）波形）波形图设Q=0（初（初态），加到），加到输入端入端A、B的波形如的波形如图。30.31.7）功能分析）功能分析该电路路为串行加法器串行加法器电路路A被加数，被加数， B加数加数Y加法和，加
7、法和， Q进位位波形波形图表示了两个八位二表示了两个八位二进制数相加得到制数相加得到 和数的和数的过程。程。A=01101100，B=00111010，Y=1010011032.6.3 时序逻辑电路的设计方法33.一、一、设计步步骤1. 设定状定状态从从逻辑功能要求出功能要求出发，确定，确定输入、入、输出出变量量以及以及电路的状路的状态数。通常取原因（或条件）数。通常取原因（或条件）为输入入变量，量，结果果为输出出变量。量。2. 画状画状态图这一步是关一步是关键。对每一个需要每一个需要记忆的的输入入信息用一个状信息用一个状态来表示，以确定所涉及来表示，以确定所涉及电路路需多少个状需多少个状态。
8、此。此时状状态用用S0、S1、.来表示。来表示。34.3. 状状态化化简消去原始状消去原始状态中的多余状中的多余状态以得到最以得到最简状状态图。4. 状状态编码给化化简后的状后的状态图中的每一个状中的每一个状态赋以二以二进制制码。二二进制制码的位数的位数 n等于触等于触发器的个数器的个数，它与，它与电路的路的状状态数数m之之间应满足：足：35.5. 选触触发器器类型型6. 求求输出方程、状出方程、状态方程、方程、驱动方程方程7. 画画电路路图8. 检查自启自启动能力能力36.二、二、设计举例例Moore型同步型同步时序序电路路设计例例1 试设计一个自然一个自然态序、序、带进位位输出端的同步出端
9、的同步 五五进制制计数器。数器。解：解： 1）设定状定状态，作原始状，作原始状态图37.2）状）状态编码M=5， 取触取触发器位数器位数 n=338.3）编码后状后状态图4）选触触发器器类型型选用用3个下降沿触个下降沿触发的的JK触触发器器39.电路次路次态/输出（出（ ）卡）卡诺图5）求）求输出方程、状出方程、状态方程、方程、驱动方程方程方法一：方法一：40.卡卡诺图的分解的分解41.由卡由卡诺图得状得状态方程和方程和输出方程：出方程：将状将状态方程方程变换为JK触触发器特性方程器特性方程 的的标准形式，就可以找出准形式，就可以找出驱动方程：方程：42.43由此可得由此可得驱动方程：方程：.
10、方法二：方法二：44.45.46.输出方程：出方程：驱动方程：方程：由特性方程由特性方程得状得状态方程：方程：检查所所设计电路是否具有自启路是否具有自启动能力能力47.6）作）作电路路图48.7）检查自启自启动能力能力由状由状态方程可得：方程可得：由此表可以看出，由此表可以看出，电路具有自启路具有自启动能力。能力。49.8）完整状）完整状态图50.例例2 试设计一个模可一个模可变递增同步增同步计数器，当控制数器，当控制信号信号X=0时为三三进制制计数，数，X=1时为四四进制制计数。数。设置一个置一个进位位输出端出端C。解：解：1）根据）根据题意画状意画状态图51.2）状）状态编码3）编码后状后
11、状态转换表表52.53.4）选触触发器器M=4， 取触取触发器位数器位数 n=2使用两个上升沿触使用两个上升沿触发的的D触触发器器5）求）求输出方程、出方程、驱动方程方程54.利用利用D触触发器激励表求器激励表求驱动方程：方程：55.6）检查自启自启动能力能力由状由状态方程：方程：得：得：有自启有自启动能力。能力。7）电路路图略略56.Mealy型同步型同步时序序电路路设计例：例：设计一个串行数据一个串行数据检测器，要求器，要求连续输入三个入三个或三个以上或三个以上“1”时输出出为1，其余情况下，其余情况下输出出为0。设输入入变量量为X，输出出变量量为Y用用X（1位）表示位）表示输入数据入数据
12、用用Y（1位）表示位）表示输出（出（检测结果）果）解：解：1）设定状定状态57.6.4 若干常用的时序逻辑电路58.6.4.1 寄存器和移位寄存器寄存器和移位寄存器一、寄存器一、寄存器1. 寄存器的寄存器的定定义能能够暂存数据的部件。存数据的部件。寄存器的寄存器的功能功能接受、存放、接受、存放、传送数据。送数据。寄存器的寄存器的组成成触触发器及器及门电路。路。说明：明：对寄存器中的触寄存器中的触发器只要求它具有置器只要求它具有置1、置、置0 的功能即可，因而无的功能即可，因而无论用何种用何种类型的触型的触发器器 都可都可组成寄存器。成寄存器。59.2. 寄存器的种寄存器的种类1）并行并行输入寄
13、存器入寄存器输入数据可同入数据可同时送入送入 寄存器内。寄存器内。2）串行串行输入寄存器入寄存器即即“移位寄存器移位寄存器”，数据串行数据串行输入，有左移、右移、双向移位。入，有左移、右移、双向移位。3）静静态移位寄存器移位寄存器由触由触发器作存器作存储单元，元，输入的数据可入的数据可长久保留。久保留。4）动态移位寄存器移位寄存器由由电容作存容作存储单元，元，输入的数据不可入的数据不可长久保留，需刷新。久保留，需刷新。60.3. 基本寄存器基本寄存器数据并行数据并行输入，并行入，并行输出。出。61.四位寄存器四位寄存器74HC17562.功能表：功能表：这种寄存器具有很种寄存器具有很强的抗干的
14、抗干扰能力。能力。63.二、移位寄存器二、移位寄存器移位寄存器移位寄存器可以可以进行移位操作的寄存器。行移位操作的寄存器。它同它同时具有寄存和移位两个功能。具有寄存和移位两个功能。数字数字电路中，加减运算用加法器。减法器完成，路中，加减运算用加法器。减法器完成，乘、除运算乘、除运算则用移位以后再加的用移位以后再加的办法完成。法完成。例：例： 求求 A=1010 与与 B=1101 的的积。64.演算演算过程：程：求几求几项“部分部分积”之和之和65.1. 分分类1）左移左移在一个移位命令作用下，寄存器中在一个移位命令作用下，寄存器中各位（各位（bit）的信息依次向左移）的信息依次向左移动一位。
15、一位。66.设：输入的代入的代码次序是次序是1011。送数前，先将寄存器。送数前，先将寄存器清零，然后在清零，然后在4个个CLK脉冲的作用下将数据送入寄脉冲的作用下将数据送入寄存器，并可在存器，并可在4个触个触发器的器的输出端得到并行出端得到并行输出的出的代代码。67.68.2）右移）右移3）双向移位（）双向移位（74LS194）2. 应用用数数码的串入、并出的串入、并出变换电路路电路由两部分路由两部分组成：成：右移寄存器右移寄存器由触由触发器器组成；成；取取样电路路由由4个与个与门组成。成。69.70. CLK脉冲与取脉冲与取样信号的信号的时间关系如关系如图，为保保证电路正确工作，取路正确工
16、作，取样信号必信号必须与与CLK上升沿上升沿错开，而开，而且取且取样脉冲脉冲频率是率是时钟脉冲脉冲频率的率的1/4。即：即：71.工作原理：工作原理： 每来每来4个个CLK，数据逐位串入，在下一个，数据逐位串入，在下一个CLK到来之前，到来之前，发出一个取出一个取样信号，以达到串入、并信号，以达到串入、并出目的。出目的。72.3. 74LS194四位双向移位寄存器四位双向移位寄存器1）框）框图73.2）工作方式控制）工作方式控制74.3）功能）功能 这是一种功能是一种功能较齐全的移位寄存器，具有清零、全的移位寄存器，具有清零、左移、右移、并行加左移、右移、并行加载、保持五种功能。、保持五种功能
17、。保持保持并行加并行加载75.4）用）用74194实现左移、右移及并行加左移、右移及并行加载。右移串出右移串出76.左移串出左移串出77.78.5）74194扩展展应用（用（4位位8位）位）79.三、移位寄存器型三、移位寄存器型计数器数器环形形计数器（数器（m=n）80.例：用例：用74194构成构成M=3的的计数器。数器。81.6.4.2 计数器数器一、一、计数器的特点和分数器的特点和分类1. 特点特点用来用来记忆脉冲的个数脉冲的个数2. 分分类按按计数脉冲数脉冲输入方式分入方式分同步同步计数器数器各各F-F受同一受同一时钟脉冲控脉冲控 制，状制，状态的更新是同步的。的更新是同步的。异步异步
18、计数器数器有的有的F-F直接受直接受输入入计数数 脉冲控制，有的将其他脉冲控制，有的将其他 F-F的的输出出CLK，状，状态的的 更新有先后。更新有先后。82.按按计数的增减数的增减趋势分分加加计数数减减计数数可逆可逆计数数按模数按模数M分分类二二进制制计数器（数器（M=2）十十进制制计数器（数器（M=10）M进制制计数器（任意数器（任意进制）制）按集成度分按集成度分小小规模集成模集成计数器数器中中规模集成模集成计数器数器83.二、同步二、同步计数器数器1. 同步二同步二进制加制加计数器数器同步同步计数器的特点：数器的特点：输入入CLK接各触接各触发器的器的时钟脉冲脉冲输入端，各触入端，各触发器器翻翻转同同时进行，且与行，且与CLK同步，技同步，技术速度速度较快。快。84.85.86.
