《集成电路制造中的质量控制和成品率培训通用课件》由会员分享，可在线阅读，更多相关《集成电路制造中的质量控制和成品率培训通用课件（83页珍藏版）》请在金锄头文库上搜索。
1、集成电路制造中的质量控制和成品率培训课件内容 前言（一）成品率和成品率模型（二）制造环境沾污控制（三）工艺优化和试验设计(DOE)（四）统计过程控制(SPC)（五）工艺设备状态的控制 (Off-line QC)（六）产品工艺的控制 (On-line QC)（七）PCM在质量控制中的作用（八）低合格率圆片原因分析前言前言质量目标产品指标符合客户（设计）要求参数一致性和重复性好成品率高可靠性高前言前言实现质量目标的措施质量保证体系（ISO9000，ISO16949）质量体系文件；人员培训；产品设计和工艺开发的程序和评审；供应商评审和进料检验；仪器计量；不合格品控制；出厂检验；5S管理；内审制度制造
2、过程的质量控制 (QC)沾污控制；统计工具的应用；生产设备状态稳定；关键工艺参数的监控；PCM的监控作用（一）成品率和成品率模型（一）成品率和成品率模型成品率代工（Fundry）Y=Y1*Y2*Y3 Y1 (Line Yield) PCM inWafer startY2 (PCM Yield) PCM out/PCM inY3(Visual Yield)Stock in/PCM out成品率公司品牌产品Y=Y1*Y2*Y3Y1 (Line Yield)= 出片数/投入片数Y Y2 2 拣选测试合格率拣选测试合格率(Wafer Sort Yield) (Wafer Sort Yield) = =
3、合格芯片数合格芯片数/ /总芯片数总芯片数Y3 （封装合格率） =封装合格数/合格芯片数成品率趋势图（例）成品率趋势图（例）影响成品率的因素硅片直径芯片尺寸制造环境工艺复杂性（光刻版数，工艺步数）特征尺寸晶体缺陷工艺成熟性成品率模型泊松模型Y=eY=e-AD-ADA芯片面积D缺陷密度假设整个硅片的缺陷密度是均匀的，且硅片之间完全相同广义的缺陷包括材料缺陷，掩模版缺陷，颗粒，各种沾污，工艺缺陷假设都是致命缺陷，考虑缺陷致命与非致命时，引入缺陷成为致命缺陷的概率Y=eY=e-AD-AD 成品率模型墨菲(Murphy)模型Y=(1-eY=(1-e-AD-AD)/AD)/AD2 2假设缺陷密度在硅片上
4、和硅片间都不同硅片中心缺陷密度低，边缘密度高适于预测VLSI和ULSI成品率成品率模型(Seed)模型Y=eY=e- - ADAD也假设缺陷密度在硅片上和硅片间有变化适于预测VLSI和ULSI成品率Murphy/Seed组合模型Y=Y=(1-e(1-e-AD-AD)/AD)/AD2 2e e- - ADAD/2/2缺陷尺寸和致命性2um SiO2Subpoly500A100A0.2um0.3umMetal缺陷的尺寸分布和致命性低高0.51.01.5缺陷大小 (uA)1.00.80.60.4缺陷大小分布Dsize(x)失效概率积分核K(x)致命缺陷概率=Dsize(x)K(x)dx0.2按层次细
5、分的成品率模型有时成品率公式细分为单个工艺步骤成品率的乘积 Y=Y= Yi= Yi= e e-ADi-ADi i i 不同层次缺陷的致命程度不一样，例如CMOS工艺中，poly gate,contact,metal尺寸接近光刻最小尺寸，小缺陷容易成为致命缺陷，这些工艺步骤的成品率起主要作用。这些称关键层。重点要控制关键层的缺陷设备决定缺陷数量和大小分布，工艺和设计决定缺陷的敏感度（积分核K）缺陷密度趋势图（例）成品率和芯片面积（例）（二）制造环境沾污控制（二）制造环境沾污控制沾污的类型颗粒金属杂质有机物沾污自然氧化层静电释放颗粒悬浮在空气中的颗粒和黏附在硅片上的颗粒颗粒能引起电路的开路和短路可
6、以接受的颗粒尺寸是必须小于最小器件特征尺寸的一半每步工艺引入到硅片的超过一定尺寸的颗粒数(PWP)必须受控颗粒检测：激光扫描硅片，检测颗粒散射的光强及位置金属杂质重金属杂质 Fe,Ni,Cu,Cr,Ti,W碱金属杂质 Na,K重金属杂质沾污重金属杂质具有深能级，它形成复合中心少数载流子寿命可反映沾污水平重金属杂质引起击穿降低，漏电增加重金属杂质来源硅片，石英管，管道系统，化学试剂，刻蚀溅射，硅片流转操作过程通过测少子寿命的方法（如光电导法）检测重金属沾污光电导法测少子寿命11/etime清洗条件和寿命清洗方法DCELife time (uS)SC1No273263233Yes231245258
7、SC1+SC2No120612331148Yes179318851736spv碱金属杂质沾污形成氧化物中可动离子电荷，引起表面漏电，开启电压变化来源：石英器皿，人体，化学品，制造工序监控方法：CV+BT处理氧化层沾污（可动电荷）监控Na可动离子电荷xxxx K+氧化层陷阱氧化层固定电荷界面陷阱电荷CV法测氧化层电荷V(v)C(pf)CoVFBVFBQSS=CoVFBQM=CoVFBP-Si静电释放(ESD)静电荷丛一物体向另一物体未经控制地转移电流泄放电压可以高达几万伏几个纳秒内能产生超过1A峰值电流，可熔化和蒸发金属导体连线，击穿氧化层积累电荷的硅片能吸引带电颗粒和中性颗粒静电释放(ESD)
8、的防止防静电的净化间材料人员和设备接地离子发射器使空气电离中和硅片上静电荷（三）工艺设计优化试验（三）工艺设计优化试验设计设计试验设计试验设计 DOE, Design of Experiments * 在诸多工艺参数中找出主要因素 * 用较少的工艺试验次数决定工艺条件Taguchi法刻蚀试验的全因素试验输入参数1.RF功率(w) 2.压力(mTorr)3.腔室温度(C) 4.CF4%5.本底压力(Torr)6.硅片数量7.总气流量(slpm)结果：刻蚀速率全因素试验每个参数（因子）取三个值，需做37即2187次试验刻蚀试验的正交矩阵(OA)因素 1234567试1LLLLLLL试2LLLHHH
9、H试3LHHLLHH试4LHHHHLL试5HLHLHLH试6HLHHLHL试7HHLLHHL试8HHLHLLH刻蚀试验的试验参数变量H级L级1RF功率(w)5001002压力(mTorr)50103腔室温度(C)80404CF4%75505本底压力(Torr) 1x10-41x10-56硅片数量417总气流量(slpm) 2.51.0L8 OA试验刻蚀结果1234567Etch rate(kA/min)试1 LLLLLLL0.760试2 LLLHHHH0.895试3 LHHLLHH0.400试4 LHHHHLL0.755试5 HLHLHLH1.575试6 HLHHLHL1.800试7 HHLL
10、HHL1.170试8 HHLHLLH1.515方差分析试验偏差SS=(H)- (L)2/8以因素1（射频功率）为例SSpower=(6.06-2.81)2/81.32数据分析例变量SSdf VF1 功率功率1.32.11.32603.4603.499%99%显著显著2 压力压力0.17710.177 80.980.999%99%显著显著3 腔室温度 0.005*4 CFCF4 4 % %0.14010.140 64.064.099%99%显著显著5 本底压力 0*6 硅片数量 0.01410.014 6.490%显著7 总气流量 0.001*（四）统计过程控制（四）统计过程控制(SPC)(SP
11、C)Statistical Process Control工艺受控的概念生产中即使原料和工艺条件保持不变，工艺结果也存在起伏原因分两类： 1.随机原因（不可避免）服从统计规律 2.异常原因如过失误差，条件改变，变化突然异常大，或有一定趋势若只存在随机原因引起的起伏称工艺处于统计受控状态统计受控状态正态分布函数T=6TLTU-33-X99.73%X控制图UCLLCLX控制图平均值极差控制图(X-R)平均值控制图的控制限计算UCL=T+3 LCL=T-3 T:参数目标值极差控制图的控制限计算UCL=D4 R LCL=D3R R：极差平均值平均值标准差控制图(X-S)SPC流程确定关键工艺过程节点及
12、其关键工艺参数采集工艺参数数据工艺受控状态分析控制图失控时，执行改进行动(OCAP)控制图失控判据1点超控制限连续9点在目标值一侧连续6点上升或下降连续3点中有2点在2线以外连续5点中有4点在1线以外连续8点中无1点在1线以内工序能力指数 Ck和 CpkCk(TU-TL)/6Cpk (TU-TL)/6 1-KK X- (TU+TL)/2 / (TU-TL)/2XTUTL0（五）设备状态的控制（五）设备状态的控制 Offline QCOffline QC设备状态的控制新进设备投入生产前必须进行工艺验证每一关键设备至少有一个控制图，确保处于受控状态 光刻机套准偏离 CD 腐蚀设备腐蚀速率CD 氧化
13、扩散炉氧化层厚度，Qss/Nion,颗粒 离子注入 方块电阻设备必须定期进行维护保养(PM)扩散炉温度稳定性1175 24hr T11175C, 24hr T1Boat in后温度变化进舟后温度稳定需15分钟Zone 1ZONE !Zone 1扩散炉升温特性升温需5分钟稳定扩散炉降温特性降温需20分钟稳定方块电阻控制图（重复性）Average:225.29/ STDV:2.414多台扩散炉匹配E1E1E2E2E3E3Average E1:224.01 E2:223.86 E3:223.43/E1E2E3BOE腐蚀速率控制图氧化层厚度均匀性监控氧化层厚度均匀性监控（三维）（六）产品工艺的控制（六
14、）产品工艺的控制On-line QCOn-line QC产品工艺的控制对器件参数影响大的工序和工艺参数实施控制Bipolar外延厚度，电阻率基区氧化扩散氧化层厚度，方块电阻CMOS栅氧化厚度多晶硅栅特征宽度质量控制计划工序名称 参数名称参数范围抽样频率控制方法行动计划外延厚度8.0+/-0.5um1p/lotSPCOCAP外延电阻率1.7+/-0.2ohmcm1p/lotSPCOCAP隔离光刻 ADI.CD4.0+/-0.4um1p/lotSPECNCR隔离腐蚀 AEI.CD4.9+/-0.5um1p/lotSPECNCR基区光刻 AEI CD4.6+/-0.5um/sq1p/lotSPCOC
15、AP基区推进 方阻223+/-8ohm/sq1p/lotSPCOCAP基区刻蚀后CD控制图（例）外延厚度控制图（例）（七）（七）PCMPCM在质量控制在质量控制中的作用中的作用PCM图形PCM图形PCM图形插在划片道内PCM图形内容（双极）晶体管 npn, pnp二极管电阻基区电阻，发射区电阻，外延电阻，夹断电阻，埋层电阻，隔离区电阻，深磷电阻电容范德堡法测薄层电阻R=1/4V12/I34+V23/I41+V34/I12+V41/I23Rs=(/ln2)FRPinch电阻 P base衬底N Epi测埋层电阻和深磷电阻V1V2I1I2RDNRBUV1=I1(2RDN+RBU) V2=I2(2R
16、DN+2RBU) PCM图形内容（双极）不同区域击穿电压外延层隔离，基区隔离，深磷隔离场开启电压接触电阻和接触链金属爬台阶层间套准接触链图形金属爬台阶图形基区电阻倾向图注入电阻倾向图（八）低合格率圆片（八）低合格率圆片原因分析原因分析低合格率圆片原因分析 1 圆片表面检查(Visual Inspection)2 失效分布定位图检查(Bin-mapping Review)3 PCM参数检查(PCM data Check)4 批历史记录检查(Lot-history Check)5 共性检查(Commonality Check)6 相关性分析(Correlation Analysis)7 其它失效分
17、析方法（如元器件电性能测试、圆片表面染色、芯片剖面结构分析等）低合格率圆片分析（例1）失效芯片集中在基准面及对面V字状区.PCM NPN管漏电低合格率圆片分析（例1） 低合格率区有很多滑移线，滑移线区显现很多三角形腐蚀坑低合格率圆片分析（例2） 1. 本批有五片合格率为0 (19#,21-24#) 2.在PCM数据中，这些片NPN管的BVceo偏低。复测19# PCM Bvceo软 3.查历史记录发现生长EPI时， #19#24是第一炉， #10#18是第二炉， #1#9是第三炉。低合格率圆片分析（例2）表面染色后用显微镜观察到P型电阻区域,NPN与L-PNP等区域都存在大量氧化堆垛缺陷。低合格率原因：第一炉外延有问题
