《中规模集成时序逻辑电路》由会员分享，可在线阅读，更多相关《中规模集成时序逻辑电路（68页珍藏版）》请在金锄头文库上搜索。
1、8-1 8-1 寄存器和锁存器寄存器和锁存器8-2 8-2 移位寄存器移位寄存器8-3 8-3 计数器计数器1. 寄存器通常分为两大类： 基本寄存器：存储二进制数码、运算结果或指令等信息的电路。移位寄存器：不但可存放数码，而且在移位脉冲作用下，寄存器中的数码可根据需要向左或向右移位。 2.组成：触发器和门电路。一个触发器能存放一位二进制数码；N个触发器可以存放N位二进制数码。3.寄存器应用举例： (1) 运算中存贮数码、运算结果。(2) 计算机的CPU由运算器、控制器、译码器、寄存器组成，其中就有数据寄存器、指令寄存器、一般寄存器。 4. 寄存器与存储器的区别寄存器内存放的数码经常变更，要求存
2、取速度快，一般无法存放大量数据。存储器存放大量的数据，因此主要的要求是存储容量。 基本寄存器具有接收、存放、输出和清除数码的功能。 在接收指令（在计算机中称为写指令）控制下，将数据送入寄存器存放；需要时可在输出指令（读出指令）控制下，将数据由寄存器输出。 基本寄存器基本寄存器 单拍工作方式基本寄存器单拍工作方式基本寄存器无论寄存器中原来的内容是什么，只要送数控制时钟脉冲CP上升沿到来，加在并行数据输入端的数据D0D3，就立即被送入进寄存器中，即有：双拍工作方式基本寄存器双拍工作方式基本寄存器（1）清零。CR=0，异步清零。即有：（2）送数。CR=1时，CP上升沿送数。即有：（3）保持。在CR=
3、1、CP上升沿以外时间，寄存器内容保持不变。 功能功能真值表真值表 输入输入 输出输出 CR CP D Qn+1 0 1 1 0 0 1 Qn 1 Qn三态输出的寄存器三态输出的寄存器 输出控制输出控制 CP D 输出输出 0 1 1 0 0 0 0 0 X Qn 0 1 X Qn 1 X X 高阻高阻输出带有三态输出，可以直输出带有三态输出，可以直接和数字系统总线连接。接和数字系统总线连接。寄存器堆寄存器堆 用寄存器做成“寄存器堆”，又称为缓冲存储器或文件存储器。 常用做存放数据的中间缓冲寄存器。锁存器锁存器 工作过程： 当G=1时，Q =D，电路接收输入数据； 即当使能信号到来（不锁存数据
4、）时，输出端的信号随输入信号变化； 当G=0时，D数据输入不影响电路的状态，电路锁定原来的数据。即当使能信号结束后（锁存），数据被锁住，输出状态保持不变。 “移位移位”，就是将寄存器所存各位，就是将寄存器所存各位 数据，数据，在每个移位脉冲的作用下，向左或向右移动在每个移位脉冲的作用下，向左或向右移动一位。根据移位方向，常把它分成一位。根据移位方向，常把它分成左移寄存左移寄存器器、右移寄存器右移寄存器 和和 双向移位寄存器双向移位寄存器三种：三种：寄存器寄存器左移左移(a)寄存器寄存器右移右移(b)寄存器寄存器双向双向移位移位(c) 根据移位数根据移位数据的输入输据的输入输出方式，又可出方式，
5、又可将它分为将它分为串行串行输入输入串行输串行输出出、串行输入串行输入并行输出并行输出、并行输入并行输入串串行输出行输出和和并行并行输入输入并行输并行输出出四种电路结四种电路结构：构：FFFFFFFFFFFFFFFFFFFFFFFFFFFFFFFF串入串出串入串出串入并出串入并出并入串出并入串出并入并出并入并出QQDQQDQQDQQD&A0A1A2A3SDRDCLRLD移位移位脉冲脉冲CP0串行串行输出输出数数 据据 预预 置置 3210存数存数脉冲脉冲清零清零脉冲脉冲SD四位并入四位并入 - 串出的左移串出的左移寄存器寄存器 设设A3A2A1A0 1011，在存数脉冲作用在存数脉冲作用下，并
6、行输入数据，使下，并行输入数据，使 Q3Q2Q1Q0 1011 。D0 0 0D1 Q Q0 0D2 Q Q1 1D3 Q Q2 21 0 1 11 0 1 10 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Q3Q2Q1Q0D3D2D1D0并入初态并入初态 Q3Q2Q1Q0 1011Q3Q2D1
7、Q0D0移位移位脉冲脉冲CP0串行串行输出输出D2D3Q2Q3Q1Q0Q1左移过程左移过程用波形图表示如下：用波形图表示如下：1 0 1 11 0 1 10 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 Q3Q2Q1Q0D3D2D1D0并入初态并入初态Q3Q2Q1Q0 1011Q3Q2Q1Q0CP
8、CP1 11 10 01 10 00 01 11 10 00 01 11 10 00 00 01 10 00 00 00 00 00 00 00 0Q3Q2D1Q0D0移位移位脉冲脉冲CP0串行串行输出输出D2D3Q2Q3Q1Q0Q1四位串入四位串入 - - 串出的串出的左移左移寄存器寄存器D0 LD1 Q Q0 0D2 Q Q1 1D3 Q Q2 2 “ “L L”即即需左移的需左移的输入数据输入数据. .串行串行输入输入LQ3Q2D1Q0D0移位移位脉冲脉冲CP串行串行输出输出D2D3Q2Q3Q1Q0Q1数据由数据由Q3串行输出串行输出D1 Q Q2 2D2 Q Q3 3D3 R RD0
9、Q Q1 1四位串入四位串入 - 串出的串出的右移右移寄存器寄存器QDQQ3DQDQD移位移位脉冲脉冲CP串行串行输出输出Q1Q2Q0串行串行输入输入R “ “R R ”即需右移即需右移的输入数的输入数据据数据由数据由Q0串行输出串行输出构成原理：既能左移又能右移。构成原理：既能左移又能右移。 给移位寄存器设置一个控制端如给移位寄存器设置一个控制端如S S，令，令S S0 0 时时左移；左移；S S1 1时右移即可。时右移即可。 集成组件集成组件74LS194就是这样的多功能移位寄存器。就是这样的多功能移位寄存器。 双向移位双向移位寄存器寄存器D0 L D1 Q Q0 0D2 Q Q1 1D3
10、 Q Q2 2左移左移D1 Q Q2 2D2 Q Q3 3D3 RD0 Q Q1 1右移右移D0 = SL SQ1 D2 = SQ1 SQ3 D3 = SQ2 +SRD1 = SQ0 SQ2 双向移双向移右移右移串行串行输入输入左移左移串行串行输入输入工作方式工作方式控制控制VCCQAQBQCQDS1S0CP16151413121110913456782QAQBQCQDCPS1S0RDLDCBARABCDDSR CRGND74LS194并行输入并行输入DSL011110 00 11 01 1直接清零直接清零保保 持持右移右移(从从QA向右移动向右移动)左移左移(从从QD向左移动向左移动)并入并
11、入 CRCPS1 S0功功 能能QAQBQCS1VCCQDS0CP16151413121110913456782QAQBQCQDCPS1S0RDLDCBARABCDDSR CRGND74LS194DSL1、 串行并行转换：利用双向移位寄存器74194、非门、锁存器进行串行并行转换。8.2.2 移位寄存器应用实例移位寄存器应用实例片I的D1D2D3011，片II的D4D5D6D71111。片I和片II的S0接1，片II的Q7反相后接到S1。则Q71时，右移； Q70时，并入。 那么右移6次，第7次并入。对于锁存器，G=1时，电路接收输入； G=0时，电路锁存。片II的Q7反相后接到锁存器的G端，
12、即Q71时，电路锁存， Q70时，电路接收数据。011110 00 11 01 1直接清零直接清零保保 持持 右右 移移 左左 移移并并 入入 CRCPS1 S0功功 能能2、并行串行转换：并行输入： S1 S011， 其中S0 始终为1，S1 1由启动脉冲（负脉冲）实现。串行输出： S1 S001， S1 0由片1和片2的Q的逻辑与实现。由于7次移动中，始终有一个Q为0，使得S1 0 。011110 00 11 01 1直接清零直接清零保保 持持 右右 移移 左左 移移并并 入入 CRCPS1 S0功功 能能3、串行输入的二进制数据至BCD码的转换 0 0 0 0 0 0 0 1 0 0 1
13、 0 0 0 1 1 0 1 0 0 0 1 0 1 0 1 1 0 0 1 1 1 1 0 0 0 1 0 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 1 01101110010111011110001001101010111100123456789101112修正修正101修正修正110当当Sn=5时，时， Sn+1=2Sn+X-10 Z=1BCD码码 二进制二进制例81：二进制8421BCD码转换电路。 用JK触发器实现。 本题作为参考内容。4、脉冲分配器、脉冲分配器110,1,000清清 零零保保 持持 移移 动动 移移 动动CPD
14、Cr功功 能能0Q1, Q2, Q3中只中只要有一个要有一个0，则，则D就是就是1；只有当只有当Q1 , Q2 , Q3全为全为1时，时，D才是才是0。即产生的序列为即产生的序列为1110，因此实现，因此实现了了4分频。分频。计数器的功能计数器的功能: 记忆输入脉冲的个数。用于定时、分频、记忆输入脉冲的个数。用于定时、分频、产生节拍脉冲及进行数字运算等等。产生节拍脉冲及进行数字运算等等。计数器的分类计数器的分类:二进制二进制计数器和计数器和非非二进制二进制计数器。计数器。加加计数器、计数器、减减计数器和计数器和可逆可逆计数器。计数器。同步同步计数器和计数器和异步异步计数器。计数器。8.3.2
15、8.3.2 二进制计数器二进制计数器Q0D0Q1D1Q2D2Q0Q1Q2CP计数计数脉冲脉冲 在异步计数器中，各触发器的计数脉冲不在异步计数器中，各触发器的计数脉冲不是同一个信号，因此各个触发器状态变换的时是同一个信号，因此各个触发器状态变换的时间先后不一，故被称为间先后不一，故被称为“ 异步计数器异步计数器 ”。1、异步异步二进制加计数器：二进制加计数器：一、异步二进制计数器一、异步二进制计数器Q0D0Q1D1Q2D2Q0Q1Q2CP计数计数脉冲脉冲Q2Q1Q0 010 0 010101010100 010 1011 0 11 1000 0010 1结论：结论：1. 各触发器间时钟不一致，各
16、触发器间时钟不一致， 所以称所以称异步异步计数器；计数器；2. Q2Q1Q0各位间为二进制关系；各位间为二进制关系；3. 计数从计数从000开始到开始到111结束，然结束，然 后循环，所以称加法计数。后循环，所以称加法计数。3位异步二进制法计数器 JK触发器构成的3位异步二进制加计数器（用CP脉冲下降沿触发） 电路组成 工作原理 计数器的状态转换表 CP顺序Q2 Q1 Q0等效十进制数00 0 0010 0 1120 1 0230 1 1341 0 0451 0 1561 1 0671 1 1780 0 00 时序图 状态转换图 圆圈内表示Q2Q1Q0的状态 用箭头表示状态转换的方向 结论结论
17、 如果计数器从如果计数器从000000状态开始计数，在第八个状态开始计数，在第八个计数脉冲输入后，计数器又重新回到计数脉冲输入后，计数器又重新回到000000状态，完状态，完成了一次计数循环。所以该计数器是成了一次计数循环。所以该计数器是八进制八进制加法加法计数器或称为计数器或称为模模8 8加法计数器。加法计数器。 如果计数脉冲如果计数脉冲CPCP的频率为的频率为f f0 0，那么，那么Q Q0 0输出波形输出波形的频率为的频率为1/21/2f f0 0，Q Q1 1输出波形的频率为输出波形的频率为1/41/4 f f0 0，Q Q2 2输输出波形的频率为出波形的频率为1/81/8 f f0
18、0。这说明计数器除具有计数。这说明计数器除具有计数功能外，还具有功能外，还具有分频分频的功能。的功能。 2 2、异步异步二进制减计数器二进制减计数器必须满足二进制数的减法运算规则：0-10-1不够减，应向相邻高位借位，即10-110-11 1。组成二进制减法计数器时，各触发器应当满足： 每输入一个计数脉冲，触发器应当翻转一次（即用TT触发器）； 当低位触发器由0 0变为1 1时，应输出一个借位信号加到相邻高位触发器的计数输入端。 （1）JK触发器组成的3位异步二进制减法计数器 （用CP脉冲下降沿触发）。 （2）D触发器构成的3位异步二进制减法计数器 （用CP脉冲上升沿触发）。异步二进制计数器的
19、构成方法可以归纳为：异步二进制计数器的构成方法可以归纳为： N N位异步二进制计数器由位异步二进制计数器由N N个计数型个计数型（TT）触发器组成。）触发器组成。若采用下降沿触发的触发器若采用下降沿触发的触发器加法计数器的进位信号从加法计数器的进位信号从Q Q端引出端引出 减法计数器的借位信号从减法计数器的借位信号从Q Q端引出端引出 若采用上升沿触发的触发器若采用上升沿触发的触发器加法计数器的进位信号从加法计数器的进位信号从Q Q端引出端引出 减法计数器的借位信号从减法计数器的借位信号从Q Q端引出端引出 N N位二进制计数器可以计位二进制计数器可以计2 2N N个数，所以又可称个数，所以又
20、可称为为2 2N N进制计数器。进制计数器。 优点优点：电路简单、可靠：电路简单、可靠缺点缺点：进位（或借位）信号是逐级传进位（或借位）信号是逐级传送的，工作频率不能太高；送的，工作频率不能太高；速度慢速度慢异步计数器的优缺点：异步计数器的优缺点：3 3、异步异步二进制可逆计数器二进制可逆计数器由加减控制信号X控制：X=1：加计数X=0：减计数因此是加计数器和减计数器的组合。 由于加计数器和减计数器的区别只是高位的进位或借位从Q或Q引出，因此将X、Q、Q做逻辑组合，就可以实现可逆计数功能。高位的时钟： CP1 XQ0 + XQ0 X=1: CP1 = Q0 加计数 X=0: CP1 = Q0
21、减计数 同步二进制计数器同步二进制计数器 同步计数器中，各触发器的翻转与时钟脉冲同步。同步计数器的工作速度较快，工作频率也较高。 1同步二进制加法计数器（1）设计思想： 所有触发器的时钟控制端均由计数脉冲CP输入，CP的每一个触发沿都会使所有的触发器状态更新。 应控制触发器的输入端，可将触发器接成T触发器。当低位不向高位进位时，令高位触发器的T0，触发器状态保持不变；当低位向高位进位时，令高位触发器的T=1，触发器翻转，计数加1。 （2）当低位全1时再加1，则低位向高位进位。1110111100111110001111110000可得到T的表达式为： (T触发器:T=0,保持; T=1,翻转。
22、)T T0 0=J=J0 0=K=K0 0=1=1 最低位最低位: :来一个时钟就翻转。来一个时钟就翻转。T T1 1=J=J1 1=K=K1 1=Q=Q0 0 次低位次低位: :在在最低最低位为位为1 1时，来时钟就翻转；否则时，来时钟就翻转；否则保持。保持。 T T2 2=J=J2 2=K=K2 2= Q= Q1 1Q Q0 0 T T3 3=J=J3 3=K=K3 3= Q= Q2 2Q Q1 1Q Q0 0 高位在低位都为高位在低位都为1 1时翻转，否则保持。时翻转，否则保持。T0=J0=K0=1T1=J1=K1= Q0 T2=J2=K2= Q1Q0T3=J3=K3= Q2Q1Q02
23、2同步二进制减法计数器同步二进制减法计数器 （1）设计思想： 所有触发器的时钟控制端均由计数脉冲CP输入，CP的每一个触发沿都会使所有的触发器状态更新。 应控制触发器的输入端，可将触发器接成T触发器。当低位不向高位借位时，令高位触发器的T0，触发器状态保持不变；当低位向高位借位时，令高位触发器的T=1，触发器翻转，计数减1。 （2）触发器的翻转条件是：当低位触发器的Q端全1时再减1，则低位向高位借位。1011100111100011111000011111可得到T的表达式为： 3 3同步二进制可逆计数器同步二进制可逆计数器 将加法和减法计数器综合起来，由控制门进行转换，可得到可逆计数器。X为加
24、、减控制端X=1时，加法计数X=0时，减法计数T0=1T1=XQ0+XQ0T2=XQ1Q0+XQ1Q08.3.3 中规模集成计数器中规模集成计数器1. 异步集成计数器异步集成计数器74LS90 74LS90是二五十进制异步计数器。 它包含两个独立的下降沿触发的计数器，即模2(二进制)和模5(五进制)计数器； 异步清0端R01、R02和异步置9端S91、S92均为高电平有效。 采用这种结构可以增加使用的灵活性。74LS90计数器计数器逻辑图逻辑图S1JC11KRS1JC11KR1JC11K1 R1JC11K1 R&FFAFFBFFCQAQBQC& &R01R02CP2CP1& &S92S91QD
25、FFDFA触发器是T触发器，因此是二进制计数器。FB、FC、FD是异步时序逻辑电路，用脉冲型异步时序逻辑电路的分析方法，可以得到它的功能是五进制计数器。 74LS90构成十进制计数器的两种接法(a) 8421 BCD码接法； (b) 5421 BCD码接法 (a) 8421 BCD码接法将二进制计数器的输出接到五进制计数器的计数脉冲输入CP，即构成了十进制的计数器。另外，由于二进制的QA是最低位， QB、QC、QD是高位，因此QD QC QB QA构成了8421的BCD码的十进制计数器。(b) 5421 BCD码接法将五进制计数器的输出接到二进制计数器的计数脉冲输入CP，即构成了十进制的计数器
26、。另外，由于二进制的QA是最高位， QB、QC、QD是低位， QD QC QB每来五个脉冲， QA才变化一次，因此QA QD QC QB 构成了5421的BCD码的十进制计数器。 74LS90的功能表如表所示。从表中看出，当R01R02=1， S91S92=0时，无论时钟如何，输出全部清0；而当S91S92=1时，无论时钟和清0信号R01、R02如何，输出就置9。这说明清0、置9都是异步操作，而且置9是优先的，所以称R01、R02为异步清0端，S91、S92为异步置9端。 用级联（相当于串行进位）法实现用级联（相当于串行进位）法实现N N进进制计数器的方法（异步）：制计数器的方法（异步）：用S
27、0，S1，S2，SN表示输入0，1，2，N个计数脉冲CPCP时计数器的状态。N N进制计数器的计数工作状态应为N N个：S0，S1，S2，SN-1在输入第N个计数脉冲CPCP后，通过控制电路，利用状态SN产生一个有效置0信号，送给异步置0端，使计数器立刻置0，即实现了N N进制计数。 利用脉冲反馈复位法获得利用脉冲反馈复位法获得N N进制计数器进制计数器 异步置异步置0 0时状态时状态SN出现的时间有多久？出现的时间有多久？时间极短（通常只有10ns左右） 例例8-2 用用7490构成九进制计数器构成九进制计数器(8421BCD码码)先构成8421BCD码的10进制计数器；再用脉冲反馈法，当计
28、数到9，即1001，令 R01 R021，使计数器复位到 QD QC QB QA 0000， 计数器迅速复位到0000状态，然后又开始从0000状态计数，从而实现00001000九进制计数。例例8-3 用用7490构成构成64进制计数器进制计数器(5421BCD码码)2片7490分别先构成5421BCD码的10进制计数器；2片7490级联；再 用 脉 冲 反 馈 法 ， 当 计 数 到 64， 即10010100时，令 R01R021， 使计数器迅速复位到 00000000，然后又开始从00000000状态计数，从而实现64进制计数。四个主从四个主从J-K触发器构成触发器构成D A:高位高位低
29、位低位CP: 时钟时钟输入，上升沿输入，上升沿有效有效CR: 异步清零，低电平有效异步清零，低电平有效LD: 同步预置，低电平有效同步预置，低电平有效QD QA:高位高位低位低位P、T：使能端，多片级联：使能端，多片级联1、逻辑符号、逻辑符号 输输 入入 输输 出出CPCRLDP(S1) T(S2) A B C DQA QB QC QD00 0 0 0 10A B C DA B C D110保持保持11 0保持保持111 1计数计数CT74161功能表功能表(1).(1).异步清零：当异步清零：当C CR=0R=0，输出，输出“0000”“0000”状态。状态。与与CPCP无关无关(2).(2
30、).同步预置：当同步预置：当C CR=1R=1，LD=0LD=0，在在CPCP上升沿时上升沿时， 输输出端即反映输入数据的状态出端即反映输入数据的状态(3).(3).保持：当保持：当C CR=LD=1R=LD=1时，各触发器均处于保持状态时，各触发器均处于保持状态(4).(4).计数：当计数：当LD = CR = P= T = 1LD = CR = P= T = 1时，按时，按自然二进制自然二进制计数。若初态为计数。若初态为0000,150000,15个个CPCP后，输出为后，输出为“1111”“1111”，进位进位Q QCC CC = TQ= TQA AQ QB BQ QC CQ QD D
31、=1 =1；第；第1616个个CPCP作用后，输出恢复作用后，输出恢复到初始的到初始的00000000状态，状态， Q QCC CC = 0= 0 2、功能、功能用集成计数器构成任意进制计数器用集成计数器构成任意进制计数器方法：方法：状态跳越法状态跳越法复位法和预置法复位法和预置法 S0 S1 S2 S3SM-1 SMSN-2SN-1复位法复位法 S0 S1 Si Sm Sk置数法置数法Sk-1 例例 用一片用一片74LS161构成六进制计数器。构成六进制计数器。QD QC QB QA0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 1六个六个 稳态稳态清零清零
32、1、复位法、复位法0 1 1 0+5VETEPRCA B C DQBQCQDQALDCR74LS161CP& 1 1说明：说明：0110状态非常短暂，状态非常短暂，不能算在计数循环中。不能算在计数循环中。QD QC QB QA0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 1六个六个 稳态稳态准备置零准备置零2、置数法、置数法1：00000101说明：说明：0101状态占一个状态占一个CP脉脉冲，要算在计数循环中。冲，要算在计数循环中。+5VETEPOcA B C DQBQCQDQACLRLD74LS161CP& 1 1QD QC QB QA1 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1六个六个 稳态稳态准备置数准备置数2、置数法、置数法2：101011111EPOcA B C DQBQCQDQACLRLD74LS161CP+5VET说明：说明：1111状态占一个状态占一个CP脉脉冲，要算在计数循环中。冲，要算在计数循环中。作作 业业
