EDA技术及应用第2章可编程逻器件new

上传人:re****.1 文档编号:590563761 上传时间:2024-09-14 格式:PPT 页数:68 大小:4.77MB
返回 下载 相关 举报
EDA技术及应用第2章可编程逻器件new_第1页
第1页 / 共68页
EDA技术及应用第2章可编程逻器件new_第2页
第2页 / 共68页
EDA技术及应用第2章可编程逻器件new_第3页
第3页 / 共68页
EDA技术及应用第2章可编程逻器件new_第4页
第4页 / 共68页
EDA技术及应用第2章可编程逻器件new_第5页
第5页 / 共68页
点击查看更多>>
资源描述

《EDA技术及应用第2章可编程逻器件new》由会员分享,可在线阅读,更多相关《EDA技术及应用第2章可编程逻器件new(68页珍藏版)》请在金锄头文库上搜索。

1、 第第2章章 可编程逻辑器件可编程逻辑器件 21 可编程逻辑器件概述可编程逻辑器件概述 22 CPLD的结构与工作原理的结构与工作原理 23 Xilinx公司公司XC4000系歹系歹U FPGA简介简介 24 CPLDFPGA开发应用选择开发应用选择 思考题与习题思考题与习题 式臻挑茨确鬃攀置牟构韭务况屋民房父爷霹蝇邮涛由泄摔痉吁揪脓宽堤予EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new 20世纪世纪80年代以来出现了发展迅猛的新型集成电路,年代以来出现了发展迅猛的新型集成电路, 可编程逻辑器件可编程逻辑器件(Programmable Logic Dev

2、ices,PLD)。它们是一种由用户根据自己要求来构造逻辑功能的数字它们是一种由用户根据自己要求来构造逻辑功能的数字集成电路集成电路。一般可利用计算机辅助设计,即用原理图、状态机、布一般可利用计算机辅助设计,即用原理图、状态机、布尔方尔方 程、硬件描述语言程、硬件描述语言(HDL)等方法来表示设计思想等方法来表示设计思想。经一系列编译或转换程序,生成相应的目标文件,再由经一系列编译或转换程序,生成相应的目标文件,再由编程器或下载电缆将设计文件配置到目标文件中。编程器或下载电缆将设计文件配置到目标文件中。21 可编程逻辑器件概述可编程逻辑器件概述 边兰庆兄画况苫柞葱痔名辆釉韧浓着汽恋把唆胳臻氖使

3、呈疼娜花躬浚仿按EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new(1)最早的可编程逻辑器件)最早的可编程逻辑器件 (Programmable Logic Array,PLA) 组成组成-全译码的全译码的与阵列与阵列 可编程的可编程的或阵列或阵列其阵列规模大、速度低,主要用途是作为存储器。其阵列规模大、速度低,主要用途是作为存储器。(2)可编程逻辑阵列可编程逻辑阵列( Programmable Array Logic,PAL) 组成组成-可编程的与阵列可编程的与阵列 可编程的或阵列可编程的或阵列(固定固定)它由可编程的与阵列和固定的或阵列组成。它由可编程的

4、与阵列和固定的或阵列组成。 21 可编程逻辑器件概述可编程逻辑器件概述 PALPLA迭洁验肇学贯稗兴勇开磕援嗣昨崔恬襄捎楚量墨鲜敦沧基殿主谚渤咨息帽EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new2.2.3 PROM2.2.3 PROM2.2.3 PROM2.2.3 PROM可编程原理可编程原理可编程原理可编程原理PROM表达的表达的PLD阵列图阵列图 败展旋挎帕橇让左短辽减芦籍弊扎唐盟劫盈殊粗阶阶腻岿丝骏连讹粥侦炎EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new2.2.4 PALPAL结构:结构:PAL的常用表示

5、:的常用表示:纱野澳雹襄兼企襄删伏浩笆暗璃服谓丸汁塘挞赃呸题萍倍臂沈挤啡峨蛀须EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new2.2.7 GAL寄存器输出结构寄存器输出结构寄存器模式组合双向输出结构寄存器模式组合双向输出结构郑半暂盎前操颐叹十胞之蓑落战拂产彦蒜碎酒哥疤秀绢损淀振杨蒋酱蹄翅EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new 21 可编程逻辑器件概述可编程逻辑器件概述 (3) 通用阵列逻辑通用阵列逻辑(Generic Array Logic,GAL) 熔丝编程方式。具有可擦除、可重复编程、数据熔丝编程方式

6、。具有可擦除、可重复编程、数据 可长期保存和可重新组合结构等优点。可长期保存和可重新组合结构等优点。 GAL比比PAL使用更加灵活,因而在使用更加灵活,因而在20世纪世纪80年代年代得得 到广泛的应用。到广泛的应用。 九约昂爵驭枪峭蜘计缺捏域域卖作判哨碴碎疲枪增阶焚辊灯拷氏盲刊贤愈EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new 21 可编程逻辑器件概述可编程逻辑器件概述 (4)可编程门阵列可编程门阵列(Field Programmable Gate Array,FPGA)a) 它是一种新型的高密度它是一种新型的高密度PLD。内部由许多独立的可编程逻辑模

7、块组成,逻辑块之间内部由许多独立的可编程逻辑模块组成,逻辑块之间灵活地相互连接灵活地相互连接。b) 具有密度高、编程速度快、设计灵活等可再配置设具有密度高、编程速度快、设计灵活等可再配置设计能力等许多优点。计能力等许多优点。c) 器件的可用逻辑门数超过了百万门,并出现了内嵌器件的可用逻辑门数超过了百万门,并出现了内嵌复杂功能模块复杂功能模块(如加法器、乘法器、如加法器、乘法器、RAM、CPU核、核、DSP核、核、PLI。等。等) 末牲坎涝沿歉贮啪蓑施旬蠢肿惠厩公菌糠沾袱觅旗倘难抹馒须蹬谆绊蚤渡EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new2.1.2 目

8、前流行可编程器件的特点目前流行可编程器件的特点(2)低功耗低功耗 (3)模拟可编程模拟可编程 (4)含多种专用端口和附加功能模块的含多种专用端口和附加功能模块的FPGA(1)大规模大规模就英墙疚售嵌墙扔查导纸甲选恨菲靛拉练判粘厅翰孵朽宋铜润娄方坟变缓EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new 2.1.3 可编程逻辑器件的基本结构和分类可编程逻辑器件的基本结构和分类 1可编程逻辑器件的基本结构可编程逻辑器件的基本结构 可编程逻辑器件的基本结构是可编程逻辑器件的基本结构是: 组成组成-与阵列与阵列和和或阵列或阵列 (核心核心) 输入缓冲电路和输出电路输

9、入缓冲电路和输出电路-与阵列与阵列用来产生乘积项用来产生乘积项或阵列或阵列用来产生乘积项之和形式的函数。用来产生乘积项之和形式的函数。输入缓冲电路输入缓冲电路可以产生输入变量的原变量和反变量可以产生输入变量的原变量和反变量输出结构可以是组合输出、时序输出或是可编程输出输出结构可以是组合输出、时序输出或是可编程输出抿兴夷滓样驱鲍盔缸帚伞丛逝卜剂二她丝陈薪贸会幌唉怨刻拓晌喂贤肩剐EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new 2.1.3 可编程逻辑器件的基本结构和分类可编程逻辑器件的基本结构和分类 2可编程逻辑器件的分类可编程逻辑器件的分类 可编程逻辑器件

10、的分类按其复杂程度及结构的不同,可编程逻辑器件的分类按其复杂程度及结构的不同,可编程逻辑器件一般可分为可编程逻辑器件一般可分为4种:种: SPLD、CPLD、FPGA 和和 ISP 器件。器件。 (1)简单可编程逻辑器件简单可编程逻辑器件(SPLD)包括可编程只读存储器包括可编程只读存储器(PROM)、可编程逻辑阵列可编程逻辑阵列(PLA)、可编程阵列逻辑可编程阵列逻辑(PAL)通用阵列逻辑通用阵列逻辑(GAL)。 GALl6V8 GAL22V10腺鸡昆佯线杆倘拱俊鸡肘供镜起评足株逾氟审劣栓静瘟佰辰涟农敬檀谬皇EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件n

11、ew2.2.4 PAL一种一种PAL16V8的部分结构图的部分结构图椽苇剩润污痛吹茬粳攘胃褒域居涟萄柿俱辗多腹笨窜态促易寸择酬轨施邻EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new2.2.5 GAL图图2-18 GAL16V8的结构图的结构图苑砰伊蝎著葱糕夜抖溜棘丽料券奥爱猩荔厨鸿湘劝汕善渣墒授浑衍矫洼篡EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new(2)复杂可编程逻辑器件复杂可编程逻辑器件复杂复杂PLD为为逻辑板块逻辑板块编程,即以逻辑宏单元部的编程,即以逻辑宏单元部的与或阵列与或阵列和外围的输入输出模块。和外

12、围的输入输出模块。不但实现了除简单逻辑控制之外的扩大了在整个不但实现了除简单逻辑控制之外的扩大了在整个系统中的应用范围和扩展性。系统中的应用范围和扩展性。侍螟旁浊臼壬隘瘫麓样贯检轨近故克狗丽填兴蛇正奴渤糜突堵更多虽浮拂EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new(3)现场可编程门阵列)现场可编程门阵列(FPGA)是由用户自行定义配置的高密度专用集成电路是由用户自行定义配置的高密度专用集成电路它将定制的它将定制的VLSI电路的单片逻辑集成优点和用户可电路的单片逻辑集成优点和用户可编程逻辑器件的设计灵活、工艺实现方便、产品上编程逻辑器件的设计灵活、工艺实

13、现方便、产品上 三三处结合起来;处结合起来;器件采用逻辑单元阵列结构,静态随机存取存储工艺,器件采用逻辑单元阵列结构,静态随机存取存储工艺,设计灵活,可重复编程,并可现场模拟调试验证。设计灵活,可重复编程,并可现场模拟调试验证。 脖烽挽萝磕恢涂含彤勉霜霍笔危氮馆茫彰占箩铂雨曹诡乐爪奈果蛹图笔幕EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new(4)在系统编程()在系统编程(ISP)逻辑器件)逻辑器件在系统可编程逻辑器件(在系统可编程逻辑器件(IN-System Programmable PLD)在系统可编程在系统可编程(ISP)逻辑器件逻辑器件 结合传统的

14、结合传统的PLD器件器件的易用性、高性能和的易用性、高性能和FPGA的灵活性、高三特点,的灵活性、高三特点,可在系统内进行编程。可在系统内进行编程。 缔充眶肥穗勺费亚给钦床逮消幂瓢邵融汕叛劣吭垮艳蚊驴倡样耳弄允吭右EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new 3 可编程逻辑器件的互连结构可编程逻辑器件的互连结构PLD的互连结构有确定型和统计型两类的互连结构有确定型和统计型两类 4 可编程逻辑器件的编程特性及编程元件可编程逻辑器件的编程特性及编程元件 可编程逻辑器件的编程特性可编程逻辑器件的编程特性有一次可编程有一次可编程 和重复可编程两类和重复可编程

15、两类 叮肿胰意摩纷信懂番贩骋梧菱邮驱殿蜀琼瞬氓僚汝呜诞贞购寇鳞夯当攀逞EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new 2.1.4 PLD 相对于相对于MCU的优势所在的优势所在(1)运行速度运行速度 (2)复位复位 (3)程序程序“跑飞跑飞” 1MCU经常面临的难题经常面临的难题粤扎辛立森镶札择奇妙腕拢历迫笨蘑哗仪顺截蕉筛宴坦净褥蘸韦芋硼希志EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new 2.1.4 PLD 相对于相对于MCU的优势所在的优势所在(1)高速性高速性 (时钟延迟仅纳秒级时钟延迟仅纳秒级 ) (2)

16、高可靠性高可靠性 (下载于同一芯片中下载于同一芯片中 )(3)编程方式编程方式 (采用采用JTAG在系统配置编程方式在系统配置编程方式 ) 2CPLDFPGA的优势的优势 (4)标准化设计语言标准化设计语言 (标准的硬件描述语言 ) 汝款聪堵况醚勾粪辜辫蹄玻碱撵氏薪嚎颧紧凋垂坤瞎锈笋认撞洒棠募琢唆EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new 2.2 CPID的结构与工作原理的结构与工作原理PLD( Erasable PLD),其基本结构与,其基本结构与PALGAL相仿,但集成度要高得多。相仿,但集成度要高得多。近年来器件密度越来越高,所以许多公司把原

17、来近年来器件密度越来越高,所以许多公司把原来的的EPLD的产品改称为的产品改称为CPLD,但为了与但为了与FPGA、加以区别,限定采用、加以区别,限定采用EPROM结构实现较大规模的结构实现较大规模的PLD称为称为CPLD。 幢棍谦悸当适护攻鳖挫泳涧蹄军狂隅蒲遮绑簇鸥届疟蛇堤喊呼祖冶阁土旨EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new 2.2.1 CPLD的基本结构的基本结构可以认为可以认为CPLD是是-将多个可编程阵列逻辑将多个可编程阵列逻辑(PAL)器件集成到一个芯片,器件集成到一个芯片,具有类似具有类似PAL性能。性能。CPLD器件中至少包含三种

18、结构:器件中至少包含三种结构: 可编程逻辑功能块可编程逻辑功能块(FB) 可编程可编程IO单元单元 可内部连线可内部连线 (FB中包含有乘积项、宏单元等。中包含有乘积项、宏单元等。)祸议篡碑萄狠仔挠斥痒卿冕漠勿史巡互妮拣蒲阔骆嚷锌枢膝磨俗啦蝴页锰EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new 2.2.2 Altera 公司公司MAX7000系列系列CPLD简介简介 MAX7000系列是高密度、高性能的系列是高密度、高性能的CMOS CPLD a)MAX7000系列提供系列提供600到到5000可用门可用门b) 引线端子到引线端子的延时为引线端子到引线端

19、子的延时为6ns,计数器频,计数器频 率可达率可达1515MHz。c) 它主要由逻辑阵列块、宏单元、扩展乘积项、它主要由逻辑阵列块、宏单元、扩展乘积项、 可编程连线阵列和可编程连线阵列和 IO 控制模块组成控制模块组成 狮绝斌苟稻梦烘舶绞贰岭识诀脯琴啥绳苍罪婚琳猿频坚穿壬巴绑喇篇诗捎EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new三、基于乘积项的结构模块三、基于乘积项的结构模块三、基于乘积项的结构模块三、基于乘积项的结构模块可编程的可编程的“与与”阵列阵列,固定的,固定的“或或”阵列阵列用于逻辑综合及取用于逻辑综合及取“反反”的的“异或异或“门门容量受乘

20、积项数量的限制容量受乘积项数量的限制输入引线多输入引线多结构原理与特点:结构原理与特点:屎押恃匪登启油虱扔淄状赴植碉疾纯悦呕睛摆园毁原左率沫喘扑贬晃韭碟EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new“与与”阵列阵列“或或”阵列阵列咕饿缴玉首字坍饥细徘茎柄牲辜盐掏铣发锁请缉冀坝装腑胸鲁背怀郝纷卑EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new小规模可编程逻辑器件 早期的早期的PLD: 1、PAL: Programmable Array Logic 右图逻辑:右图逻辑:O2 = !I2&!I1&I0 # I2&I0

21、# I1&!I0 O1 = I2&!I1&!I0 # I1&!I0O0 = !I1&!I0 # I2&!I1&!I0PAL结构逻辑功能可变化的硬件结构。桓盅张卧呐软折猴返掘她鸽效贯我乖袄歼吠专竖儒喷湃撂话坠壕北腆胆晓EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new逻辑宏单元输入/输出口输入口GAL结构时钟信号输入三态控制可编程与阵列固定或阵列鼎县甲叔购峰就害蓬航恭奇昌取为肇囤仆柱仇姓珍骋罩赞骄形惟摩睦洲汁EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new0000010100000101输入输入 A 输入输入 B 输入

22、输入C 输入输入D 查找表输出16x1RAM查找表原理查找表原理多路选择器节畦与促颓绵碉试饱倡诬梧盐瞩犁盈入客直爽沛乔专锗奎祸起库阳郧写俘EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件newMAX7000S 系列的内部互连结构系列的内部互连结构Logic Array Block可编程连线阵列帕猜脸邱军疲猜髓偶氖曼氰棱扫汗祭曝愚柏钩渴抛郝赏腐乙随耪途真菩谦EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new(2) 宏单元宏单元(3) 扩展乘积项扩展乘积项共享扩展乘积项结构共享扩展乘积项结构正岁箕抖粥弊姆唬叶梗陶玫第碧酋碑叁馆

23、舔傣星曼沏蛔骄男扩悦猛舌帚骚EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new2.3 CPLD结构与工作原理结构与工作原理(4) 可编程连线阵列可编程连线阵列(5) 不同的不同的LAB通过在可编程连线阵列通过在可编程连线阵列(PIA)上布线,以相互连上布线,以相互连接构成所需的逻辑。接构成所需的逻辑。PIA信号布线到信号布线到LAB的方式的方式甚忠拜箭蠢讣逞缮教春恳鸵瞅陡谷蜘掀歼舞倾耙咖亿稽写鞠敲爽渡镰忙吴EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new(6)I/O控制控制块块EPM7128S器器件的件的I/O控制控

24、制块块经尼俘酥忧厚掂释潜愧蔡娜檀木际跟吾隋池巷砰炔达治吸啪涉撒瑟坐寐菏EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件newMAX7000S 系列的宏系列的宏单元结构单元结构PRNCLRNENA逻辑阵列全局清零共享逻辑扩展项清零时钟清零选择寄存器旁路并行扩展项通往 I/O模块通往 PIA乘积项选择矩阵来自 I/O引脚全局时钟QDEN来自来自 PIA的的 36个信号个信号快速输入选择快速输入选择2史绿盲晰步雹立忙帛耀块身部遭氏甚焉预颖装况屡搜靛畜饲上条寝蜡郸贾EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new2.4.2 FL

25、EX10K系列器件系列器件 FLEX 10K内部结构内部结构.IOCIOCIOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOC逻辑单元逻辑单元.IOCIOC.IOCIOCIOCIOC.快速通道互连快速通道互连逻辑阵列块逻辑阵列块 (LAB)IOCIOC.肪程左峻孔眉揖俭梗帕遇激碴逮入颈谋诅窝蔑窃咋嚎簿溪嗡绪呕哎砍涯控EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new连续布线和分段布线的比较连续布线和分段布线的比较连续布线连续布线 = 每次设计重复的可预测性和高性能每次设计重复的可预测性和高性能连续布线 ( Altera 基于查找表(LUT)

26、的 FPGA )LABLE附厢家翠配土追湘完感宾举射镶唇暗独样拍赘驻冤冻肩恨楼扼沤毡操蜕嵌EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new.IOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOCFLEX 10K系列系列FPGA结构图结构图.IOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOCEABEAB嵌入式嵌入式阵列块阵列块桃份里仿销拧坠寥坤捞邀不嫌懊寂恼玲哭稗绞卢旱驹歼诬枫碍犁迈殷酗逼EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new(1) 逻辑单元逻辑单

27、元LELE(LC)结构图结构图数据1Lab 控制 3LE 输出进位链级联链查找表 (LUT)清零和预置逻辑时钟选择进位输入级联输入进位输出级联输出Lab 控制 1CLRNDQ数据2数据3数据4Lab 控制 2Lab 控制 4傈平雨黎她般田辗噶柔奉平卉番咸溶绸夏住宵干阿滇臂舟饰噶焚栏案羌侄EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new 2宏单元宏单元 MAX7000宏单元独立地配置为时序或组合工作方式。宏单元独立地配置为时序或组合工作方式。宏单元由三个功能模块组成宏单元由三个功能模块组成逻辑阵列、逻辑阵列、乘积项选择矩阵乘积项选择矩阵可编程触发器可编程触

28、发器 见见EPM7128E的宏单元如图的宏单元如图29所示所示已行纸金淑春湾摘拽翅尸柏洱臀识儒伯列掏个悬糟抽略喊精美腻枚军起肥EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new 2宏单元宏单元 1) 逻辑阵列用于实现组合逻辑。逻辑阵列用于实现组合逻辑。它可给每个宏单元提供它可给每个宏单元提供 5个乘积项。个乘积项。 乘积项作为到乘积项作为到“或或”门和门和“异或异或”门的主要逻辑门的主要逻辑输入,以实现组合逻辑函数;输入,以实现组合逻辑函数; 乘积项作为宏单元中触发器的辅助输入:置位、清乘积项作为宏单元中触发器的辅助输入:置位、清除、时钟和时钟使能控制除、

29、时钟和时钟使能控制 的肛簧垦冶俞附媚挪赶蚁逛射拔捶禁贤其乞猴巷箍马牟忘僚柔寝迪罩栗寇EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new宏单元宏单元 2)作为寄存器使用时,每个宏单元的触发器可以单)作为寄存器使用时,每个宏单元的触发器可以单 独地编程为具有时钟控制的独地编程为具有时钟控制的D、T、JK RS 触发触发 器。器。 如果需要的话,可将触发器旁路,以实现组如果需要的话,可将触发器旁路,以实现组 合逻辑工作方式合逻辑工作方式 痒枣烷修张蹋滚侯奉童嚣姜喻僻葬荔邻糜躁聋惦路衷婪宫控捣氧庆杨歌头EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-

30、第2章 可编程逻器件newFPGA结构特点 连续布线和分段布线的比较连续布线和分段布线的比较分段布线分段布线 性能性能不可预测,不可预测,不可预测,不可预测,并且,设计每重复一次,性能都会改变并且,设计每重复一次,性能都会改变SourceDest #1Dest #2传统 FPGA的分段布线Source Dest #1 : (2段连线段连线)第一次布线第一次布线:Source Dest #2 : (4段连线段连线) 第二次布线第二次布线:四倍的延迟四倍的延迟!石二此遏躲滔挤翟繁议蟹毫挞练物崩若鸵江擅剃锅系锹鸟助芬紊宇憨谤纯EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编

31、程逻器件new.IOCIOCIOCIOC.ALTERA FLEX 系列结构图系列结构图.IOCIOC.IOCIOC.IOCIOC.IOCIOC逻辑单元逻辑单元.IOCIOC.IOCIOCIOCIOC.快速通道互连快速通道互连逻辑阵列块逻辑阵列块 (LAB)IOCIOC.誓由馁伐判菠拙菩哩迢药定导梢矣介树呵疆痒树类洛琳洪戍傅轮胳嫉粥服EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new.IOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOC.IOCIOCFLEX 10K系列系列FPGA结构图结构图.IOCIOC.IOCIOC.IOCIOC.IOC

32、IOC.IOCIOC.IOCIOCEABEAB嵌入式嵌入式阵列块阵列块督晶舶都轨国释绕舀邯悠攀骡芬眼铸颓寞灸茅敲倘中隅孵倔扩撮硒悄宗鳞EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new 1逻辑阵列块逻辑阵列块 逻辑阵列块由逻辑阵列块由16个宏单元的阵列组成个宏单元的阵列组成LAB通过可编程连线阵通过可编程连线阵(PLA)和全局总线连接在一起。和全局总线连接在一起。全局总线由所有的专用输入、全局总线由所有的专用输入、IO引线端子和宏单元引线端子和宏单元馈给信号组成。馈给信号组成。每个每个LAB有如下输入信号:有如下输入信号:来自通用逻辑输人的来自通用逻辑输人

33、的PlA的的36个信号。个信号。用于寄存器辅助功能的全局控制信号。用于寄存器辅助功能的全局控制信号。从从IO引线端子到寄存器的直接输入通道。引线端子到寄存器的直接输入通道。 诛擒铃郧筷剥锚戳睦鸯硷痛巫肢折闻捕划珠邢耕该桂牢讼简曾原衬荫响描EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new(2) 逻辑阵列逻辑阵列LAB是由一系列的相邻是由一系列的相邻LE构成的构成的FLEX10K LAB的的结构图结构图久绅痹沟戚妈幸顿钦当协梨食宙仔岿藐疏渤侨臼宰邮萧橙剩店炼拄佛茄工EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new(5)

34、 嵌入式阵列块嵌入式阵列块EAB是在输入、输出口上带有寄存器的是在输入、输出口上带有寄存器的RAM块,是由一系列的嵌入式块,是由一系列的嵌入式RAM单元构成。单元构成。用用EAB构成不构成不同结构的同结构的RAM和和ROM 输出时钟DRAM/ROM256x8512x41024x22048x1DDD写脉冲电路输出宽度8,4,2,1 数据宽度8,4,2,1地址宽度 8,9,10,11 写使能输入时钟阂唬仪牌揍忻革业咖收伊镶饺斜租疡肤悸堕斑痈睬支碍秉卵亦饿拓怂嚷婪EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new存储器容量存储器容量(单位单位: Bit)典型可用

35、门典型可用门EPF10K10/AEPF10K20EPF10K30/AEPF10K40EPF10K5/VEPF10K70EPF10K100/AEPF10K130VEPF10K250A愈犊男曹猖僳慌秃类叮痪耙腿戎持毖秧蘑葬妊灶埋仔攘仪冰改肿哲醛有盼EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new管芯尺寸比较管芯尺寸比较AlteraEPF10K100A相对管芯尺寸: 1.00.35 工艺4,992个逻辑单元(LE)12 个EABXilinxXC4062XL相对管芯尺寸: 1.910.35 工艺相当于4,608个逻辑单元(LE)*没有EABAlteraEPF10

36、K100E相对管芯尺寸: 0.60.25 工艺4,992个逻辑单元(LE)12 个EAB* 1个 CLB 相当于 2 两个LE瞻挝毅句曹刺耶挪谢锑墨纪淫埠骋汕狐燥苇茂崩幼合挽辞毁向逐医萨瑟梢EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new工艺改进促使供电电压降低工艺改进促使供电电压降低5.0 V3.3 V2.5 V1.8 V崩溃电压崩溃电压供电电压供电电压奏敷广拎姓刹稿该腹多工绕哀咨脑镍堂窃捡破鬃戏归痊彻棠怔机搓冶厅陡EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件newFPGA/CPLD多电压兼容系统多电压兼容系统内核

37、电压 3.3V、2.5V或 1.8V 接受 2.5V、3.3V 或者 5.0V 输入输出电位标准 Vccio层民掂猜髓僳鼓抖榴靖循足耻裂啄刷略芬婚灼嘎吮哼体溶万酋厉替闲褂窘EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new资料来源:美国Altera公司5.0 V3.3 V2.5 V1.8 V初始设计百分比初始设计百分比混合电压系统日趋流行混合电压系统日趋流行FPGA/CPLD不同芯核电压器件不同芯核电压器件流行趋势流行趋势 迅构滞参遣靡谁曼鲜靳酣擒兼咳汐代冤其狠香音坏亲驰论窃恍鹃守侄耻涛EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章

38、可编程逻器件new七、FPGA/CPLD生产商 ALTERAFPGA: FLEX系列:10K、10A、10KE,EPF10K30E APEX系列:20K、20KE EP20K200E ACEX系列:1K系列 EP1K30、EP1K100CPLD: MAX7000/S/A/B系列:EPM7128S MAX9000/A系列FPGA: XC3000系列, XC4000系列, XC5000系列 Virtex系列 SPARTAN系列:XCS10、XCS20、XCS30CPLD: XC9500系列:XC95108、XC95256XILINX吃荣歧睡受趁厦卞书织耪是天贬嗽傻冯单滞层杖舆馈志贫凭试昭哟予挞芦E

39、DA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件newLATTICEVANTIS(AMD)ispLSI系列:1K、2K、3K、5K、8K ispLSI1016 、ispLSI2032、 ispLSI1032E、ispLSI3256A MACH系列 ispPAC系列: 其他PLD公司:ACTEL公司: ACT1/2/3、40MXATMEL公司:ATF1500AS系列、40MXCYPRESS公司QUIKLOGIC公司 CPLDSO MUCH IC!FPGA CPLD膀服羹尾谈公她奏焰堤捉戚眼惰墙镑珠收腰痴履热硷氧副整印滇加蒂瑶惹EDA技术及应用-第2章 可编程逻器件

40、newEDA技术及应用-第2章 可编程逻器件new2.4 FPGA/CPLD测试技术测试技术2.5.1 内部逻辑测试内部逻辑测试2.5.2 JTAG边界扫描测试边界扫描测试边界扫描电路结构边界扫描电路结构尺夺份锗愈餐马们糟月薯勒岛性资愤茁迟模劈衰宗样脉好且伞珊嘿器哑饲EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new2.5 JTAG边界扫描测试边界扫描测试表表2-1 边界扫描边界扫描IO引脚功能引脚功能闻猫挑贼而售验滩絮慧舆炳皖锦论导局犹屡纺裸俱舰镣用代揣弄疚紧泞烙EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new 边

41、界扫描边界扫描数据移位数据移位方式方式2.5.2 JTAG边界扫描测试边界扫描测试信汗痈倘迢栋伎叔框蔼谋坊标除苯咽豁御捅禽殊钩悦悉汹眠熬臂庚斧跺九EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件newJTAG BST选择命令模式时序选择命令模式时序冲蚁龄状宦另正苦爪渡邪例虾烷滞明今幢媒全苫哭业硕窃旦迄泅俭睡壮喉EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new2.7 CPLD和和FPGA的编程与配置的编程与配置图图2-46 10芯下载口芯下载口表表2-3 图图2-46 接口各引脚信号名称接口各引脚信号名称乙猫掖丰楼嫌祥醋菩

42、肚狡九淮亿人等罢侠哇九臼裳单从维峭别峦丢陷秸场EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new FPGA与与CPLD的的配置与编程方案配置与编程方案阅牡祖漾店滨晤苟晨椅肄勘晨钝袖表聚情捧泣卉礁兄塘抑脾藤岛拙缔鹊等EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new CPLD的编程方案的编程方案PC机JTAG编程端口CPLDPC机isp编程端口CPLD编程适配电路编程适配电路JTAGJTAG编程信号:编程信号:TCKTCK、TDOTDO、TMSTMS、TDITDI投怒固顺昔阜辑垦阮喂钉磋每洗析茎明闹爸雌衣鬼况竹遮彪麦广措

43、述宋榴EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件newISP功能提高设计和应用的灵活性n减少对器减少对器件的触摸件的触摸和损伤和损伤n不计较器不计较器件的封装件的封装形式形式n允许一般的允许一般的存储存储n样机制造方样机制造方便便n支持生产和支持生产和测试流程中测试流程中的修改的修改n允许现场硬允许现场硬件升级件升级n迅速方便地迅速方便地提升功能提升功能未编程前先焊未编程前先焊接安装接安装系统内编程系统内编程-ISP在系统现场重在系统现场重编程修改编程修改暖推软氓堂快霞咀诀函艺芹熟炼源膛张环墩巩逮唱檬灶哩砰够作偏添竟敌EDA技术及应用-第2章 可编程逻器

44、件newEDA技术及应用-第2章 可编程逻器件new此接口既可作编此接口既可作编程下载口,也可作程下载口,也可作JTAG接口接口 ALTERA 的的 ByteBlaster(MV)下载接口)下载接口漱仪艾理爽斌孟刀盂叙戍掇烤甩焉像易料菩薪叔倡宫莽滋枣录雁训搬亮址EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new FPGA的配置方案的配置方案讲磅曹誓邢儿谣篮掩沉膜孔湾事铆铱勿桅簇傲延整歹谊墟翌痕探鲜犊准余EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件newFPGA的3种常用的 标准下载配置模式1、Passive Seria

45、l Mode3、JTAG Mode2、Active Serial Mode绅贰宦斗儒凝瓷嘛殷畦亥箔赐哼棱疽使胶恬氖欺赣存仿卓联铜雷膝禹诚婿EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new FPGA配置配置JTAG配置端口FPGAPS配置端口PC机配置适配电路配置器件或配置电路AS配置端口专用FLASH配置器件君金巢储精份醒蹦货栓购弦溢眠走涧暇东懒弘股蛙砧位跋懦戌湿胳卓淌编EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new图图2-50 多多FPGA芯片配芯片配置电路置电路潍倚仅著甚杨女仟撞赏动亥失再诀酬喀翌愿斋刨砌语僻

46、刽窖兄嫩鸯押懊沏EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new FLEX、ACEX、APEX等系列等系列 FPGA器件配置连线图器件配置连线图 注意:1、不要忘了将多片配 置 控制信号nCE 引 脚接地!2、作为PS配置模式, 不要忘了将配置模式 控制信号脚MSEL1和 MSEL0都接地!FLEX、ACEX、APEX系列系列FPGA 配置电路配置电路 FPGA Passive Serial Configuration 被动串行配置模式被动串行配置模式10针标准配置/下载接口通过配置电路后与PC机的并行接口相接对FPGA配置效镣荤锋河罩锹额娘客侵组品转擂

47、嘲别愁卡贤速构腮毕桑伪砖蹈驰栅惟节EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new单片机产生配置时序、读取EPROM中的配置数据EPROM中放置多个不同功能的配置文件对FPGA进行配置陵沛嚎辽滨吸间岗肝履喻辐甜烷惰藤狠酗兰咕抢胆桨彰谰谢甥萄荣鼻寝夯EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件newPC机选择机选择JTAG下载模式下载模式掉电配置选择掉电配置选择PS下载模式下载模式掉电保护配置复位掉电保护配置复位40MHz配置时钟源配置时钟源掉电保护配置器件掉电保护配置器件配置文件配置文件ROM配置成功指示配置成功指示副锑用各寒险溪仍悦攫杖纸战轨侯往拆盈赂娄歹毕动拖滋玫既疥菲拓灯噬EDA技术及应用-第2章 可编程逻器件newEDA技术及应用-第2章 可编程逻器件new

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 医学/心理学 > 基础医学

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号