《微机原理第6章》由会员分享，可在线阅读，更多相关《微机原理第6章（90页珍藏版）》请在金锄头文库上搜索。
1、 第第6 6章章 输入输出及中断技术输入输出及中断技术1微型计算机和外设之间为什么需要接微型计算机和外设之间为什么需要接口口 I/O接口是主机与接口是主机与I/O设备之间所设置的逻辑控设备之间所设置的逻辑控制部件，通过它实现主机与制部件，通过它实现主机与I/O设备之间的信息设备之间的信息交换。交换。 接口有两类：接口有两类： 辅助接口电路：接收时钟、中断请求信号等辅助接口电路：接收时钟、中断请求信号等 输入输入/输出接口电路：连接外部设备输出接口电路：连接外部设备 一般情况下，存储器可以与总线直接相连，而外一般情况下，存储器可以与总线直接相连，而外设却需要通过接口与设却需要通过接口与CPU的总
2、线相连，原因是：的总线相连，原因是：2一般情况下，存储器可以与总线直接相连，而外设一般情况下，存储器可以与总线直接相连，而外设却需要通过接口与却需要通过接口与CPU的总线相连，原因是：的总线相连，原因是：存储器存储器：n功能单一功能单一n传输方式单一（一次一个字或一个字节）传输方式单一（一次一个字或一个字节）n操作方式单一（读和写）操作方式单一（读和写）n制造工艺与制造工艺与CPU相似，速度与相似，速度与CPU相匹配（相匹配（Cache的引入）的引入）外设外设：n种类繁多（输入、输出、输入种类繁多（输入、输出、输入/输出、检测、控制）输出、检测、控制） n信号种类不一（信号种类不一（A、D、开
3、关量）、开关量） n信号带宽不同（串行、并行）信号带宽不同（串行、并行）n同一个时刻同一个时刻CPU通常只和一个外设交换信息通常只和一个外设交换信息n工作速度不同工作速度不同接口：屏蔽以接口：屏蔽以上差异协调、上差异协调、匹配外设与主匹配外设与主机正常工作的机正常工作的逻辑部件及相逻辑部件及相应控制软件应控制软件3CPU和外设之间的信号和外设之间的信号1.数据信息数据信息数字量：离散的二进制形式数据，最小单位 为“位”，8位为一个字节模拟量：用模拟电压或模拟电流幅值大小表 示的物理量开关量：只有两个状态，“开”和“闭”，用一位 二进制数可表示4CPU和外设之间的信号和外设之间的信号2.状态信息
4、状态信息 反映当前外设所处的状态，为输入信息反映当前外设所处的状态，为输入信息3.控制信息控制信息 是由是由CPU输出的用来控制外设工作的信号输出的用来控制外设工作的信号 数据信息、状态信息、控制信息都通过数据总数据信息、状态信息、控制信息都通过数据总线传输，但放在接口的不同寄存器中：线传输，但放在接口的不同寄存器中：n输入输出的数据信息放在数据缓冲器输入输出的数据信息放在数据缓冲器n输入的状态信息放在状态寄存器输入的状态信息放在状态寄存器n输出的控制信息放在控制寄存器输出的控制信息放在控制寄存器5接口部件中的接口部件中的I/O端口端口 I/O端口即端口即I/O接口的寄存器，接口中的每个接口的
5、寄存器，接口中的每个寄存器都有一个端口地址，每个寄存器都有一个端口地址，每个I/O接口都有接口都有一组寄存器。一组寄存器。n数据端口数据端口n状态端口状态端口n控制端口控制端口CPU与外设的交流就是与外设的交流就是CPU与与接口的寄存器（端口）交流接口的寄存器（端口）交流数据输入和数据输出寄存器可以数据输入和数据输出寄存器可以使用同一地址：控制输出和状态使用同一地址：控制输出和状态输入寄存器可以使用输入寄存器可以使用同一地址数据输入寄存器数据输入寄存器数据输出寄存器控制输出寄存器状态输入寄存器接口接口6接口部件中的接口部件中的I/O端口端口不同的不同的CPU对端口的编址方式不同：对端口的编址方
6、式不同：1.与内存统一编址与内存统一编址 即端口的地址占用存储器的空间，一个端口占用一个即端口的地址占用存储器的空间，一个端口占用一个存储单元地址。可以使用访问内存的指令访问端口存储单元地址。可以使用访问内存的指令访问端口 优点：可以使用的访问指令类型多、使用方优点：可以使用的访问指令类型多、使用方便，便， 另外，端口的地址空间较大。另外，端口的地址空间较大。 缺点：占用内存空间，访问速度慢缺点：占用内存空间，访问速度慢2.单独编址单独编址 CPU为端口提供了与内存访问空间完全独立的为端口提供了与内存访问空间完全独立的I/O地地址空间，使用专用指令址空间，使用专用指令IN和和OUT访问端口访问
7、端口 优点：执行速度快，不占用内存空间优点：执行速度快，不占用内存空间 缺点：地址范围小缺点：地址范围小7接口部件中的接口部件中的I/O端口端口访问接口的过程：访问接口的过程：1.CPU先将地址信息发送到地址总线，将确定的控制信先将地址信息发送到地址总线，将确定的控制信息发送到控制总线（打开相应端口）息发送到控制总线（打开相应端口）2.CPU传输数据信息到数据总线上等待相应端口接收，传输数据信息到数据总线上等待相应端口接收，或者或者CPU等待接口把指定端口的内容送到数据总线上等待接口把指定端口的内容送到数据总线上（收发数据）（收发数据）注意注意：地址是端口（寄存器）的地址，而不是接口部件：地址
8、是端口（寄存器）的地址，而不是接口部件的地的地 址，一个接口部件包含多个端口，即多个址，一个接口部件包含多个端口，即多个地址地址8CPU和外设之间的数据传输方和外设之间的数据传输方式式n程序方式程序方式n中断方式中断方式nDMA方式方式9程序方式程序方式通过程序的控制来读取数据，通过程序的控制来读取数据，CPU主动主动1.无条件传送方式无条件传送方式 如果如果CPU能够确信外设准备就绪，就不用查询外设的能够确信外设准备就绪，就不用查询外设的状态而可以直接进行数据传输状态而可以直接进行数据传输 例如：例如：CPU要输出一个数据到显示器显示，由于要输出一个数据到显示器显示，由于显示器可以根据输入数
9、据而随时改变显示内容的设备，显示器可以根据输入数据而随时改变显示内容的设备，因而因而CPU就可以直接向其发送数据，而无需查询就可以直接向其发送数据，而无需查询 无条件传送方式程序设计简单，适应的操作也比较简无条件传送方式程序设计简单，适应的操作也比较简单，能够采用这种方式工作的外设也较少单，能够采用这种方式工作的外设也较少10程序方式程序方式2.条件传送（查询）方式条件传送（查询）方式 CPU执行程序不断读取并测试外设的状态，如果执行程序不断读取并测试外设的状态，如果外设处于准备好（输入）或空闲（输出）状态，则执外设处于准备好（输入）或空闲（输出）状态，则执行输入或输出指令，进行数据交换，否则
10、等待行输入或输出指令，进行数据交换，否则等待 完成一次数据传送的过程完成一次数据传送的过程：1）CPU从状态端口选取外设的状态字从状态端口选取外设的状态字2）CPU检测状态字对应位的是否满足检测状态字对应位的是否满足“就绪就绪”条件条件3）如不满足，则重复执行）如不满足，则重复执行1）2）过程，直到条件满）过程，直到条件满足足4）如果条件满足，表明外设就绪，则传送数据，同时）如果条件满足，表明外设就绪，则传送数据，同时I/O的状态复位的状态复位11主要内容：主要内容： I/O端口及其编址方式n 简单接口芯片及其应用n 基本输入输出方法n 中断的基本概念及工作过程n *中断控制器825912一、
11、I/O接口与端口I/O接口：n将外设连接到总线上的一组逻辑电路的总称。n实现外设与主机之间的信息交换。I/O端口：n接口中的寄存器13I/O接口要解决的问题n速度匹配(Buffer)n信号的驱动能力(电平转换器、驱动器) n信号形式和电平的匹配(A/D、D/A) n信息格式(字节流、块、数据包、帧) n时序匹配(定时关系)n总线隔离(三态门)14接口的功能n数据的缓冲与暂存n信号电平与类型的转换n增加信号的驱动能力n对外设进行监测、控制与管理，中断处理15二、I/O端口的编址方式数据端口数据端口状态端口状态端口控制端口控制端口端端 口口16I/O端口CPU数据数据状态状态控制控制外设外设17I
12、/O端口的编址方式统一编址独立编址18端口与内存的统一编址特点：n指令及控制信号统一n内存地址资源减少内存内存地址地址960KBI/O地址地址64KB00000HF0000HFFFFFH19端口的独立编址特点：n内存地址资源充分利用n能够应用于端口的指令较少内存内存地址地址I/O地址地址00000HFFFFFHFFFFH0000H20端口的独立编址8 80 08 88 8总总线线A19-A0A15-A0MEMR、MEMWIOR、IOW 、AEN存储器存储器输入输入/输出输出218088/8086的I/O端口编址n采用I/O独立编址方式(但地址线与存储器共用)n地址线上的地址信号用IO/M来区分
13、nI/O操作只使用20根地址线中的16根：A15A0n可寻址的I/O端口数为64K(65536)个nI/O地址范围为0FFFFHnIBM PC只使用了1024个I/O地址(03FFH)22三、I/O地址的译码目的：n确定端口的地址参加译码的信号：nIOR，IOW，A15 A0nOUT指令将使总线的IOW信号有效nIN指令将使总线的IOR信号有效23I/O地址的译码n当接口只有一个端口时，16位地址线一般应全部参与译码，译码输出直接选择该端口；当接口具有多个端口时，则16位地址线的高位参与译码（决定接口的基地址），而低位则用于确定要访问哪一个端口。24I/O地址的译码n某外设接口有4个端口，地址
14、为2F0H2F3H，则其基地址为2F0H，由A15A2译码得到，而A1、A0用来确定4个端口中的某一个。连接？25四、I/O数据的传送方式并行 一个数据单位同时传送串行 数据按位传送266.26.2 简单接口电路掌握：n接口电路的分类及特点；n两类简单接口芯片的应用27一、接口的基本构成数据线数据线控制线控制线状态线状态线DBCBAB数据输入寄存器数据输入寄存器(or 三态门三态门)数据输出寄存器数据输出寄存器(锁存器锁存器)状态寄存器状态寄存器(or 三态门三态门)命令寄存器命令寄存器译码译码电路电路控制控制逻辑逻辑28接口的基本构成n数据输入/输出寄存器 暂存输入/输出的数据n命令寄存器
15、存放控制命令，用来设定接口功能、工作参数和工作方式。n状态寄存器 保存外设当前状态，以供CPU读取。29接口的基本构成CPUI/O接口接口外设外设数数 据据端口地址端口地址控控 制制数数 据据状状 态态控控 制制30二、接口的类型及特点输入接口输出接口接接 口口31接口特点输入接口：n要求对数据具有控制能力（常用三态门实现）输出接口：n要求对数据具有锁存能力（常用锁存器实现）32三、三态门接口n高电平、低电平、高阻态33三态门接口n三态门的工作波形：A0A15IOR译码输出译码输出D0D7开关状态开关状态地址有效地址有效3474LS244n含8个三态门的集成电路芯片n在外设具有数据保持能力时用
16、来输入接口n74LS244应用例 教材p252P251图图35三态门接口应用例n利用三态门作为输入接口（接口地址380H）接到地址范围为70000H-71FFFH的EEPROM芯片的READY/BUSY端，当三态门输出高电平时，可向98C64A写入一个字节数据，输出低电平时则不能写入。画芯片与系统的连接图36三态门接口应用例D0D7A0A12WEOEREADY/BUSYA0A12MEMWMEMR高位地高位地址信号址信号D0D7D0380HCE译码译码IOR37四、锁存器接口n通常由D触发器构成；n特点： 具有对数据的锁存能力； 不具备对数据的控制能力38常用锁存器芯片n74LS273 8D触发
17、器，不具备数据的控制能力n74LS373 含三态的8D触发器，具有对数据的控 制能力P253图图39锁存器芯片74LS374D0D7Q0Q7.OECP译码器译码器D0D7Q0Q7.OECP译码器译码器做输出口做输出口:做输入口做输入口:外外设设自外设自外设40I/O接口综合应用例n根据开关状态在7段数码管上显示数字或符号n设输出接口的地址为F0Hn设输入接口地址为F1Hn当开关的状态分别为00001111时，在7段数码管上对应显示0F7段数码管图见教材段数码管图见教材p25541O1 I1O2 I2O3 I3O4 I4E1 K0K3+5VGG2AG2BCBA1174LS244D0 Q0 | Q
18、1D7 Q2 Q3 Q4CP Q5 Q6 Q7 abcdefgDP7406反相器反相器74LS273Rx81174LS138D0D7IOW#IOR#Y0Y1F0H = 0000 0000 1111 0000F1H = 0000 0000 1111 0001&1A7A4A15A8A3A2A1A0D0D1D2D3译码器译码器42符号形状7段码.gfedcba符号形状7段码.gfedcba000111111801111111100000110901100111201011011A01110111301001111B01111100401100110C00111001501101101D0101111
19、0601111101E01111001700000111F0111000143I/O接口综合应用例 程序段程序段Seg7 DB 3FH,06H,5BH,4FH,66H,6DH,7DH,07H,7FH,67H,77H,7CH,39H,5EH,79H,71H LEA BX, Seg7 MOV AH, 0 GO: INAL, 0F1H AND AL, 0FH MOV SI, AX MOV AL, BX+SI OUT 0F0H, AL JMP GO446.36.3 基本输入/输出方法无条件传送查询式传送中断方式传送直接存储器存取(DMA)程序控制方式程序控制方式45一、无条件传送n适用于总是处于准备好
20、状态的外设n优点：软件及接口硬件简单n缺点：只适用于简单外设，适应范围 较窄46无条件传送例n读取开关的状态；n当开关闭合时，输出编码使发光二极管亮47DCPQD0D1输出口地输出口地址址38F3H输入口地输入口地址址38F0H+5V148二、查询工作方式适用场合：n外设并不总是准备好n对传送速率和效率要求不高对外设及接口的要求：n外设应提供设备状态信息n接口应具备状态端口49查询工作方式n优点：软件比较简单n缺点：CPU效率低，数据传送的实时性 差，速度较慢单一外设时单一外设时的工作流程的工作流程50超时超时?READY?READY?与外设进与外设进行数据交换行数据交换超时错超时错读入并测试
21、外设状态读入并测试外设状态YNYN传送完传送完？防止死循环防止死循环复位计时器复位计时器NY51查询工作方式例外设状态端口地址为03FBH，第5位(bit5)为状态标志（=1忙，=0准备好）外设数据端口地址为03F8H，写入数据会使状态标志置1 ；外设把数据读走后又把它置0。试画出其电路图，并将DATA下100B数据输出52D5D7-D0A9|A31&A15|A101IOWD7-D03F8H外外设设D7D6D5D4D3D2D1D0BUSYCPQ7Q6Q5Q4Q3Q2Q1Q0状态端口状态端口GG2AG2BCBAA2A1A074LS138Y01IORY3OE74LS3743FBH程序段程序段？53
22、三、中断控制方式特点：n外设在需要时向CPU提出请求，CPU再去为它服务。服务结束后或在外设不需要时，CPU可执行自己的程序n优点：CPU效率高，实时性好，速度快。n缺点：程序编制较为复杂。54以上三种I/O方式的共性均需CPU作为中介：n软件： 外设与内存之间的数据传送是通过CPU执行 程序来完成的（PIO方式）；n硬件： I/O接口和存储器的读写控制信号、地址信号 都是由CPU发出的。n 缺点：程序的执行速度限定了传送的最大速度（约 为几十KB/秒）55四、DMA控制方式特点：n外设直接与存储器进行数据交换 ，CPU不再担当数据传输的中介者；n总线由DMA控制器（DMAC）进行控制（CPU
23、要放弃总线控制权），内存/外设的地址和读写控制信号均由DMAC提供。56DMA控制方式DMAC外设外设接口接口CPUQRDMEMDACKHOLDHLDABUS控制信号控制信号57DMA控制方式的工作过程n外设向DMA控制器发出“DMA传送请求”信号DRQ；nDMA控制器收到请求后，向CPU发出“总线请求”信号HOLD；nCPU在完成当前总线周期后会立即发出HLDA 信号，对HOLD信号进行响应；nDMA控制器收到HLDA信号后，就开始控制总线，并向外设发出DMA响应信号DACK58DMA控制方式的工作过程nDMA控制器送出地址信号和相应的控制信号，实现外设与内存或内存与内存之间的直接数据传送；
24、n 例：从外设向内存传送一个字节 DMAC向I/O接口发出读信号，同时往地址总线上发出存储器的地址和存储器写信号和AEN信号。59DMA控制方式的工作过程nDMA控制器自动修改地址和字节计数器，并判断是否需要重复传送操作。当规定的数据传送完后，DMA控制器就撤销发往CPU的HOLD信号。CPU检测到HOLD失效后，紧接着撤销HLDA信号，并在下一时钟周期重新开始控制总线。60DMA的三种传送方式n数据块传送方式： DMAC在申请到总线后，将一块数据传送完后才释放总线，而不管中间DREQ是否有效。n周期窃取方式（每次传送一个字节或一个字）： 每个DMA周期只传送一个字节或一个字就立即释放总线。n
25、直接存取方式： DMA的数据传送请求直接发到主存储器，在得到响应后，整个工作过程在DMA控制器中由硬件完成。61数据块传送：数据块传送：YN允许允许DMADMA请求？请求？DMAC请求总线请求总线CPU响应响应, DMAC获总线控制权获总线控制权DMA传送一个字节传送一个字节块结束？块结束？地址增量，计数器减量地址增量，计数器减量DMAC释放总线释放总线YN62每次传送一个字（或字节）：每次传送一个字（或字节）：NYN允许允许DMADMAC请求总线请求总线CPU响应响应, DMAC获总线控制权获总线控制权DMA传送一个数据传送一个数据块结束？块结束？释放总线至少一个总线周期释放总线至少一个总线
26、周期地址增量，计数器减量地址增量，计数器减量DMAC释放总线释放总线Y测试测试I/O的的DREQ DMA请求？请求？63DMA控制方式优点：n数据传输由DMA硬件来控制，数据直接在内存和外设之间交换，可以达到很高的传输速率（可达几MB/秒）646.46.4 中断技术掌握：n中断的基本概念n中断响应的一般过程n中断向量表及其初始化n8088/8086中断系统65一、中断的基本概念中断：nCPU执行程序时，由于发生了某种随机的事件(外部或内部)，引起CPU暂时中断正在运行的程序，转去执行一段特殊的服务程序(称为中断服务程序或中断处理程序)，以处理该事件，该事件处理完后又返回被中断的程序继续执行，这
27、一过程称为中断。66中断源n引起CPU中断的事件，发出中断请求的来源内部中断内部中断外部中断外部中断异常中断异常中断软件中断软件中断可屏蔽中断可屏蔽中断非屏蔽中断非屏蔽中断异常事件引起异常事件引起中断指令引起中断指令引起INTR中断中断NMI中断中断67引入中断的原因n提高数据传输率；n避免了CPU不断检测外设状态的过程，提高了CPU的利用率。n实现对特殊事件的实时响应。68二、外部中断响应的一般过程n中断请求n中断判优及中断源识别n中断响应n中断处理（服务）n中断返回69中断请求n中断请求信号应保持到中断被处理为止；nCPU响应中断后，中断请求信号应及时撤销。NMIINTR70中断源识别n软
28、件查询法n中断矢量法。由中断源提供中断类型号，CPU根据类型确定中断源。71中断判优 要解决的问题要解决的问题n对同时产生的中断： 首先处理优先级别较高的中断；若优先级别相同，则按先来先服务的原则n对非同时产生的中断： 低优先级的中断程序允许被高优先级的中断源所中断中断嵌套中断嵌套72中断判优 控制方法控制方法 软件判优 顺序查询中断请求，先查询的先服务 （即先查询的优先级别高）硬件判优 链式判优、并行判优（中断向量法）73菊花链逻辑电路菊花链逻辑电路INTAinIREQINTR&=1 1INTAoutDB三态门三态门中中断断向向量量码码E外设接口外设接口中断确认中断确认菊花链菊花链逻辑电路逻
29、辑电路74中断响应n向中断源发出INTA中断响应信号；n保护断点。包括FLAGS、 CS和IPn获得中断服务程序入口地址固定入口法固定入口法中断向量法中断向量法75中断处理中断服务子程序的特点：n为“远过程”n用IRET指令返回76中断服务子程序完成的工作n保护现场n开中断（STI）n中断处理n关中断（CLI）n恢复现场n中断返回77中断返回n执行IRET指令，使IP、CS和FLAGS从堆栈弹出78三、8088/8086中断系统内部中断外部中断除法错中断除法错中断溢出中断溢出中断单步中断单步中断软件中断软件中断非屏蔽中断非屏蔽中断可屏蔽中断可屏蔽中断256个中个中断源断源79NMIINTR中断
30、逻辑中断逻辑软件中断指令软件中断指令溢出中断溢出中断除法错除法错单步中断单步中断非屏蔽中断请求非屏蔽中断请求中断控中断控制器制器8259APIC8086/8088CPU8086/8088CPU内部逻辑内部逻辑断点中断断点中断可可屏屏蔽蔽中中断断请请求求n430128086/8088中断源类型：中断源类型：80中断向量表 00000H003FFH1KB81中断向量表n存放各类中断的中断服务程序的入口地址n每个入口占用4 Bytes，低字为段内偏移，高字为段基址n表的地址位于内存的00000H003FFH，大小为1KB，共256个入口82中断向量表的初始化n将用户自定义的中断服务程序入口地址放入向
31、量表n例：将中断向量码为48H的服务程序入口地址放入向量表p29083中断向量表的初始化nMOV AX，0000HnMOV DS，AXnMOV SI，0120HnMOV BX，OFFSET INT1nMOV SI，BXnMOV BX，SEG INT1nMOV SI+2，BX848088内部中断响应过程特点：n无无INTA周期n中断类型码固定或由指令给出858088内部中断响应过程响应过程步骤： PUSH FLAG LET TEMP = TF CLEAR IF，TF PUSH CS PUSH IP （I P）=（TYPE*4+1）:（TYPE*4+0） （CS）=（TYPE*4+3）:（TYPE
32、*4+2）868088外部中断响应过程可屏蔽中断： 第1个INTA，PIC进行优先级排队判优处理 第1个INTA ，PIC把中断类型码放到DB上，由CPU读入 PUSH FLAG LET TEMP = TF CLEAR IF，TF PUSH CS PUSH IP （I P）=（TYPE*4+1）:（TYPE*4+0） （CS）=（TYPE*4+3）:（TYPE*4+2）nNMI中断响应过程与内部中断类似时序：时序：p273878088/8086中断系统的优先级n优先级从高到低的顺序为：n内部中断nNMI中断nINTR中断n单步中断中断响应和处中断响应和处理流程理流程p27488中断处理过程中断处理过程n当NMI、INTR、单步和除法错中断同时产生时，响应顺序为：响应除法错中断响应除法错中断 响应响应NMI中断中断 响应响应INTR中断中断 响应单步中断响应单步中断级别高的中断可级别高的中断可以中断级别低的以中断级别低的中断服务程序中断服务程序896.5 中断控制器8259了解：n8259的主要引线及结构掌握：n8259的各种工作方式n8259的初始化编程n中断程序设计的一般过程和方法90
