《电工学第十章组合逻辑电路ppt课件》由会员分享，可在线阅读，更多相关《电工学第十章组合逻辑电路ppt课件（188页珍藏版）》请在金锄头文库上搜索。
1、第第 10 10 章章 组合逻辑电路组合逻辑电路 .目目 录录10.1 10.1 集成基本门电路集成基本门电路10.2 10.2 集成复合门电路集成复合门电路10.3 10.3 逻辑代数逻辑代数10.4 10.4 组合逻辑电路的分析与设计组合逻辑电路的分析与设计10.5 10.5 常用组合逻辑功能器件常用组合逻辑功能器件.10.1 10.1 集成基本门电路集成基本门电路 门电路又称逻辑门，是实现各种逻辑关系的基门电路又称逻辑门，是实现各种逻辑关系的基本电路，是组成数字电路的基本部件。本电路，是组成数字电路的基本部件。基本门电路：基本门电路：(1)(1)与门电路与门电路(2)(2)或门电路或门电
2、路(3)(3)非门电路非门电路返回返回.返回返回10.1.1 10.1.1 与门电路与门电路 在决定某一事件的各种条件中，只有当所有的条在决定某一事件的各种条件中，只有当所有的条件都具备时，事件才会发生，符合这一规律的逻辑关件都具备时，事件才会发生，符合这一规律的逻辑关系称为与逻辑。系称为与逻辑。与逻辑与逻辑与门与门 反映与逻辑的运算称为与运算，又称逻辑乘，逻反映与逻辑的运算称为与运算，又称逻辑乘，逻辑表达式为：辑表达式为：规则：有规则：有0 0为为0 0，全，全1 1为为1 1.返回返回10.1.1 10.1.1 与门电路与门电路与门真值表与门真值表 根据上述的逻辑关系可根据上述的逻辑关系可
3、知逻辑乘的运算规律如右：知逻辑乘的运算规律如右： .返回返回10.1.2 10.1.2 或门电路或门电路 在决定某一事件的各种条件中，只要有一个或在决定某一事件的各种条件中，只要有一个或一个以上的条件具备，事件就一个以上的条件具备，事件就 会发生，符合这一规会发生，符合这一规律的逻辑关系称为或逻辑。律的逻辑关系称为或逻辑。或逻辑或逻辑或门或门 反映或逻辑的运算称为或运算，又称逻辑加，反映或逻辑的运算称为或运算，又称逻辑加，逻辑表达式为：逻辑表达式为：规则：有规则：有1 1为为1 1，全，全0 0为为0 0.10.1.2 10.1.2 或门电路或门电路返回返回 根据上述的逻辑关系可知根据上述的逻
4、辑关系可知逻辑或的运算规律如右：逻辑或的运算规律如右：或门真值表或门真值表.返回返回10.1.3 10.1.3 非门电路非门电路 决定某一事件的条件只有一个，而在条件不具决定某一事件的条件只有一个，而在条件不具备时，事件才会发生，即事件备时，事件才会发生，即事件 的发生与条件处于对的发生与条件处于对立状态，符合这一规律的逻辑关系称为非逻辑立状态，符合这一规律的逻辑关系称为非逻辑非逻辑非逻辑非门非门 反映非逻辑的运算称为非运算，又称逻辑非，反映非逻辑的运算称为非运算，又称逻辑非，逻辑表达式为：逻辑表达式为：规则：取反规则：取反.返回返回10.1.3 10.1.3 非门电路非门电路 根据上述的逻辑
5、关系可知根据上述的逻辑关系可知逻辑非的运算规律如右：逻辑非的运算规律如右：非门真值表非门真值表.返回返回10.2 10.2 集成复合门电路集成复合门电路 集成门电路除了与门、或门和非门外，还有将集成门电路除了与门、或门和非门外，还有将它们的逻辑功能组合起来的复它们的逻辑功能组合起来的复 合门电路，如集成与合门电路，如集成与非门、或非门、同或门、异或门和与或非门等等。非门、或非门、同或门、异或门和与或非门等等。(1)(1)与非门与非门(2)(2)或非门或非门(3)(3)同或门同或门(4)(4)异或门异或门(5)(5)与或非门与或非门.返回返回10.2.1 10.2.1 与非门电路与非门电路(a)
6、(a)逻辑图逻辑图 (b) (b)逻辑符号逻辑符号 (c) (c)波形图波形图与非门真值表与非门真值表规则：相同取反，不同取高规则：相同取反，不同取高.返回返回10.2.2 10.2.2 或非门电路或非门电路(a)(a)逻辑图逻辑图 (b) (b)逻辑符号逻辑符号 (c) (c)波形图波形图或非门真值表或非门真值表规则：相同取反，不同取低规则：相同取反，不同取低.返回返回10.2.3 10.2.3 异或门电路异或门电路(a)(a)逻辑符号逻辑符号 (b) (b)波形图波形图异或门真值表异或门真值表规则：相同取低，不同取高规则：相同取低，不同取高.10.2.4 10.2.4 同或门电路同或门电路
7、(a)(a)逻辑符号逻辑符号 (b) (b)波形图波形图同或门真值表同或门真值表返回返回规则：相同取高，不同取低规则：相同取高，不同取低.10.2.5 10.2.5 与或非门电路与或非门电路(a)(a)逻辑图逻辑图 (b) (b)逻辑符号逻辑符号返回返回.10.3 10.3 逻辑代数逻辑代数基本概念基本概念逻辑：事物的因果关系逻辑：事物的因果关系逻辑运算：当逻辑运算：当0 0和和1 1表示逻辑状态时，两个二进制数表示逻辑状态时，两个二进制数码按照某种特定的因果关系进行的运算，逻辑运算码按照某种特定的因果关系进行的运算，逻辑运算使用的数学工具是逻辑代数。使用的数学工具是逻辑代数。逻辑代数：与普通
8、代数不同之处是逻辑代数中的变逻辑代数：与普通代数不同之处是逻辑代数中的变量只有量只有0 0和和1 1两个可取值，它们分别用来表示完全两两个可取值，它们分别用来表示完全两个对立的逻辑状态，在逻辑代数中，有与、或、非个对立的逻辑状态，在逻辑代数中，有与、或、非三种基本的逻辑运算。三种基本的逻辑运算。逻辑运算的描述方式逻辑运算的描述方式: :逻辑代数表达式、真值表、逻逻辑代数表达式、真值表、逻辑图、卡诺图、波形图和硬件描述语言辑图、卡诺图、波形图和硬件描述语言HDL) HDL) 等。等。返回返回.10.3.1 10.3.1 逻辑代数的基本运算逻辑代数的基本运算 与与ANDAND）或或OROR）非非N
9、OTNOT）(a)(b)(c)图图(a)(a)中，中，A A、B B同时闭合，指示灯亮；同时闭合，指示灯亮；图图(b)(b)中，中，A A、B B任一个闭合，指示灯亮；任一个闭合，指示灯亮；图图(c)(c)中，中，A A闭合，指示灯灭，闭合，指示灯灭，A A断开，指示灯亮。断开，指示灯亮。返回返回.(1) 10100011(1) 10100011和和0000111100001111相与：相与：例例1 1：求下列逻辑运算结果。：求下列逻辑运算结果。(2) 10101100(2) 10101100和和0000111100001111相或：相或：000000110000001110101111101
10、01111(3) 10101100(3) 10101100的非运算：的非运算：0101001101010011(4) 10101100(4) 10101100和和0000111100001111异或：异或：1010001110100011(6) 10101100(6) 10101100和和0000111100001111与非：与非：1111001111110011(5) 10101100(5) 10101100和和0000111100001111同或：同或：0101110001011100返回返回.（1 1写出写出1010010110100101与与1111000011110000的加法运算结
11、果以的加法运算结果以及逻辑与、逻辑或、逻辑异或和逻辑与非的结果。及逻辑与、逻辑或、逻辑异或和逻辑与非的结果。（2 2写出写出1010101010101010的逻辑非运算结果。的逻辑非运算结果。思考题思考题1 1返回返回.逻辑代数的基本公式逻辑代数的基本公式返回返回.其中：其中：v (1) (1)、(2)(2)、(11)(11)、(12)(12)称称 “01 “01律，给出了变律，给出了变量与常量间的运算规则；量与常量间的运算规则；v(5)(5)、(15)(15)称称“交换律，交换律，v (6) (6)、(16)(16)称称“结合律，结合律，v (7) (7)、(17)(17)称称“分配律，是和
12、普通代数相似的定分配律，是和普通代数相似的定律。律。v(4)(4)、(14)(14)称称“互补律，互补律，v (3) (3)、(13)(13)称称“重叠律，重叠律，v (8) (8)、(18)(18)称称“反演律，是特殊定律；反演律，是特殊定律；v(9)(9)称称“复原律，复原律，v (10) (10)是对是对0 0和和1 1的求反运算。的求反运算。返回返回.例例2 2：请对公式：请对公式1717进行证明进行证明解解1：右边右边=(A+B)(A+C)=A+AB+AC+BC=A(1+B+C)+BC=A+BC=左边左边返回返回公式推演法公式推演法.解解2： 真值表法真值表法A+BC(A+B)(A+
13、C)=返回返回.常用公式常用公式返回返回.例例3 3：证明：证明A + A B = AA + A B = A证明：证明：返回返回说明：在两个乘积项相加时，若其中一项以另一项说明：在两个乘积项相加时，若其中一项以另一项为因子，则该项是多余的，可以删去。为因子，则该项是多余的，可以删去。原变量吸收公式原变量吸收公式.例例4 4：证明：证明A + AB = A+BA + AB = A+B证明：证明：说明：两个乘积项相加时，如果一项取反后是另一说明：两个乘积项相加时，如果一项取反后是另一项的因子，则此因子是多余的，可以消去。项的因子，则此因子是多余的，可以消去。反变量吸收公式反变量吸收公式返回返回.例
14、例5 5：证明：证明AB + AB = AAB + AB = A证明：证明：说明：两个乘积项相加时，若它们分别包含说明：两个乘积项相加时，若它们分别包含B和和B两个因子而其他因子相同，则两项定能合并，且可两个因子而其他因子相同，则两项定能合并，且可将将B和和B两个因子消去。两个因子消去。互反变量吸收公式互反变量吸收公式返回返回.例例6 6：证明：证明A(A+B) = AA(A+B) = A证明：证明：说明：变量说明：变量A和包含和包含A的和相乘时，其结果等于的和相乘时，其结果等于A，即可以将和消掉。，即可以将和消掉。返回返回.例例7 7：证明：证明AB+AC+BC=AB+ACAB+AC+BC=
15、AB+AC证明：证明：说明：若两个乘积项中分别包含说明：若两个乘积项中分别包含A和和A两个因子，两个因子，而这两个乘积项的其余因子组成第三个乘积项时，而这两个乘积项的其余因子组成第三个乘积项时，则第三个乘积项是多余的，可以消去。则第三个乘积项是多余的，可以消去。混合变量吸收公式混合变量吸收公式可以导出：可以导出：AB+AC+BCD=AB+ACAB+AC+BCD=AB+AC返回返回.返回返回例例8 8：证明：证明A(AB)=ABA(AB)=AB证明：证明：说明：当说明：当A和一个乘积项的非相乘，且和一个乘积项的非相乘，且A为乘积项为乘积项的因子时，则的因子时，则A这个因子可以消去。这个因子可以消
16、去。.例例9 9：证明：证明A(AB)=AA(AB)=A证明：证明：说明：当说明：当A和一个乘积项的非相乘，且和一个乘积项的非相乘，且A为乘积项为乘积项的因子时，其结果就等于的因子时，其结果就等于A。返回返回.注：注：在二值逻辑中，输入在二值逻辑中，输入/ /输出都只有两种取值输出都只有两种取值0/10/1。10.3.2 10.3.2 逻辑函数的表示方法逻辑函数的表示方法1 1、逻辑函数、逻辑函数若以逻辑变量为输入，运算结果为输出，则若以逻辑变量为输入，运算结果为输出，则输入变量值确定以后，输出的取值也随之而输入变量值确定以后，输出的取值也随之而定。即：输入定。即：输入/ /输出之间是一种函数
17、关系。输出之间是一种函数关系。含义：含义：Y=F (A,B,C,)返回返回.如：举重裁判电路。如：举重裁判电路。AC灯灯电源电源B比赛规则规定：在一名主裁判和两名副裁判中，必须比赛规则规定：在一名主裁判和两名副裁判中，必须有两人以上必须包括主裁判认定运动员的动作合有两人以上必须包括主裁判认定运动员的动作合格，试举才算成功。主裁判掌握着开关格，试举才算成功。主裁判掌握着开关A，两名副裁判，两名副裁判掌握开关掌握开关B和和C。运动员举起杠铃，裁判认为动作合格。运动员举起杠铃，裁判认为动作合格就合上开关，否则不合。就合上开关，否则不合。指示灯指示灯Y是开关是开关A、B、C的二值逻辑函数：的二值逻辑函
18、数：Y=F(A，B，C)返回返回.v逻辑真值表逻辑真值表v逻辑函数式逻辑式或函数式）逻辑函数式逻辑式或函数式）v逻辑图逻辑图v波形图波形图v卡诺图卡诺图v硬件描述语言硬件描述语言2 2、逻辑函数的表示方法、逻辑函数的表示方法各种表示方法之间可以相互转换。各种表示方法之间可以相互转换。返回返回.(1) (1) 真值表真值表( (逻辑状态表逻辑状态表) ) 将输入变量所有的取值下对应的输出值找出来，将输入变量所有的取值下对应的输出值找出来，列成表格，即可得到真值表。列成表格，即可得到真值表。返回返回n n个变量，则为个变量，则为2n2n个组合。个组合。.abcdAB如：楼道开关示意图如：楼道开关示
19、意图开关开关 A灯灯下下下下上上下下上上下下上上上上亮亮灭灭灭灭亮亮开关开关 B开关状态表开关状态表A、B: 向上向上1 向下向下-0 L : 亮亮-1; 灭灭-0确定变量、函数，并赋值确定变量、函数，并赋值开关开关: : 变量变量 A A、B B灯灯 : : 函数函数 L L 逻辑真值表逻辑真值表ABL001100010111返回返回.例例1010：试列出之前举重裁判电路的逻辑真值表。：试列出之前举重裁判电路的逻辑真值表。AC灯灯电源电源B1 - 开关闭合开关闭合0 - 开关断开开关断开1 - 灯亮灯亮0 - 灯灭灯灭返回返回.(2) (2) 逻辑表达式逻辑表达式 将输入将输入/ /输出之间
20、的逻辑关系用与输出之间的逻辑关系用与/ /或或/ /非的运算非的运算式表示就得到逻辑代数式，即逻辑函数式。式表示就得到逻辑代数式，即逻辑函数式。表示方法：表示方法：(1)(1)找出真值表中使找出真值表中使Y=1Y=1的输入变量组合；的输入变量组合；(2)(2)每组输入变量组合对应一个乘积项（每组输入变量组合对应一个乘积项（“与运算）与运算） 其中：其中：1-1-原变量，原变量，0-0-反变量；反变量；(3)(3)将这些乘积项相加（将这些乘积项相加（“或运算或运算”），则得），则得Y Y。返回返回法一：由真值表写逻辑函数式法一：由真值表写逻辑函数式法二：直接根据电路功能的要求和与、或的逻辑定法二
21、：直接根据电路功能的要求和与、或的逻辑定义得义得Y Y。.例例11 11 ：用法一将下图所示真值表转换为逻辑函数式。：用法一将下图所示真值表转换为逻辑函数式。返回返回.例例1212：写出举重裁判电路的逻辑函数式。：写出举重裁判电路的逻辑函数式。法法1： Y=ABC+ABC+ABC=ABC+ABC+ABC+ABC=AB(C+C)+ABC+ABC=AB(C+C)+AC(B+B)=AB+AC=A(B+C)解：解：法法2：“B、C至少有一个合上至少有一个合上”，表示为，表示为(B+C)“同时还要求合上同时还要求合上A”，则应写作，则应写作A(B+C)所以，逻辑函数式：所以，逻辑函数式：Y=A(B+C)
22、返回返回.(3) (3) 逻辑图逻辑图 将逻辑函数式中各变量之间的与、或、非等逻将逻辑函数式中各变量之间的与、或、非等逻辑关系用图形符号表示出来，就可以画出表示函数辑关系用图形符号表示出来，就可以画出表示函数关系的逻辑图。关系的逻辑图。返回返回如：如：那么：那么：.(4) (4) 波形图波形图 将逻辑函数输入变量每一种可能出现的取值与将逻辑函数输入变量每一种可能出现的取值与对应的输出值按时间顺序排列起来画成时间波形，对应的输出值按时间顺序排列起来画成时间波形，其中其中0表示低电平，表示低电平，1表示高电平。表示高电平。如：如：返回返回.(5) (5) 卡诺图卡诺图 卡诺图是由许多方格组成的阵列
23、列图，方格又称卡诺图是由许多方格组成的阵列列图，方格又称单元，单元的个数等于逻辑函数输入变量的状态数。单元，单元的个数等于逻辑函数输入变量的状态数。每个单元表示输入变量的一种状态，该状态写在方格每个单元表示输入变量的一种状态，该状态写在方格的左方和上方，而对应的输出变量状态填入单元中。的左方和上方，而对应的输出变量状态填入单元中。 (a) (a)卡诺图卡诺图 (b) (b)二变量卡诺图二变量卡诺图 (c) (c)三变量卡诺图三变量卡诺图 (d) (d)四变量卡诺图四变量卡诺图返回返回.(6) (6) 各种表示方法间的相互转换各种表示方法间的相互转换真值表与逻辑函数式的相互转换真值表与逻辑函数式
24、的相互转换v找出真值表中使找出真值表中使Y=1Y=1的输入变量组合；的输入变量组合；v每组输入变量组合对应一个乘积项（每组输入变量组合对应一个乘积项（“与运算）与运算）v 其中：其中：1-1-原变量，原变量，0-0-反变量；反变量；v将这些乘积项相加（将这些乘积项相加（“或运算或运算”），则得），则得Y Y。真值表真值表 逻辑函数逻辑函数式式逻辑函数式逻辑函数式 真值真值表表v把输入变量取值的所有组合逐个代入逻辑式中求出把输入变量取值的所有组合逐个代入逻辑式中求出函数值，列表。函数值，列表。返回返回.例例1313：已知一个奇偶判别函数的真值表如左下图所示，：已知一个奇偶判别函数的真值表如左下图
25、所示，试写出它的逻辑函数式。试写出它的逻辑函数式。解：解：A=0,B=1,C=1使使Y=1A=1,B=0,C=1使使Y=1A=1,B=1,C=0使使Y=1且：且：Y = ABC=1且：且：Y = ABC=1且：且：Y = ABC =1返回返回Y=ABC+ABC+ABC所以：所以：.例例1414：已知逻辑函数：已知逻辑函数Y=A+BC+ABCY=A+BC+ABC，求它对应，求它对应的真值表。的真值表。解：解：将将A A、B B、C C各种取值逐一代入各种取值逐一代入Y Y式中计算，将计式中计算，将计算结果列表。算结果列表。返回返回.逻辑函数式与逻辑图的相互转换逻辑函数式与逻辑图的相互转换逻辑函数
26、式逻辑函数式 逻辑图逻辑图逻辑图逻辑图 逻辑函数逻辑函数式式 用逻辑图形符号代替逻辑函数式中的逻辑运算用逻辑图形符号代替逻辑函数式中的逻辑运算符号并按运算优先顺序将它们连接起来，就得到所符号并按运算优先顺序将它们连接起来，就得到所求逻辑图。求逻辑图。 从逻辑图的输入端到输出端逐级写出每个图形从逻辑图的输入端到输出端逐级写出每个图形符号的输出逻辑式，可在输出端得到所求逻辑函数符号的输出逻辑式，可在输出端得到所求逻辑函数式。式。返回返回.例例1515：已知逻辑函数为：已知逻辑函数为Y=(AB+BC)+ABCY=(AB+BC)+ABC，画出，画出对应的逻辑图。对应的逻辑图。对应的逻辑图为：对应的逻辑
27、图为：&C1A1 1 1B&1 1 Y解：解：Y=(AB+BC)+ABCY=(AB+BC)+ABC返回返回.例例1616：已知函数的逻辑图如下图所示，试求它的逻：已知函数的逻辑图如下图所示，试求它的逻辑函数式。辑函数式。逻辑图为：逻辑图为：解：解：逻辑函数式为：逻辑函数式为：返回返回.波形图与真值表的相互转换波形图与真值表的相互转换波形图波形图 真值表真值表真值表真值表 波形图波形图 从波形图上找出每个时间段里输入变量与函数从波形图上找出每个时间段里输入变量与函数输出的取值，然后将这些输入、输出取值对应列表，输出的取值，然后将这些输入、输出取值对应列表，就得到所求真值表。就得到所求真值表。 将
28、真值表中所有的输入变量与对应的输出变量将真值表中所有的输入变量与对应的输出变量取值依次排列画成以时间为横轴的波形，就得到所取值依次排列画成以时间为横轴的波形，就得到所求波形图。求波形图。返回返回.例例1717：已知：已知A A、B B、C C三个变量，当它们取值包含奇数三个变量，当它们取值包含奇数个个1 1时，输出变量时，输出变量Y Y为为1 1，否则输出均为，否则输出均为0 0，试求该逻，试求该逻辑函数真值表、逻辑函数式和逻辑图，并由辑函数真值表、逻辑函数式和逻辑图，并由A A、B B、C C波形画出波形画出Y Y波形。波形。解：解：(1)(1)真值表为真值表为返回返回.(2)(2)逻辑函数
29、式为逻辑函数式为Y=ABC+ABC+ABC+ABC=A(BC+BC)+A(BC+BC)=A(B C)+A(BC)=A(B C)+A(B C)=A B C返回返回.(3)(3)逻辑图为逻辑图为返回返回(4)(4)波形图波形图.10.3.3 10.3.3 逻辑函数的化简逻辑函数的化简化简方法：化简方法：v 代数化简法代数化简法v 适用于编制计算机辅助分析程序的适用于编制计算机辅助分析程序的Q-M法。法。v 卡诺图化简法卡诺图化简法返回返回 根据化简后的表达式构成的逻辑电路简单，可根据化简后的表达式构成的逻辑电路简单，可节省器节省器 件，降低成本，提高工作的可靠性。件，降低成本，提高工作的可靠性。化
30、简意义：化简意义：化简标准化简标准(最简的与或表达式最简的与或表达式)v 乘积项的个数最少乘积项的个数最少(与门的个数少）与门的个数少）;v 每个乘积项中包含的变量数最少与门的输入端每个乘积项中包含的变量数最少与门的输入端个数少）。个数少）。.化简后使电路简单，可靠性提高。化简后使电路简单，可靠性提高。返回返回.1 1、代数化简法、代数化简法反复应用逻辑代数的基本公式和常用公式，消反复应用逻辑代数的基本公式和常用公式，消去函数式中多余的乘积项和多余的因子。去函数式中多余的乘积项和多余的因子。原理：原理：方法：方法：v合并项法合并项法 AB+AB=Av吸收法吸收法v消项法消项法v配项法配项法v其
31、他常用公式其他常用公式A+AB=AA+AB=(A+A)(A+B)=A+BA+A=1A+A=AAA=0A+BC=(A+B)(A+C)(A+B)=AB(AB)=A+B返回返回AB+AC=AB+AC+BC.注意：注意： (1)A(1)A、B B、C C都可以是复杂逻辑式都可以是复杂逻辑式(2)(2)一般将表达式转化为一般将表达式转化为“与或形式与或形式返回返回例例1818：写出下列逻辑函数式的化简结果。：写出下列逻辑函数式的化简结果。(1) Y1=AB+(A+C)B+AC(2) Y2=AB+BC+AB+AC(3) Y3=AB+AC+BC+AD(4) Y4=ABCD+ABD+BCD+ABC+BD+BC
32、.解：解： (1) Y1=AB+(A+C)B+AC=AB+(AC)B+AC=AB+(AC)+AC)(AC+B)=AB+AC+B=(A+B)(B+B)+AC=A+B+AC=A+B返回返回.解：解： (2) Y2=AB+BC+AB+AC=AB+BC+AC+AB+AC=AB+BC+AB+AC+AC=AB+BC+AB+A=A+BC+AB=(A+A)(A+B)+BC=A+B+BC=A+B返回返回.另解：另解：(2) Y2=AB+BC+AB+AC=AB+B(A+C)+AC=AB+B(AC)+AC=AB+(AC+B)(AC+(AC)=AB+AC+B=(A+B)(B+B)+AC=A+B+AC=A(1+C)+B
33、=A+B返回返回.解：解： (3) Y3=AB+AC+BC+AD=A(B+C)+BC+AD=A(B+C)+BC+AD=A(BC)+BC+AD=A(BC)+BC+AD=A+BC+AD=A+D+BC返回返回.解：解：(4) Y4=ABCD+ABD+BCD+ABC+BD+BC=ABC+ABD+BCD+BD+BC=ABC+BD+BCD+BC=B(AC+C)+B(D+CD)=B(A+C)+B(D+C)=AB+BC+BD+BC=AB+BD+B=AB+B=B返回返回.2 2、卡诺图化简法、卡诺图化简法(1)(1)逻辑函数的卡诺图表示法逻辑函数的卡诺图表示法实质：实质：将逻辑函数的最小项之和以图形的方式表示将
34、逻辑函数的最小项之和以图形的方式表示出来。出来。以以2n2n个小方块分别代表个小方块分别代表n n变量的所有最小项，变量的所有最小项，并将它们排列成矩阵，而且使几何位置相邻并将它们排列成矩阵，而且使几何位置相邻的两个最小项在逻辑上也是相邻的只有一的两个最小项在逻辑上也是相邻的只有一个变量不同），就得到表示个变量不同），就得到表示n n变量全部最小项变量全部最小项的卡诺图。的卡诺图。方法：方法：几何相邻性几何相邻性逻辑相邻性逻辑相邻性返回返回.二变量的卡诺图二变量的卡诺图三变量的卡诺图三变量的卡诺图四变量的卡诺图四变量的卡诺图返回返回.五变量的卡诺图五变量的卡诺图 图形两侧标注的图形两侧标注的0
35、和和1表示使对应小方格内的最表示使对应小方格内的最小项为小项为1的变量取值，同时，这些的变量取值，同时，这些0和和1组成的二进制组成的二进制数所对应的十进制数大小也就是对应的最小项的编号。数所对应的十进制数大小也就是对应的最小项的编号。返回返回.方方法法：逻逻辑辑函函数数包包含含有有哪哪几几个个最最小小项项，就就在在卡卡诺诺图图相相对应的方格内填对应的方格内填1 1，其余各方格填，其余各方格填0 0。例例如如画画出出逻逻辑辑函函数数 的的卡卡诺诺图图根据最小项逻辑表达式画卡诺图根据最小项逻辑表达式画卡诺图。m0m0m3m3m2m2m4m4m6m6m5m5m7m7m1m11 10 00 00 0
36、1 11 11 10 0返回返回用卡诺图表示逻辑函数的方法：用卡诺图表示逻辑函数的方法：1 1、将逻辑函数化为最小项表达式；、将逻辑函数化为最小项表达式；2 2、填写卡诺图。、填写卡诺图。.例例1919：用卡诺图表示逻辑函数：用卡诺图表示逻辑函数：Y=AB+ABC+ACY=AB+ABC+AC解：解：(1) (1) 将逻辑函数化为最小项表达式将逻辑函数化为最小项表达式Y=AB+ABC+AC=AB(C+C)+ABC+AC(B+B)=ABC+ABC+ABC+ABC+ABC(2) (2) 填写卡诺图。填写卡诺图。 。L Lm0m0m3m3m2m2m4m4m6m6m5m5m7m7m1m11 11 11
37、11 11 10 00 00 0返回返回.0 00 00 00 00 0例例2020：画出下式的卡诺图：画出下式的卡诺图解：解： (1)(1)将逻辑函数化为最小项表达式将逻辑函数化为最小项表达式(2)(2)填写卡诺图填写卡诺图Y=(A+B+C+D)(A+B+C+D)(A+B+C+D)(A+B+C+D)(A+B+C+D)Y=(A+B+C+D)(A+B+C+D)(A+B+C+D)(A+B+C+D)(A+B+C+D)Y=ABCD+ABCD+ABCD+ABCD+ABCD返回返回.(2)(2)用卡诺图化简逻辑函数用卡诺图化简逻辑函数根据：具有相邻性的最小项可合并，消去不同因子。根据：具有相邻性的最小项可
38、合并，消去不同因子。在卡诺图中，最小项的相邻性可以从图形中直观地在卡诺图中，最小项的相邻性可以从图形中直观地反映出来。反映出来。返回返回.3 3、若八个最小项相邻并排列成一个矩形组，、若八个最小项相邻并排列成一个矩形组， 则可合并为一项并消去三个变量。则可合并为一项并消去三个变量。合并最小项的原则：合并最小项的原则：1 1、若两个最小项相邻，、若两个最小项相邻， 则可合并为一项并消去一个变量。则可合并为一项并消去一个变量。2 2、若四个最小项相邻并排列成一个矩形组，、若四个最小项相邻并排列成一个矩形组， 则可合并为一项并消去两个变量。则可合并为一项并消去两个变量。即：如果有即：如果有2n2n个
39、最小项相邻并排列成一个矩形组，个最小项相邻并排列成一个矩形组，则他们可以合并为一项，并消去则他们可以合并为一项，并消去n n个变量，合并后个变量，合并后的结果中仅包含这些最小项的公共因子。的结果中仅包含这些最小项的公共因子。返回返回.卡诺图化简法的步骤：卡诺图化简法的步骤：v 将函数化为最小项之和的形式；将函数化为最小项之和的形式；v 画出表示该逻辑函数的卡诺图；画出表示该逻辑函数的卡诺图；v 找出可以合并的最小项；找出可以合并的最小项；v 选取化简后的乘积项；选取化简后的乘积项；选取原则：选取原则：v 化简后的乘积项应包含函数式的所有最小项，即覆化简后的乘积项应包含函数式的所有最小项，即覆盖
40、图中所有的盖图中所有的1。v 乘积项的数目最少，即圈成的矩形最少。乘积项的数目最少，即圈成的矩形最少。v 每个乘积项因子最少，即圈成的矩形最大。每个乘积项因子最少，即圈成的矩形最大。返回返回.画包围圈时应遵循的原则：画包围圈时应遵循的原则：v 包围圈内的方格数一定是包围圈内的方格数一定是2n2n个，且包围圈必须呈个，且包围圈必须呈矩形。矩形。v 循环相邻特性包括上下底相邻，左右边相邻和四循环相邻特性包括上下底相邻，左右边相邻和四角相邻。角相邻。v 同一方格可以被不同的包围圈重复包围多次，但同一方格可以被不同的包围圈重复包围多次，但新增的包围圈中一定要有原有包围圈未曾包围的方新增的包围圈中一定要
41、有原有包围圈未曾包围的方格。格。v 一个包围圈的方格数要尽可能多一个包围圈的方格数要尽可能多, ,包围圈的数目要包围圈的数目要可能少。可能少。返回返回.例例2121：用卡诺图化简：用卡诺图化简1111111111L=CD+BC+ABC+ACD+BCD返回返回.011 1111111111110例例2222：用卡诺图化简：用卡诺图化简011 1111111111110圈圈0 0圈圈1 1返回返回L=B+C+DL=BCDL=B+C+D.例例2323：Y=AC+AC+BC+BC解：解：=AC(B+B)+AC(B+B)+BC(A+A)+BC(A+A)=ABC+ABC+ABC+ABC+ABC+ABCAB
42、C返回返回法一：法一：用卡诺图化简该逻辑代数式。用卡诺图化简该逻辑代数式。.ABC返回返回法二：法二：.结论：卡诺图化简结果并不一定具有唯一性，但应结论：卡诺图化简结果并不一定具有唯一性，但应满足最简与满足最简与- -或标准。或标准。返回返回.例例2424：用卡诺图化简该逻辑代数式。用卡诺图化简该逻辑代数式。解：解：先将上式化为最小项之和的形式。先将上式化为最小项之和的形式。Y=ABC+ABD+ACD+CD+ABC+ACD=ABC(D+D)+ABD(C+C)+ACD(B+B)+CD(A+A)(B+B)+ABC(D+D)+ACD(B+B)=ABCD+ABCD+ABCD+ABCD+ABCD+ABC
43、D+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD+ABCD返回返回.ABCD1 11 11 11 11 11 11 11 11 11 11 11 1卡诺图法一：卡诺图法一：0 00 00 00 0返回返回.ABCD1 11 11 11 11 11 11 11 11 11 11 11 1卡诺图法二：卡诺图法二：0 00 00 00 0返回返回.思考题思考题3(1) (1) 将下逻辑函数式化简为最简与或式：将下逻辑函数式化简为最简与或式：返回返回(2) (2) 将下逻辑函数式化简为最简与或式：将下逻辑函数式化简为最简与或式：.10.4 10.4 组合逻辑电路的分析与设计组合
44、逻辑电路的分析与设计返回返回10.4.1 10.4.1 组合逻辑电路的分析组合逻辑电路的分析逻辑图逻辑图逻辑表达式逻辑表达式最简与或表达式最简与或表达式真值表真值表电路的逻辑功能电路的逻辑功能.逻辑图逻辑图逻辑表达逻辑表达式式 1 1 最简与或最简与或表达式表达式化化简简 2 2 从从输输入入到到输输出出逐逐级级写写出出逻逻辑辑函函数数式式。返回返回.最简与或最简与或表达式表达式 3 真值表真值表 3 4 电路的逻电路的逻辑功能辑功能当输入当输入A A、B B、C C中有中有2 2个或个或3 3个为个为1 1时，输时，输出出Y Y为为1 1，否则，否则输出输出Y Y为为0 0。所。所以这个电路
45、实以这个电路实际上是一种际上是一种3 3人表决用的组人表决用的组合电路：只要合电路：只要有有2 2票或票或3 3票同票同意，表决就通意，表决就通过。过。 4 返回返回.逻辑图逻辑图逻辑表达逻辑表达式式例例1 1：分析如下逻辑图的逻辑功能。：分析如下逻辑图的逻辑功能。最简与或最简与或表达式表达式返回返回.真值表真值表用与非门实现用与非门实现电路的输出电路的输出Y Y只与输入只与输入A A、B B有有关，而与输入关，而与输入C C无关。无关。Y Y和和A A、B B的的逻辑关系为：逻辑关系为：A A、B B中只要一个为中只要一个为0 0，Y=1Y=1；A A、B B全为全为1 1时，时，Y=0Y=
46、0。所以。所以Y Y和和A A、B B的逻辑关系为与非运算的的逻辑关系为与非运算的关系。关系。电路的逻辑功能电路的逻辑功能返回返回.10.4.2 10.4.2 组合逻辑电路的设计组合逻辑电路的设计逻辑问题逻辑问题逻辑真值表逻辑真值表逻辑函数式逻辑函数式选定器件选定器件类型类型将函数将函数式化简式化简将函数将函数式变换式变换逻辑电逻辑电路图路图用用SSISSI门电路门电路用用MSIMSI组合电路组合电路返回返回逻辑电逻辑电路图路图小规模小规模SSI (Small Scale Integration )SSI (Small Scale Integration )中规模中规模MSI MSI 、大规模
47、、大规模LSI LSI 超大规模超大规模VLSI VLSI 、甚大规模、甚大规模ULSI ULSI 集成电路集成电路英文缩写英文缩写.真值表真值表电路功电路功能描述能描述例例2 2：设计一个楼上、楼下开关的控制逻辑电路：设计一个楼上、楼下开关的控制逻辑电路来控制楼梯上的路灯，使之在上楼前，用楼下来控制楼梯上的路灯，使之在上楼前，用楼下开关打开电灯，上楼后，用楼上开关关灭电灯；开关打开电灯，上楼后，用楼上开关关灭电灯；或者在下楼前，用楼上开关打开电灯，下楼后，或者在下楼前，用楼上开关打开电灯，下楼后，用楼下开关关灭电灯。用楼下开关关灭电灯。解：设楼上开关为解：设楼上开关为A A，楼下开关为，楼下
48、开关为B B，灯泡为，灯泡为Y Y。并设并设A A、B B闭合时为闭合时为1 1，断开时为，断开时为0 0；灯亮时；灯亮时Y Y为为1 1，灯灭时，灯灭时Y Y为为0 0。根据逻辑要求列出真值表。根据逻辑要求列出真值表。 1 1 返回返回. 2 逻辑表达式或逻辑表达式或卡诺图卡诺图最简与或最简与或表达式表达式化化简简 3 2 已为最简与已为最简与或表达式或表达式 4 逻辑变换逻辑变换 5 逻辑电路图逻辑电路图用与非用与非门实现门实现用异或用异或门实现门实现返回返回.真值表真值表电路功电路功能描述能描述例例3 3：用与非门设计一个举重裁判表决电路。设举重：用与非门设计一个举重裁判表决电路。设举重
49、比赛有比赛有3 3个裁判，一个主裁判和两个副裁判。杠铃完个裁判，一个主裁判和两个副裁判。杠铃完全举上的裁决由每一个裁判按一下自己面前的按钮全举上的裁决由每一个裁判按一下自己面前的按钮来确定。只有当两个或两个以上裁判判明成功，并来确定。只有当两个或两个以上裁判判明成功，并且其中有一个为主裁判时，表明成功的灯才亮。且其中有一个为主裁判时，表明成功的灯才亮。设主裁判为变量设主裁判为变量A A，副裁判分别为，副裁判分别为B B和和C C；表示成；表示成功与否的灯为功与否的灯为Y Y，根据逻辑要求列出真值表。，根据逻辑要求列出真值表。 1 穷穷举举法法 1 2 2 逻辑表达式逻辑表达式返回返回. 3 卡
50、诺图卡诺图最简与或最简与或表达式表达式化化简简 4 5 逻辑变换逻辑变换 6 逻辑电路逻辑电路图图 3 化化简简 4 111Y= AB +AC 5 6 返回返回.如果信号灯如果信号灯出现故障，出现故障，Z为为1RAGZ返回返回例例4 4：设计一个监视交通信号灯状态的逻辑电路：设计一个监视交通信号灯状态的逻辑电路解：解：交通信号灯的正常工作状态与故障状态交通信号灯的正常工作状态与故障状态.1 1、逻辑抽象、逻辑抽象输入变量输入变量: : 红红R R）、黄）、黄A A）、绿）、绿G G）输出变量：故障信号输出变量：故障信号Z Z）返回返回2 2、写出逻辑表达式、写出逻辑表达式.返回返回3 3、选用
51、小规模、选用小规模SSISSI器件器件4 4、化简、化简5 5、画出逻辑图、画出逻辑图.本本 节节 小小 结结v组组合合电电路路的的特特点点：在在任任何何时时刻刻的的输输出出只只取取决决于于当当时时的的输输入入信信号号，而而与与电电路路原原来来所所处处的的状状态态无无关关。实实现现组组合合电电路路的的基基础础是是逻逻辑代数和门电路。辑代数和门电路。v组组合合电电路路的的逻逻辑辑功功能能可可用用逻逻辑辑图图、真真值值表表、逻逻辑辑表表达达式式、卡卡诺诺图图和和波波形形图图等等4 4种种方方法法来来描描述述，它它们们在在本本质质上上是是相相通通的的，可可以互相转换。以互相转换。v组组合合电电路路的
52、的分分析析步步骤骤：逻逻辑辑图图写写出出逻逻辑辑表表达达式式逻逻辑辑表表达达式化简式化简列出真值表列出真值表逻辑功能描述。逻辑功能描述。v组组合合电电路路的的设设计计步步骤骤：逻逻辑辑功功能能描描述述列列出出真真值值表表写写出出逻逻辑表达式或画出卡诺图辑表达式或画出卡诺图逻辑表达式化简和变换逻辑表达式化简和变换画出逻辑图。画出逻辑图。 在许多情况下，如果用中、大规模集成电路来实现组合函在许多情况下，如果用中、大规模集成电路来实现组合函数，可以取得事半功倍的效果。数，可以取得事半功倍的效果。返回返回.10.5 10.5 常用组合逻辑功能器件常用组合逻辑功能器件v 加法器加法器 v 编码器编码器v
53、 译码器译码器v 数据选择器数据选择器v 数值比较器数值比较器返回返回.10.5.1 10.5.1 加法器加法器一、半加器和全加器一、半加器和全加器二、加法器二、加法器三、加法器的应用三、加法器的应用返回返回.1 1、半加器、半加器能对两个能对两个1 1位二进制数进行相加，不考虑来自低位位二进制数进行相加，不考虑来自低位的进位，而求得和及进位的逻辑电路称为半加器。的进位，而求得和及进位的逻辑电路称为半加器。加数加数本位本位的和的和向高向高位的位的进位进位一、半加器和全加器一、半加器和全加器含义：含义：返回返回.2 2、全加器、全加器 能对两个能对两个1 1位二进制数进行相加并考虑低位来的进位，
54、即相当位二进制数进行相加并考虑低位来的进位，即相当于于3 3个个1 1位二进制数相加，求得和及进位的逻辑电路称为全加器。位二进制数相加，求得和及进位的逻辑电路称为全加器。AiAi、BiBi：加数；：加数；Ci-1Ci-1： 低位来的进位，低位来的进位，SiSi： 本位的和；本位的和；CiCi： 向高位的进位。向高位的进位。返回返回.全加器的逻辑图和逻辑符号全加器的逻辑图和逻辑符号返回返回.用与门和或门实现的逻辑图用与门和或门实现的逻辑图返回返回.返回返回与门和或门实现的逻辑图与门和或门实现的逻辑图. 用与或非门实现的逻辑图用与或非门实现的逻辑图先求先求SiSi和和CiCi。为此，合并值为。为此
55、，合并值为0 0的最小项。的最小项。再取反，得：再取反，得：返回返回.返回返回 用与或非门实现的逻辑图用与或非门实现的逻辑图.实现多位二进制数相加的电路称为加法器。实现多位二进制数相加的电路称为加法器。1 1、串行进位加法器、串行进位加法器构成：把构成：把n n位全加器串联起来，低位全加器的进位输位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。出连接到相邻的高位全加器的进位输入。特点：进位信号是由低位向高位逐级传递的，逻辑图特点：进位信号是由低位向高位逐级传递的，逻辑图简单明了，运算速度不高。简单明了，运算速度不高。二、加法器二、加法器返回返回.2 2、并行进位加法器超
56、前进位加法器）、并行进位加法器超前进位加法器）基本原理：基本原理： 加到第加到第i i位的进位输入位的进位输入信号是两个加数第信号是两个加数第i i位以前位以前各位各位0 i-10 i-1的函数，的函数，可在相加前由可在相加前由A,BA,B两数确定。两数确定。返回返回电路复杂电路复杂优点：优点：缺点：缺点： 速度快，每速度快，每1 1位的和及位的和及最后的进位基本同时产生。最后的进位基本同时产生。4 4位超前进位加法器位超前进位加法器74LS28374LS283.全加器真值表全加器真值表 产生进位输出信号产生进位输出信号的情况：的情况：AB=1AB=1A+B=1A+B=1，并且，并且C=1C=
57、1返回返回则进位输出：则进位输出：.加法器的级连加法器的级连集成集成二进二进制制4位超位超前进前进位加位加法器法器返回返回.1 1、8421 BCD8421 BCD码转换为余码转换为余3 3码码BCDBCD码码+0011=+0011=余余3 3码码三、加法器的应用三、加法器的应用返回返回返回返回.小小 结结 加加法法器器除除用用来来实实现现两两个个二二进进制制数数相相加加外外，还还可可用用来设计代码转换电路、二进制减法器等。来设计代码转换电路、二进制减法器等。 能对两个能对两个1 1位二进制数进行相加而求得和及进位位二进制数进行相加而求得和及进位的逻辑电路称为半加器。的逻辑电路称为半加器。 能
58、对两个能对两个1 1位二进制数进行相加并考虑低位来的位二进制数进行相加并考虑低位来的进位，即相当于进位，即相当于3 3个个1 1位二进制数的相加，求得和及进位二进制数的相加，求得和及进位的逻辑电路称为全加器。位的逻辑电路称为全加器。 实现多位二进制数相加的电路称为加法器。按照实现多位二进制数相加的电路称为加法器。按照进位方式的不同，加法器分为串行进位加法器和超前进位方式的不同，加法器分为串行进位加法器和超前进位加法器两种。串行进位加法器电路简单、但速度进位加法器两种。串行进位加法器电路简单、但速度较慢，超前进位加法器速度较快、但电路复杂。较慢，超前进位加法器速度较快、但电路复杂。返回返回.10
59、.5.2 10.5.2 编码器编码器实现编码操作的电路称为编码器。实现编码操作的电路称为编码器。编码编码将输入的每个高将输入的每个高/低电平信号编成一个对应的二低电平信号编成一个对应的二进制代码进制代码为区分一系列不同的事物，将其中的每一个事为区分一系列不同的事物，将其中的每一个事物用一个二值代码表示。物用一个二值代码表示。编码器编码器编码器逻辑功能编码器逻辑功能v普通编码器普通编码器v优先编码器优先编码器编码器分类编码器分类返回返回.一、二进制编码器一、二进制编码器1 1、3 3位二进制普通编码器位二进制普通编码器返回返回特点：任何时刻只允许输入一个编码信号，否则输特点：任何时刻只允许输入一
60、个编码信号，否则输出将发生混乱。出将发生混乱。例：例：8 8线线-3-3线普通编码器线普通编码器.输输入入8 8个个互互斥斥的的信信号号输输出出3 3位位二二进进制制代代码码真真值值表表返回返回.逻逻辑辑表表达达式式逻辑图逻辑图返回返回.2 2、3 3位二进制优先编码器位二进制优先编码器返回返回特点：允许同时输入两个以上的编码信号，但只对特点：允许同时输入两个以上的编码信号，但只对其中优先权最高的一个进行编码。其中优先权最高的一个进行编码。( (设设I7I7的优先级别最高，的优先级别最高，I6I6次之，依此类推，次之，依此类推，I0I0最低最低) )例：例：8 8线线-3-3线优先编码器线优先
61、编码器真真值值表表.返回返回逻辑图逻辑图8 8线线-3-3线线优优先先编编码码器器 如果要求输出、输入均为反变量，则只要在图如果要求输出、输入均为反变量，则只要在图中的每一个输出端和输入端都加上反相器就可以了。中的每一个输出端和输入端都加上反相器就可以了。.低电平低电平有效有效S为选通为选通输入端，输入端，S=0，编，编码器正常码器正常工作；工作；S=1，输，输出端均被出端均被封锁在高封锁在高电平。电平。选通输出端选通输出端扩展端扩展端返回返回3 3、集成、集成3 3位二进制优先编码器位二进制优先编码器74HC14874HC148.选通信号选通信号选选通通信信号号返回返回.附附加加输输出出信信
62、号号选通输出端为选通输出端为0 0时：时：电路工作，但无电路工作，但无编码输入编码输入扩展端为扩展端为0 0时：时：电路工作，且电路工作，且有编码输入有编码输入返回返回.74HC14874HC148功能表功能表返回返回.附加输出信号的状态及含意附加输出信号的状态及含意返回返回即：即：I7=0I7=0时，无论其余输入端有无输入信号，输时，无论其余输入端有无输入信号，输出端均只给出出端均只给出I7I7的编码，即的编码，即Y2Y1Y0=000Y2Y1Y0=000。.二、二二、二- -十进制编码十进制编码1 1、8421-BCD8421-BCD码普通编码器码普通编码器输输入入1 10 0个个互互斥斥的
63、的数数码码输输出出4 4位位二二进进制制代代码码真真值值表表返回返回.逻辑表达式逻辑表达式逻辑图逻辑图返回返回.真值表真值表2 2、8421-BCD8421-BCD码优先编码器码优先编码器返回返回优先级别从优先级别从I9I9至至I0I0递降。递降。.逻辑图逻辑图返回返回1010线线-4-4线优先编码器线优先编码器 在每一个输入端和输出端都加上反相器，便可得到输在每一个输入端和输出端都加上反相器，便可得到输入和输出均为反变量的入和输出均为反变量的8421-BCD8421-BCD码优先编码器。码优先编码器。.3 3、集成、集成8421-BCD8421-BCD码码1010线线-4-4线优先编码器线优
64、先编码器输入端和输出端都是低电平有效。输入端和输出端都是低电平有效。返回返回.小小 结结 编编码码器器分分二二进进制制编编码码器器和和十十进进制制编编码码器器，各各种种编编码码器器的的工工作作原原理理类类似似，设设计计方方法法也也相相同同。集集成成二二进进制制编码器和集成十进制编码器均采用优先编码方案。编码器和集成十进制编码器均采用优先编码方案。返回返回 用二进制代码表示特定对象的过程称为编码；用二进制代码表示特定对象的过程称为编码；实现编码操作的电路称为编码器。实现编码操作的电路称为编码器。.10.5.3 10.5.3 译码器译码器将每个输入的二进制代码译成对应的输出高、将每个输入的二进制代
65、码译成对应的输出高、低电平信号。低电平信号。含义：含义：所以，译码是编码的反操作。所以，译码是编码的反操作。分类：分类：v 二进制译码器二进制译码器v 二二- -十进制译码器十进制译码器v 显示译码器显示译码器返回返回.一、二进制译码器一、二进制译码器 设二进制译码器的输入端为设二进制译码器的输入端为n n个，则输出端为个，则输出端为2n2n个，且对应于输入代码的每一种状态，个，且对应于输入代码的每一种状态，2n2n个输出个输出中只有一个为中只有一个为1 1或为或为0 0），其余全为），其余全为0 0或为或为1 1）。）。1 1、二进制、二进制(3(3线线88线线) )译码器译码器输入：输入：
66、3 3位二进制代码位二进制代码输出：输出：8 8个互斥的信号个互斥的信号真值表真值表返回返回.逻辑表达式逻辑表达式逻辑图逻辑图电路特点：与门组成的阵列电路特点：与门组成的阵列返回返回3 3线线-8-8线译码器线译码器.A2、A1、A0为二进制译码输入端， 为译码输出端低电平有效），G1、 、为选通控制端。当G11、 时，译码器处于工作状态；当G10、时，译码器处于禁止状态。返回返回2 2、集成二进制译码器、集成二进制译码器74LS13874LS138.真值表真值表输入：自然二进制码输入：自然二进制码输出：低电平有效输出：低电平有效返回返回.D3=1D3=0低位片低位片高位片高位片3 3、74L
67、S13874LS138的级联的级联说明：说明：(1)(1)当当D3=0D3=0时，低位片工作，高位片禁止；时，低位片工作，高位片禁止；(2)(2)当当D3=1D3=1时，低位片禁止，高位片工作；时，低位片禁止，高位片工作； 可将两个可将两个3 3线线-8-8线译码器扩展成一个线译码器扩展成一个4 4线线-16-16线的译码器。线的译码器。返回返回.4 4、用译码器设计组合逻辑电路、用译码器设计组合逻辑电路返回返回(1)(1)基本原理基本原理3 3位二进制译码器给出位二进制译码器给出3 3变量的全部最小项变量的全部最小项; ;n n位二进制译码器给出位二进制译码器给出n n变量的全部最小项变量的
68、全部最小项; ;(2)(2)写出函数的标准与或表达式，并变换为与非写出函数的标准与或表达式，并变换为与非- -与与非形式非形式.(3)(3)画出用二进制译码器和与非门实现这些函数的接画出用二进制译码器和与非门实现这些函数的接线图。线图。 若译码器的输出为原函数形式若译码器的输出为原函数形式m0m7m0m7），则只需），则只需要将上图中与非门换成或门就行了。要将上图中与非门换成或门就行了。返回返回.例例1 1：利用：利用74HC13874HC138设计一个多输出的组合逻辑电路，设计一个多输出的组合逻辑电路，输出逻辑函数式为：输出逻辑函数式为：解：解：先将给定的逻辑函数化为最小项之和的形式先将给定
69、的逻辑函数化为最小项之和的形式返回返回.写出函数的标准与或表达式，并变换为与非写出函数的标准与或表达式，并变换为与非- -与非形式与非形式返回返回 若译码器的输出为原函数形式若译码器的输出为原函数形式m0m7m0m7），则只需），则只需要将上图中与非门换成或门就行了。要将上图中与非门换成或门就行了。.二二- -十进制译码器的输入是十进制数的十进制译码器的输入是十进制数的4 4位二位二进制编码进制编码BCDBCD码），分别用码），分别用A3A3、A2A2、A1A1、A0A0表示；表示；输出的是与输出的是与1010个十进制数字相对应的个十进制数字相对应的1010个信号，个信号，用用Y9Y9Y0Y0
70、表示。由于二表示。由于二- -十进制译码器有十进制译码器有4 4根输入根输入线，线，1010根输出线，所以又称为根输出线，所以又称为4 4线线-10-10线译码器。线译码器。把把二二进进制制代代码码翻翻译译成成1010个个十十进进制制数数字字信信号号的电路，称为二的电路，称为二- -十进制译码器。十进制译码器。二、二二、二- -十进制译码器十进制译码器1 1、8421-BCD8421-BCD码译码器码译码器返回返回 对于对于BCDBCD代码以外的伪码代码以外的伪码( (即即1010-1111 61010-1111 6个代个代码码) Y9) Y9Y0Y0均无高电平信号产生，译码器拒绝均无高电平信
71、号产生，译码器拒绝“译译码码”。.真值表真值表返回返回.逻辑表达式逻辑表达式逻辑图逻辑图返回返回.将与门换成与非门，则输出为将与门换成与非门，则输出为反变量，即为低电平有效。反变量，即为低电平有效。返回返回BCDBCD码以外的伪码，输出均无低电平信号产生。码以外的伪码，输出均无低电平信号产生。.2 2、集成、集成8421BCD8421BCD码译码器码译码器74LS4274LS42输出为反变量，即为低电平有效！输出为反变量，即为低电平有效！ 返回返回.真值表真值表返回返回.三、显示译码器三、显示译码器返回返回用用来来驱驱动动各各种种显显示示器器件件，从从而而将将用用二二进进制制代代码码表表示示的
72、的数数字字、文文字字、符符号号翻翻译译成成人人们们习习惯惯的的形形式式直直观地显示出来的电路，称为显示译码器。观地显示出来的电路，称为显示译码器。1 1、七段字符显示器、七段字符显示器 为了能以十进制数码直观地显示数字系统的运为了能以十进制数码直观地显示数字系统的运行数据，目前广泛使用了七段字符显示器，或称为行数据，目前广泛使用了七段字符显示器，或称为七段数码管。这种字符显示器由七段可发光的线段七段数码管。这种字符显示器由七段可发光的线段拼合而成。拼合而成。分类分类半导体数码管半导体数码管LEDLED数码管）数码管）液晶显示器液晶显示器.半导体数码管外形图和等效电路半导体数码管外形图和等效电路
73、返回返回.返回返回.b=c=f=g=1b=c=f=g=1，a=d=e=0a=d=e=0时时c=d=e=f=g=1c=d=e=f=g=1，a=b=0a=b=0时时共阴极连接共阴极连接返回返回.2 2、BCD-BCD-七段显示译码器七段显示译码器返回返回 将将BCDBCD代码译成数码管所需要的驱动信号，以便代码译成数码管所需要的驱动信号，以便使数码管用十进制数字显示出使数码管用十进制数字显示出BCDBCD代码所表示的数值。代码所表示的数值。功能功能.BCD-BCD-七段显示译码器的真值表七段显示译码器的真值表该真值表仅适用于共阴极该真值表仅适用于共阴极LEDLED返回返回.3 3、集成显示译码器、
74、集成显示译码器74LS4874LS48引脚排列图引脚排列图返回返回.功功能能表表.辅助端功能辅助端功能试灯灯输入端入端: :低低电平有效。平有效。 当当 时，数码管的七段应全亮，与输入的译时，数码管的七段应全亮，与输入的译码信号无关。本输入端用于测试数码管的好坏。码信号无关。本输入端用于测试数码管的好坏。 动态灭零零输入端入端: :低低电平有效。平有效。 当当 ， 且且译码输入全入全为0 0时，该位位输出不出不显示，示，即即0 0字被熄字被熄灭；当；当译码输入不全入不全为0 0时，该位正常位正常显示。示。本本输入端用于消入端用于消隐无效的无效的0 0。如数据。如数据0034.500034.50
75、可可显示示为34.534.5。 返回返回灭灯灯输入入/ /动态灭零零输出端出端: :低低电平有效。平有效。 这是一个特殊的端钮，有时用作输入，有时用作这是一个特殊的端钮，有时用作输入，有时用作输出。输出。.当当 作作为输入使用入使用时，称，称灭灯灯输入控制端。入控制端。即即 时，数，数码管七段全管七段全灭，与，与译码输入无关。入无关。 该端主要用于端主要用于显示多位数字示多位数字时，多个，多个译码器之器之间的的连接。接。 当当 作作为输出使用出使用时，称，称灭零零输出控制端，出控制端，受控于受控于 。返回返回.例例2 2：利用：利用(RBI)(RBI)和和(RBO)(RBO)的配合，实现多位显
76、示的配合，实现多位显示系统的灭零控制。系统的灭零控制。返回返回解：解：v 整数部分：最高位是整数部分：最高位是0 0，而且灭掉以后，输出，而且灭掉以后，输出(RBO)(RBO)作为次高位的作为次高位的(RBI)(RBI)输入信号输入信号; ;v 小数部分：最低位是小数部分：最低位是0 0，而且灭掉以后，输出，而且灭掉以后，输出(RBO)(RBO)作为次低位的作为次低位的(RBI)(RBI)输入信号。输入信号。.小小 结结 把代码状态的特定含义翻译出来的过程称为把代码状态的特定含义翻译出来的过程称为译码，实现译码操作的电路称为译码器。实际上译码，实现译码操作的电路称为译码器。实际上译码器就是把一
77、种代码转换为另一种代码的电路。译码器就是把一种代码转换为另一种代码的电路。 译码器分二进制译码器、二译码器分二进制译码器、二- -十进制译码器十进制译码器及字符显示译码器，各种译码器的工作原理类似，及字符显示译码器，各种译码器的工作原理类似，设计方法也相同。设计方法也相同。返回返回.10.5.4 10.5.4 数据选择器数据选择器一、数据选择器的工作原理一、数据选择器的工作原理返回返回 在数字信号的传输过程中，有时需要从一组输在数字信号的传输过程中，有时需要从一组输入数据中选出某一个来，这时就要用到数据选择器入数据中选出某一个来，这时就要用到数据选择器或多路开关的逻辑电路。或多路开关的逻辑电路
78、。 数据输入端和输出端各自独立，通过给定不同数据输入端和输出端各自独立，通过给定不同的地址代码，即可从的地址代码，即可从N N个不同的输入数据中选出所个不同的输入数据中选出所要的一个，并送至输出端。要的一个，并送至输出端。.4 4选选1 1数据选择器数据选择器真值表真值表逻辑表达式逻辑表达式地地址址代代码码输输入入数数据据由地址码决由地址码决定从路输定从路输入中选择哪入中选择哪路输出。路输出。返回返回.逻辑图逻辑图返回返回.二、集成数据选择器二、集成数据选择器双双4 4选选1 1数据选择器数据选择器74HC15374HC153返回返回v D10D13,D20D23输入信号输入信号v Y1，Y2
79、输出信号输出信号v A0，A1地址代码地址代码v TG1TG6,TG传输门传输门v S1,S2附加控制端，控制电附加控制端，控制电路工作状态和扩展功能。路工作状态和扩展功能。.工作原理：工作原理：返回返回 当当A0=0A0=0时，传输门时，传输门TG1TG1和和TG3TG3导通，导通，4 4个输个输入信号中，入信号中，D10D10和和D12D12端端的输入信号顺利传输；的输入信号顺利传输；同时，同时，A1=1A1=1时，传输门时，传输门TG6TG6导通，因而，最后导通，因而，最后只有只有D12D12端的输入信号端的输入信号通过传输门顺利到达输通过传输门顺利到达输出端出端Y Y。由此，实现了。由
80、此，实现了输入数据输入数据4 4选选1 1的目的。的目的。S=0S=0，数据选择器工作；，数据选择器工作；S=1S=1，数据选择器禁止。，数据选择器禁止。双双4 4选选1 1数据选择器数据选择器74HC15374HC153.即：输出逻辑式为即：输出逻辑式为真值表真值表返回返回双双4 4选选1 1数据选择器数据选择器74HC15374HC153.集成双集成双4 4选选1 1数据选择器数据选择器74LS15374LS153 选通控制端选通控制端SS为低电平有效，即为低电平有效，即S=0S=0时芯片被时芯片被选中，处于工作状态；选中，处于工作状态；S=1S=1时芯片被禁止，时芯片被禁止，Y0Y0。返
81、回返回.例例1 1：用两个：用两个“四选一数据选择器组成一个四选一数据选择器组成一个“八选八选一数据选择器。一数据选择器。解：解： “4 “4选选1 1只有只有2 2位地址输位地址输入，从入，从4 4个输入中选中个输入中选中1 1个；个； “8 “8选选1 1的的8 8个数据需要个数据需要3 3位地址代码指定其中任何位地址代码指定其中任何1 1个。个。返回返回.集成集成8 8选选1 1数据数据选择器选择器74LS15174LS151SS1 1时, ,选择器被禁止，无器被禁止，无论地址地址码是什么，是什么，Y Y总是是为0 0。 S=0S=0时时返回返回.74LS15174LS151的真值表的真
82、值表返回返回.数据选择器的扩展数据选择器的扩展返回返回.1 1、基本原理、基本原理数据选择器的主要特点：数据选择器的主要特点：(1)(1)具有标准与或表达式的形式。即：具有标准与或表达式的形式。即：(2)(2)提供了地址变量的全部最小项。提供了地址变量的全部最小项。(3)(3)一般情况下，一般情况下，DiDi可以当作一个变量处理。可以当作一个变量处理。因为任何组合逻辑函数总可以用最小项之和的标因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，利用数据选择器的输入准形式构成。所以，利用数据选择器的输入DiDi来选择来选择地址变量组成的最小项地址变量组成的最小项mimi，可以实现任何所需
83、的组合，可以实现任何所需的组合逻辑函数。逻辑函数。返回返回三、用数据选择器设计组合逻辑电路三、用数据选择器设计组合逻辑电路.2 2、基本步骤、基本步骤确定数据选择器确定数据选择器确定地址变量确定地址变量 2 1 n n个地址变量的个地址变量的数据选择器，数据选择器，不需要增加门不需要增加门电路，最多可电路，最多可实现实现n n1 1个变个变量的函数。量的函数。3 3个变量，选用个变量，选用4 4选选1 1数据选择器。数据选择器。A1=AA1=A、A0=BA0=B逻辑函数逻辑函数 1 选用选用74LS15374LS153 2 74LS15374LS153有两个有两个地址变量。地址变量。返回返回.
84、求求DiDi的方法的方法 3 （1 1公式法公式法函数的标准与或表达式：函数的标准与或表达式：4 4选选1 1数据选择器输出信号的表达式：数据选择器输出信号的表达式：比较比较L L和和Y Y，得：，得： 3 返回返回.画连线图画连线图 4 4 返回返回.求求DiDi的的方法方法（2 2真值表法真值表法C=1C=1时时L=1L=1，故故D0=CD0=CL=0L=0，故，故D2=0D2=0L=1L=1，故，故D3=1D3=1C=0C=0时时L=1L=1，故故D1=CD1=C返回返回.求求DiDi的的方法方法（3 3图形法图形法D0D1D3D2返回返回.例例2 2：用数据选择器实现函数：用数据选择器
85、实现函数：选用选用8 8选选1 1数据选择器数据选择器74LS15174LS151设设A2=AA2=A、A1=BA1=B、A0=CA0=C求求DiDiD0=DD2=1D6=1D4=DD1=DD3=0D7=0D5=1返回返回解：解：.画连线图画连线图返回返回.小小 结结 数据选择器是能够从来自不同地址的多路数字数据选择器是能够从来自不同地址的多路数字信息中任意选出所需要的一路信息作为输出的组合信息中任意选出所需要的一路信息作为输出的组合电路，至于选择哪一路数据输出，则完全由当时的电路，至于选择哪一路数据输出，则完全由当时的选择控制信号决定。选择控制信号决定。 数据选择器具有标准与或表达式的形式，
86、提供数据选择器具有标准与或表达式的形式，提供了地址变量的全部最小项，并且一般情况下，了地址变量的全部最小项，并且一般情况下，DiDi可可以当作一个变量处理。因为任何组合逻辑函数总可以当作一个变量处理。因为任何组合逻辑函数总可以用最小项之和的标准形式构成。所以，利用数据以用最小项之和的标准形式构成。所以，利用数据选择器的输入选择器的输入DiDi来选择地址变量组成的最小项来选择地址变量组成的最小项mimi，可以实现任何所需的组合逻辑函数。可以实现任何所需的组合逻辑函数。 用数据选择器实现组合逻辑函数的步骤：选用用数据选择器实现组合逻辑函数的步骤：选用数据选择器数据选择器确定地址变量确定地址变量求求
87、DiDi画连线图。画连线图。返回返回.10.5.5 10.5.5 数值比较器数值比较器返回返回v 1 1位数值比较器位数值比较器v 多位数值比较器多位数值比较器v 数值比较器的级联数值比较器的级联 用来完成两个二进制数的大小比较的逻辑电用来完成两个二进制数的大小比较的逻辑电路称为数值比较器，简称比较器。路称为数值比较器，简称比较器。.一、一、1 1位数值比较器位数值比较器A,BA,B比较有三种可能结果：比较有三种可能结果：(1(1) )(2(2) )(3(3) )返回返回逻辑图逻辑图.(1)A(1)AB B时时L1L11 1；(2)A(2)AB B时时L2L21 1；(3)A(3)AB B时时
88、L3L31 1。得得1 1位数值比较器的真值表。位数值比较器的真值表。返回返回或设定：或设定：.逻逻辑辑表表达达式式逻逻辑辑图图返回返回.二、多位数值比较器二、多位数值比较器从高位比起，只有高位相等，才比较下一位。从高位比起，只有高位相等，才比较下一位。原理：原理：返回返回.v输入变量：输入变量：A3A3与与B3B3、A2A2与与B2B2、A1A1与与B1 B1 、A0A0与与B0B0以以及及AA与与BB的比较结果，的比较结果，ABAB、ABABB、 A ABB和和A A=B=B 必须预先分别预置为必须预先分别预置为0 0、0 0、1 1。返回返回.并联扩展并联扩展返回返回.小小 结结 在在各
89、各种种数数字字系系统统尤尤其其是是在在计计算算机机中中，经经常常需需要要对对两两个个二二进进制制数数进进行行大大小小判判别别，然然后后根根据据判判别别结结果果转转向向执执行行某某种种操操作作。用用来来完完成成两两个个二二进进制制数数的的大大小小比比较较的的逻逻辑辑电电路路称称为为数数值值比比较较器器，简简称称比比较较器器。在在数数字字电电路路中中，数数值值比比较较器器的的输输入入是是要要进进行比较的两个二进制数，输出是比较的结果。行比较的两个二进制数，输出是比较的结果。返回返回 利用集成数值比较器的级联输入端，很容易利用集成数值比较器的级联输入端，很容易构成更多位数的数值比较器。数值比较器的扩展构成更多位数的数值比较器。数值比较器的扩展方式有串联和并联两种。方式有串联和并联两种。.第第 10 10 章章 结结 束束.
