《第十章-工艺集成.》由会员分享，可在线阅读，更多相关《第十章-工艺集成.（64页珍藏版）》请在金锄头文库上搜索。
1、 第十章第十章 VLSI工艺集成工艺集成双极工艺技术双极工艺技术CMOS工艺技术工艺技术Bi-CMOS技术技术3 双极工艺双极工艺uu 标准埋层集电极工艺（标准埋层集电极工艺（SBCSBC）双极工艺双极工艺uu 集电极扩散隔离工艺（集电极扩散隔离工艺（CDICDI）双极工艺双极工艺uu三重扩散工艺（三重扩散工艺（3D3D）工艺简单、结面积大，寄生电容大工艺简单、结面积大，寄生电容大器件尺寸大，影响集成度和速度器件尺寸大，影响集成度和速度改进的改进的SBC工艺工艺先进的双极工艺先进的双极工艺 按比例缩小器件尺寸按比例缩小器件尺寸应用应用CMOS工艺模块工艺模块提高集成度和电路性能提高集成度和电路
2、性能三个特征：三个特征： 自对准工艺自对准工艺 多晶硅发射极多晶硅发射极 介质隔离介质隔离双多晶自对准双极工艺双多晶自对准双极工艺 1. P型衬底型衬底2. N+埋层埋层 3. N-外延外延 4. 介质隔离介质隔离5. 深集电极接触注入深集电极接触注入6. 第一层多晶硅第一层多晶硅(P+) 7. 光刻发射区窗口光刻发射区窗口8. 外基区形成外基区形成9. 侧墙保护侧墙保护10. 本征基区注入本征基区注入 11. 第二层多晶硅（第二层多晶硅（N+）12. 发射区形成发射区形成 13. 接触孔和金属化接触孔和金属化14. 表面钝化表面钝化主要特点主要特点 1 1）自对准工艺减小了误差和复杂度，获得
3、更小的特征尺寸）自对准工艺减小了误差和复杂度，获得更小的特征尺寸2 2）介质隔离集成度提高）介质隔离集成度提高3 3）多晶硅基极引出接触可靠性提高，集电结寄生电容减小）多晶硅基极引出接触可靠性提高，集电结寄生电容减小4 4）多晶硅发射极）多晶硅发射极 增益提高增益提高3 31010倍界面势垒、氧化层阻止少子注入倍界面势垒、氧化层阻止少子注入 可靠性提高通过可靠性提高通过poly-Sipoly-Si注入，衬底损伤减小注入，衬底损伤减小 多晶硅接触，消除了多晶硅接触，消除了AlAl尖刺尖刺 速度提高浅结速度提高浅结深槽隔离双多晶自对准双极工艺深槽隔离双多晶自对准双极工艺 深槽隔离回填深槽隔离回填p
4、oly-Sipoly-Si 超自对准结构晶体管超自对准结构晶体管侧墙基区接触结构侧墙基区接触结构4 CMOS工艺3 m CMOS工艺工艺 N阱阱CMOS 场氧隔离场氧隔离 硅栅硅栅USGAlSiPSGNitrideP-type substratep+p+N-welln+n+p+p+SiO2Poly SigateLOCOSGate oxideIsolation implantationNitride3 m CMOS工艺工艺3 m CMOS工艺工艺 PSGP-type substratep+p+N-wellP-type substrateSiO2n+n+p+p+PSGP-type substrat
5、ep+p+N-wellP-type substrateSiO2n+n+p+p+PSGP-type substratep+p+N-wellP-type substraten+n+p+p+SiO2AlSiPSGP-type substratep+p+N-wellP-type substraten+n+p+p+SiO2AlSiPSGP-type substratep+p+N-wellP-type substraten+n+p+p+SiO2USGAlSiPSGNitrideP-type substratep+p+N-wellP-type substraten+n+p+p+SiO2CMOS工艺0.5m
6、CMOS工艺工艺 双阱工艺双阱工艺 LOCOS隔离隔离 LDD 局部平坦化局部平坦化 Al合金合金 silicon substratep-welln-wellMetal 2Metal 2FoxpolySipolySip+p+Metal 1n+n+BPTEOSIMD1SOGPassivation0.5m CMOS反相器剖面反相器剖面0.5um CMOS工艺 P型衬底型衬底 双阱制作双阱制作 LOCOS隔离隔离 VT调整调整 防穿通注入防穿通注入 多晶硅栅结构多晶硅栅结构 LDD 侧墙保护侧墙保护 S/D注入注入 接触和互连接触和互连 表面钝化表面钝化0.18um CMOS工艺 双阱工艺双阱工艺
7、STI隔离隔离 LDD 全局平坦化全局平坦化 硅化物金属硅化物金属 低低K介质介质 钨插塞钨插塞 Al合金互连合金互连0.18um CMOS Manufacturing Steps0.18um CMOS Manufacturing Steps1. Twin-well Implants2. Shallow Trench Isolation 3. Gate Structure4. Lightly Doped Drain Implants5. Sidewall Spacer 6. Source/Drain Implants7. Contact Formation8. Local Interconne
8、ct9. Interlayer Dielectric to Via-110. First Metal Layer11. Second ILD to Via-212. Second Metal Layer to Via-313. Metal-3 to Pad Etch14. Parametric Testing工艺流程工艺流程 n-well Formation 1. 双阱工艺双阱工艺 衬底：衬底：p- / p+ (100)晶向晶向 n阱形成：氧化阱形成：氧化 光刻光刻 注入注入 退火退火 工艺流程工艺流程 p-well Formation p阱形成：光刻阱形成：光刻 注入注入 退火退火工艺流程工
9、艺流程 STI Trench Etch2. 浅槽隔离工艺浅槽隔离工艺 STI刻蚀：刻蚀：SiO2生长、生长、Si3N4淀积、隔离图形、刻蚀淀积、隔离图形、刻蚀 工艺流程工艺流程 STI Oxide Fill STI氧化物填充：氧化物填充： SiO2生长、沟槽生长、沟槽CVD氧化物填充氧化物填充 工艺流程工艺流程 STI Formation STI氧化物平坦化：氧化物平坦化：CMP 氮化物去除氮化物去除 工艺流程工艺流程 Poly Gate Structure Process3. 多晶硅栅结构工艺多晶硅栅结构工艺 栅氧化层生长栅氧化层生长 多晶硅淀积与掺杂多晶硅淀积与掺杂 多晶硅栅刻蚀多晶硅栅刻
10、蚀 工艺流程工艺流程 n- LDD Implant4. 轻掺杂漏注入工艺轻掺杂漏注入工艺 n- LDD注入：光刻注入：光刻 注入注入 工艺流程工艺流程 p- LDD Implant p- LDD注入：光刻注入：光刻 注入注入工艺流程工艺流程 Side Wall Spacer Formation5. 侧墙形成侧墙形成 氧化物淀积氧化物淀积 氧化物反刻氧化物反刻工艺流程工艺流程 Source/Drain Implant6. 源源/漏注入工艺漏注入工艺 n+ S/D注入：光刻注入：光刻NMOS 注入注入 工艺流程工艺流程 Source/Drain Implant p+ S/D注入：光刻注入：光刻PM
11、OS 注入注入 退火退火工艺流程工艺流程 Contact Formation7. 硅化物接触形成硅化物接触形成 淀积淀积Ti 退火退火 选择性刻蚀选择性刻蚀Ti工艺流程工艺流程 LI Oxide Dielectric Formation8. 局部互连局部互连 淀积淀积SiN 掺杂掺杂SiO2 平坦化平坦化 局部互连刻蚀局部互连刻蚀工艺流程工艺流程 LI Metal Formation PVD Ti 阻挡层阻挡层Ti/TiN W淀积淀积 平坦化平坦化WLI Oxide as a Dielectric for Inlaid LI Metal工艺流程工艺流程 Via-1 Formation9. 通孔
12、和钨塞形成通孔和钨塞形成 通孔制作：层间介质通孔制作：层间介质 平坦化平坦化 光刻通孔光刻通孔 刻蚀刻蚀工艺流程工艺流程 Plug-1 Formation 钨塞制作：淀积钨塞制作：淀积Ti Ti/TiN W 平坦化平坦化W工艺流程工艺流程 Metal-1 Interconnect Formation10. 第一层金属互连第一层金属互连 淀积淀积Ti Al-Cu合金合金 抗反射层抗反射层 光刻互连图形光刻互连图形工艺流程工艺流程 Via-2 Formation第二层金属互连第二层金属互连 通孔：通孔： 填充填充 ILD 光刻光刻 刻蚀刻蚀工艺流程工艺流程 Plug-2 Formation第二层金
13、属互连第二层金属互连 钨塞：钨塞： Ti Ti/TiN W CMP工艺流程工艺流程 Metal-2 Interconnect Formation第二层金属互连第二层金属互连 Full 0.18 mm CMOS Cross Section先进的先进的CMOS工艺工艺栅结构栅结构: 高高K金属栅（金属栅（65nm） 先栅先栅 后栅后栅 混合栅混合栅 NMOS：Al/AlTi/TiN/HfO2/SiO2 PMOS：Al/AlTi/Ta/TiN/HfO2/SiO2源漏：源漏： 选择性外延应变层选择性外延应变层 SiC GeSi硅化物：硅化物： TiSi2（0.18m以上）；以上）；CoSi2（65nm
14、以上）以上） NiPtSi （65nm以下）以下）互连：互连：Cu双镶嵌工艺低双镶嵌工艺低k介质（介质（90nm以下）以下）先栅工艺先栅工艺后栅工艺后栅工艺后栅工艺后栅工艺混合栅工艺混合栅工艺先进先进CMOS工艺流程工艺流程45nm以下以下STISTI工艺工艺先进先进CMOS工艺流程工艺流程双阱双阱先进先进CMOS工艺流程工艺流程虚栅、虚栅、N管管LDD先进先进CMOS工艺流程工艺流程源漏选择外延源漏选择外延先进先进CMOS工艺流程工艺流程后栅后栅先进先进CMOS工艺流程工艺流程接触、局部互连接触、局部互连先进先进CMOS工艺流程工艺流程互连、凸点互连、凸点先进先进CMOS工艺流程工艺流程总图
15、总图内存芯片工艺内存芯片工艺内存芯片工艺内存芯片工艺堆叠结构堆叠结构5 BiCMOS工艺工艺BiCMOS: CMOS和双极器件集成在一块电路上和双极器件集成在一块电路上 高速数字电路高速数字电路 数数/模混合电路模混合电路CMOS器件：集成密度高器件：集成密度高 功耗低功耗低 驱动能力弱驱动能力弱双极器件：双极器件： 驱动能力强驱动能力强 速度快速度快 集成度低集成度低 功耗大功耗大BiCMOS工艺工艺工艺方法：工艺方法： CMOS中速双极器件工艺中速双极器件工艺 以最低的附加成本提高以最低的附加成本提高IC性能性能 CMOS最先进的双极工艺最先进的双极工艺 高性能的数字电路高性能的数字电路B
16、iCMOS工艺工艺1、3D-BiCMOS PMOS源源/漏漏 NPN基区接触区基区接触区 NMOS源源/漏漏 NPN发射区、集电区接触发射区、集电区接触 增加基区一块掩膜版增加基区一块掩膜版BiCMOS工艺工艺2、SBC BiCMOS 增加两块掩膜版（埋层、增加两块掩膜版（埋层、N接触）接触）BiCMOS工艺工艺3、双阱、双阱BiCMOS 增加四块掩膜版：增加四块掩膜版： 埋层埋层 N+接触接触 基区基区 发射区发射区 P埋层以埋层以N埋层自对准埋层自对准 P阱以阱以N阱自对准阱自对准第十章要点第十章要点1、双多晶自对准结构双极工艺及特点、双多晶自对准结构双极工艺及特点2、0.18umCMOS反相器工艺反相器工艺3、自对准工艺的优点，自对准硅化物形成过程、自对准工艺的优点，自对准硅化物形成过程4、漏极工程及形成方法、漏极工程及形成方法5、集成电路隔离技术、集成电路隔离技术考题类型考题类型1、名词解释、名词解释 20分分2、简答题、简答题 40分分3、论述、论述 40分分谢谢各位谢谢各位
