《第微型计算机基础ppt课件》由会员分享，可在线阅读，更多相关《第微型计算机基础ppt课件（101页珍藏版）》请在金锄头文库上搜索。
1、第第2 2章章 微型计算机根底微型计算机根底主要内容：主要内容：l微型机的构成及任务原理微型机的构成及任务原理l8088/8086 CPU8088/8086 CPU的构造及任务原理的构造及任务原理l系统总线系统总线2.1 2.1 微型机的根本构造微型机的根本构造掌握：掌握：微机系统的根本组成微机系统的根本组成微型机的任务原理微型机的任务原理微机微机80888088的存储器组织的存储器组织一、微型计算机系统组成一、微型计算机系统组成微型计算机系统的三个层次微型计算机系统的三个层次 微处置器微处置器(Microprocessor) 微型计算机微型计算机(Microcomputer) 微型计算机系统
2、微型计算机系统(Microcomputer System)微型计算机系统的三个层次微型计算机系统的三个层次微微 处处 置置 器器CPUCPU存储器存储器I/OI/O接口接口总线总线 硬件系统软件系统微微 型型计算机计算机系系 统统微微 型型计算机计算机( (主机主机) )外 设ALU存放器控制器键盘、鼠标显示器软驱、硬盘、光驱 打印机、扫描仪系统软件运用软件中心中心级微微处置器置器l微处置器简称微处置器简称CPU，是计算机的中心，是计算机的中心，主要包括：主要包括：l 运算器运算器ALUl 控制器控制器CUl 存放器组存放器组Registers(简称简称Regs或或R)lCPU实现了运算功能和
3、控制功能实现了运算功能和控制功能硬件系硬件系统级微型微型计算机算机l以微处置器为中心，配上只读存储器以微处置器为中心，配上只读存储器(ROM)、读写存储器读写存储器(RAM)、输入、输入/输出输出(I/O)接口电路接口电路及系统总线等部件，就构成了微型计算机。及系统总线等部件，就构成了微型计算机。l将将CPU、存储器、存储器、I/O接口、总线等集成在一接口、总线等集成在一片超大规模集成电路芯片上，称为单片微型计片超大规模集成电路芯片上，称为单片微型计算机，简称单片机。算机，简称单片机。系统级系统级l以微型计算机为中心，配以相应的外围设备以以微型计算机为中心，配以相应的外围设备以及控制微型计算机
4、任务的软件，就构成了完好及控制微型计算机任务的软件，就构成了完好的微型计算机系统。的微型计算机系统。l微型计算机假设不配有软件，通常称为裸机微型计算机假设不配有软件，通常称为裸机l软件分为系统软件和运用软件两大类。软件分为系统软件和运用软件两大类。一、微型计算机的根本构造微处置器微处置器CPU存储器存储器(M) 输入输入/输出接口输出接口(I/O接口接口)总线总线(BUS)1. 微型计算机的硬件系统微型计算机的硬件系统微型计算机的概念构造存储器I/O接口输入设备I/O接口地址总线地址总线 AB AB输出设备CPU数据总线数据总线 DB DB控制总线控制总线 CB CBI/O接口AB: Addr
5、ess BusDB: Data BusCB: Control Bus一 主机硬件系统CPUl作用作用: 计算机的控制中心，提供运算、判别才干计算机的控制中心，提供运算、判别才干l构成：构成：ALU、CU、RegsP29图图2-3l例：例：Intel 8088/8086、PIII、P4、Celeronl AMD K7Athlon、DuronlCPU的位数的位数(字长字长)：4位、位、8位、位、16位、位、32位、位、64位位l 是指一次能处置的数据的位数是指一次能处置的数据的位数二 主机硬件系统存储器Ml功能功能: 存放程序和数据的存放程序和数据的记忆安装安装l用途：存放程序和要操作的各用途：存
6、放程序和要操作的各类信息数据、信息数据、文字、文字、图像、。像、。l分分类:l 内存：内存：ROM、RAMl特点：随机存取，速度快，容量小特点：随机存取，速度快，容量小l 外存：磁外存：磁盘(软/硬硬盘、光、光盘、半、半导体体盘、U盘l特点：特点：顺序存取序存取/块存取，速度慢，容量大存取，速度慢，容量大 有关内存储器M的几个概念(1) 内存单元的地址和内容内存单元的地址和内容(2) 内存容量内存容量(3) 内存的操作内存的操作(4) 内存的分类内存的分类(1)内存单元的地址和内容内存单元的地址和内容l内存包含有很多存储单元内存包含有很多存储单元(每个内存单元包含每个内存单元包含8bit)，为
7、区，为区分不同的内存单元，对计算机中的每个内存单元进展编分不同的内存单元，对计算机中的每个内存单元进展编号，内存单元的编号就称为内存单元的地址。号，内存单元的编号就称为内存单元的地址。1 0 1 1 0 1 1 038F04H内存单内存单元地址元地址内存单内存单元内容元内容.Bit 7 6 5 4 3 2 1 00 1 0 1 1 0 0 0*内存单元有时内存单元有时又称为地址单元又称为地址单元(2)内存容量l即内存单元的个数，以字节即内存单元的个数，以字节ByteByte为单位。为单位。l留意：内存空间与内存容量的区别留意：内存空间与内存容量的区别l l 内存容量：实践配置的内存大小。内存容
8、量：实践配置的内存大小。例：某微机配置例：某微机配置2 2条条 l 128MB 128MB的的SDRAMSDRAM内存条，其内内存条，其内存容量为存容量为256MB256MBl 内存空间：又称存储空间、寻址范内存空间：又称存储空间、寻址范围，是指微机的最大围，是指微机的最大l 的寻址才干，与的寻址才干，与CPUCPU的地址总的地址总线宽度有关。线宽度有关。(3) 内存操作内存操作l读：将内存单元的内容取入读：将内存单元的内容取入CPUCPU，原单元内容不改动；，原单元内容不改动；l写：写：CPUCPU将信息放入内存单元，单元中原内容被覆盖；将信息放入内存单元，单元中原内容被覆盖；l刷新：对刷新
9、：对CPUCPU透明，仅动态存储器有此操作透明，仅动态存储器有此操作l内存的读写的操作步骤为：内存的读写的操作步骤为：lCPUCPU把要读写的内存单元的地址放到把要读写的内存单元的地址放到ABAB上上l假设是写操作，假设是写操作， CPU CPU紧接着把要写入的数据放到紧接着把要写入的数据放到DBDB上上lCPUCPU经过经过CBCB发出读写命令发出读写命令l数据被写入指定的单元或从指定的单元读出到数据被写入指定的单元或从指定的单元读出到DBDBl假设是读操作，假设是读操作， CPU CPU紧接着从紧接着从DBDB上取回数据上取回数据l参见参见P30P30图图2-52-5(4) 内存储器的分类
10、内存储器的分类l读写存储器或随机存取存储器读写存储器或随机存取存储器RAMRAMl可读可写可读可写l易失性，暂时存放程序和数据易失性，暂时存放程序和数据l只读存储器只读存储器ROMROMl任务时只能读任务时只能读l非易失性，永久或半永久性存放信息非易失性，永久或半永久性存放信息三主机硬件系统输入/输出接口l简写为简写为I/OI/O接口，是接口，是CPUCPU与外部设备间的与外部设备间的桥梁桥梁CPUI/O接口接口外设外设接口的功能l提供驱动外设的电压或电流；提供驱动外设的电压或电流；l匹配计算机与外设之间的信号电平、速度、匹配计算机与外设之间的信号电平、速度、信号类型、数据格式等；信号类型、数
11、据格式等；l缓存缓存CPU发给外设的数据、控制命令发给外设的数据、控制命令l 和外设提供的运转形状信息；和外设提供的运转形状信息；l提供两者间数据传送控制方式提供两者间数据传送控制方式: DMA控制、控制、中断控制中断控制(还有无条件、查询。还有无条件、查询。四 主机硬件系统总线BUSl衔接多个功能部件的一组公共信号线衔接多个功能部件的一组公共信号线l地址总线地址总线AB：用来传送：用来传送CPU输出的地址信号，输出的地址信号，确定被访问的存储单元、确定被访问的存储单元、I/O端口。端口。l 地址线的根数决议了地址线的根数决议了CPU的寻址范围。的寻址范围。l CPU的寻址范围的寻址范围 =
12、2n， n-地址线根数地址线根数l数据总线数据总线DB：在：在CPU与存储器、与存储器、I/O接口之间接口之间数据传送的公共通路。数据总线的条数数据传送的公共通路。数据总线的条数(字长字长)决议决议CPU一次最多可以传送的数据宽度。一次最多可以传送的数据宽度。l控制总线控制总线CB：用来传送各种控制信号：用来传送各种控制信号,如读、如读、写等写等2. 微型计算机的软件系统l软件定义：为运转、管理和维护计算机软件定义：为运转、管理和维护计算机系统或为实现某一功能而编写的各种程系统或为实现某一功能而编写的各种程序的总和及其相关资料文档。序的总和及其相关资料文档。系统软件系统软件运用软件运用软件操作
13、系统操作系统编译系统编译系统网络系统网络系统工具软件工具软件软件软件3.微型计算机的物理构造CPU北桥北桥南桥南桥RAMCacheAGPCRTBIOSKBD，Mouse串行/并行接口HDD/CDROM(IDE)FDDUSBPCIISA前端总线/CPU总线接口卡接口卡外设总线扩展槽微型计算机的物理构造INTEL 845GE主板主板主板的主要硬件构成l CPU插座插座l 芯片组南北桥芯片组南北桥/ 加速中心加速中心HUBl 内存插槽内存插槽l 高速缓存现已集成到高速缓存现已集成到CPU内部内部l 系统系统BIOS，硬件控制，硬件控制l CMOS，存放硬件配置参数、，存放硬件配置参数、l 系统自检及
14、引导程序系统自检及引导程序l 总线扩展槽，总线扩展槽，PCI、ISAl 串行、串行、USB、并行接口、并行接口l 软软/硬盘、光驱插座硬盘、光驱插座芯片组芯片组lCPU的外的外围围控制芯片，通常控制芯片，通常为为2片片l两种架构：南北两种架构：南北桥桥、HUB 加速中心加速中心 l南北南北桥桥l北北桥桥提供提供CPU/主存主存/高速高速缓缓存的存的衔衔接、接、AGP接口、接口、PCI桥桥接接l南南桥桥提供提供USB、IDE(FDD/HDD)、串、串/并口及并口及ISA桥桥接等接等l例如：例如：Intel 440BX、VIA694(KT133)+686B、SiS 645等等lHUBlGMCHAG
15、P接口、存接口、存储储器通道器通道lICHPCI桥桥接、接、IDE控制器、控制器、USB、串、串/并口并口lFWH系系统统BIOS、显显示示BIOS、随机数、随机数发发生器生器l例如：例如：Intel 810、Intel 815、Intel845等等二、计算机的任务过程存存储程序程序计算机算机又称又称为冯诺依曼型依曼型计算机算机以运算器以运算器为中心、以存中心、以存储程序原理程序原理为根底根底将将计算算过程描画程描画为由由许多条指令按一定多条指令按一定顺序序组成的成的程序，即程序是由多条有程序，即程序是由多条有逻辑关系的指令关系的指令组成，成，指令的指令的长度不等普通度不等普通为14字字节数据
16、和程序均以二数据和程序均以二进制代制代码的方式不加区的方式不加区别地存放地存放在存在存储器中，存放位置由地址指定，地址器中，存放位置由地址指定，地址码也是也是二二进制方式制方式由控制器控制整个程序和数据的存取以及程序的由控制器控制整个程序和数据的存取以及程序的执行行指令指令驱动驱动存储程序计算机的任务原理存储程序计算机的任务原理l控制器按预先存放在计算机存储器中的程序的流程自动地延续取出指令并执行之。指令流控制命令数据流程序的执行过程程序的执行过程程序指令1指令2指令3指令4指令n 取指令取指令指令译码取操作数执行指令存结果指令周期操作码 操作数执行1. CPU如何知道从哪里取出程序的第一条指
17、令？操作系统OS2. CPU如何按程序控制流执行指令？ 程序计数器PC3. CPU如何知道从哪里取操作数？ 地址、寻址方式执行执行PC 例：计算例：计算5+8p35汇编言语程序汇编言语程序对应的机器言语指令对应的机器言语指令 对应的操作对应的操作- - -MOV AL, 5 10110000 将立刻数将立刻数1传送到累加存放器传送到累加存放器AL中中 00000101ADD AL, 8 00000100 计算两个数的和，结果存放到计算两个数的和，结果存放到AL中中 00001000HLT 11110100 停机停机留意留意: : 指令在内存中存放方式见指令在内存中存放方式见P36P36图图2-
18、82-8 指令执行过程见指令执行过程见P36-39P36-39图图2-92-2-92-1212指令执行过程指令执行过程(取指取指/译码译码/执行执行)累加器A加法器加法器数据存放器DR指令存放器IR指令译码器ID时序逻辑电路时序控制信号控制命令1011 00000000 01010000 01000000 10001111 0100内部总线存储器01234程序计数器PC地址MOV A, 5ADD A, 8HLT地址总线AB+1地址译码器读写控制电路输出地址输出地址1011 0000锁存指令锁存指令锁存数据锁存数据置初值置初值输出指输出指令地址令地址锁存地址锁存地址读写命令读写命令CB指令译码指
19、令译码锁存输出地址存放器AR数字总线DBCPUM留意:本例子与I/O接口无关2.2 8088/80862.2 8088/8086微微处置器置器MP(MP(也即也即CPU)CPU)主要内容：8088CPU外部引线及功能；8088CPU的内部构造和特点；各内部存放器Regs的功能；8088的任务时序。一、概述l8088、8086根本类似根本类似l16位位CPU、AB宽度宽度20位位l差别：差别：l指令预取队列：指令预取队列：8088为为4字节，字节，8086为为6字节字节l数据总线引脚：数据总线引脚：8088有有8根，根，8086有有16根根l控制线引脚：控制线引脚： 8088为为IO/M，而，而
20、8086为为M/IOl8088为准为准16位位CPU，内部，内部DB为为16位，但外部仅为位，但外部仅为8位，位，16位数据要分两次传送位数据要分两次传送l本课程主要引见本课程主要引见8088IBM PC采用采用指令预取队列(IPQ)指令的普通执行过程：指令的普通执行过程： 取指令取指令 指令译码指令译码 前前2 2步合称为取指步合称为取指 读取操作数读取操作数 执行指令执行指令 存放结果存放结果 最后最后3 3步统称指令执行步统称指令执行串行任务方式：l80888088以前的以前的CPUCPU采用串行任务方式：采用串行任务方式：l l 1 1 CPU CPU访问存储器访问存储器( (存取数据
21、或指令存取数据或指令) )时要等待总线操时要等待总线操作的完成作的完成l 2 2 CPU CPU执行指令时总线处于空闲形状执行指令时总线处于空闲形状l 缺陷：缺陷：CPUCPU无法全速运转无法全速运转l 处理：总线空闲时预取指令，使处理：总线空闲时预取指令，使CPUCPU需求指令时能立刻需求指令时能立刻得到得到取指令1执行1取操作数2执行2CPUBUS忙碌忙碌忙碌忙碌存结果1取指令2取指令和执行指令表示图取指令和执行指令表示图1l8位位CPU如如8080t忙忙忙忙忙总线BUSt取指1取指4取指3取指2取指5CPU执行1执行2执行5执行3执行4取指令和执行指令表示图取指令和执行指令表示图2l8位
22、CPU如8080t忙忙忙忙忙总线BUSt取指1取指4取指3取指2取指5CPU执行1执行2执行5执行3执行416位位CPU8086/8088t忙忙忙忙忙总线BUSt取指1取指4取指3取指2取指5CPU执行1执行2执行5执行3执行4 t并行任务方式：l8088CPU采用并行任务方式采用并行任务方式取指令2 取操作数BIU存结果取指令3 取操作数 取指令4执行1执行2执行3 EUBUS忙碌忙碌忙碌忙碌忙碌忙碌 CPU8088的流水线操作的流水线操作l8088 CPU包括两大部分：包括两大部分：EU和和BIUlBIU不断地从存储器取指令送入不断地从存储器取指令送入IPQ，EU不断地从不断地从IPQ取出
23、指令执行取出指令执行lEU和和BIU构成了一个简单的构成了一个简单的2工位流水线工位流水线l指令预取队列指令预取队列IPQ是实现流水线操作的关键类似于是实现流水线操作的关键类似于工厂流水线的传送带工厂流水线的传送带l新型新型CPU将一条指令划分成更多的阶段，以便可以同将一条指令划分成更多的阶段，以便可以同时执行更多的指令时执行更多的指令l例如，例如，PIII为为14个阶段，个阶段，P4为为20个阶段个阶段(超级流水线超级流水线)结论l指令预取队列指令预取队列IPQ的作用：的作用：l 使使EU和和BIU两个部分可同时进展任务，两个部分可同时进展任务，从而带来了以下两个益处：从而带来了以下两个益处
24、：l提高了提高了CPU的效率的效率l降低了对存储器存取速度的要求降低了对存储器存取速度的要求8088/8086 CPU的特点的特点l采用并行流水线任务方式采用并行流水线任务方式l对内存空间实行分段管理：对内存空间实行分段管理：l每段大小为每段大小为16B64KBl用段地址和段内偏移实现对用段地址和段内偏移实现对1MB空间的寻址空间的寻址l设置地址段存放器指示段的首地址设置地址段存放器指示段的首地址l支持多处置器系统最大方式；支持多处置器系统最大方式；l片内无浮点运算部件，浮点运算由数学协处置器片内无浮点运算部件，浮点运算由数学协处置器8087支持或用软件模拟支持或用软件模拟l注：注：80486
25、DX以后的以后的CPU已将数学协处置器作为已将数学协处置器作为规范部件集成到规范部件集成到CPU内部内部8088CPU的两种任务方式的两种任务方式l8088可任务于两种方式：可任务于两种方式：l最小方式和最大方式最小方式和最大方式l最小方式为单处置机方式，控制信号最小方式为单处置机方式，控制信号较少，普通可不用外接总线控制器。较少，普通可不用外接总线控制器。l最大方式为多处置机方式，控制信号最大方式为多处置机方式，控制信号较多，较多，CPU必需经过总线控制器与总必需经过总线控制器与总线相连。线相连。二、8088 CPU的引线及功能4040引脚定义方法可大致分为：引脚定义方法可大致分为：每个引脚
26、只传送一种信息每个引脚只传送一种信息RDRD等；等；引脚电平的高低不同的信号引脚电平的高低不同的信号IO/MIO/M等；等；CPUCPU任务于不同方式有不同的称号和任务于不同方式有不同的称号和定义定义WR/LOCK WR/LOCK 等；等；分时复用引脚分时复用引脚AD7 AD7 AD0 AD0 等等 ；引脚的输入和输出分别传送不同的引脚的输入和输出分别传送不同的信息信息RQ/GTRQ/GT等。等。地址地址/数据线数据线地址地址/形状线形状线非屏蔽中断非屏蔽中断可屏蔽中断恳求可屏蔽中断恳求最小最大方式控制最小最大方式控制MN/MX=1,最小方式最小方式MN/MX=0,最大方式最大方式读信号读信号
27、总线坚持恳求信号总线坚持恳求信号总线坚持相应信号总线坚持相应信号写信号写信号存储器存储器/IO控制信号控制信号M/IO=1,选中存储器选中存储器M/IO=0,选中选中IO接口接口数据发送数据发送/接纳信号接纳信号DT/R=1,发送发送DT/R=0,接纳接纳数据允许信号数据允许信号地址允许信号地址允许信号中断呼应信号中断呼应信号测试信号测试信号:执行执行WAIT指令，指令，CPU处于空转等待处于空转等待; TEST有效时有效时,终了等待形状。终了等待形状。预备好信号预备好信号:表示内存表示内存或或I/O设备预备好，设备预备好，可以进展数据传输。可以进展数据传输。复位信号复位信号8086CPU80
28、86CPU引脚功能引脚功能引脚功能引脚功能80868086在最小方式下的典型配置在最小方式下的典型配置在最小方式下的典型配置在最小方式下的典型配置8086CPU两种组态：两种组态： 8086CPU的最大方式典型配置的最大方式典型配置主要引线最小方式下80888088是任务在最小还是最大方式由是任务在最小还是最大方式由MN/MXMN/MX端形状端形状决议：决议：MN/MX=0MN/MX=0时任务于最大方式，反之任务于时任务于最大方式，反之任务于最小方式。最小方式。数据信号线数据信号线(DB)(DB)与地址信号线与地址信号线(AB)(AB)：AD7AD7AD0AD0：三态，地址：三态，地址/ /数
29、据复用线。数据复用线。ALEALE有效时有效时为地为地 址的低址的低8 8位。地址信号有效时为输位。地址信号有效时为输出，传送出，传送 数据信号时为双向。数据信号时为双向。A19A19A16A16：三态，输出。高：三态，输出。高4 4位地址信号，与形位地址信号，与形状信号状信号 S6-S3 S6-S3分时复用。分时复用。A15A15A8 A8 ：三态，输出。输出：三态，输出。输出8 8位地址信号。位地址信号。主要的控制(CB)和形状信号lWR： 三态，输出。写命令信号；三态，输出。写命令信号；lRD： 三态，输出。读命令信号；三态，输出。读命令信号；lIO/M：三态，输出。指出当前访问的是存储
30、器还是：三态，输出。指出当前访问的是存储器还是I/O接接l 口。高：口。高：I/O接口，低：内存接口，低：内存lDEN：三态，输出。低电平常，表示：三态，输出。低电平常，表示DB上的数据有效；上的数据有效；lRESET：输入，为高时，：输入，为高时，CPU执行复位；执行复位；lALE： 三态，输出。高：三态，输出。高：AB地址有效；地址有效；lDT/ R：三态，输出。数据传送方向，高：三态，输出。数据传送方向，高：CPU输出，输出，l 低：低：CPU输入输入RESET复位时序 复位时，8086 CPU将使总线处于如下形状：地址线浮空(高阻态)，直到8086 CPU脱离复位形状，开场从FFFF0
31、H单元取指令；ALE、HLDA信号变为无效(低电平)；其他控制信号线，先变高一段时间(相应于时钟脉冲低电平的宽度)，然后浮空。另外，复位时CPU内存放器形状为：标志存放器、指令指针(IP)、DS、SS、ES清零；CS置FFFFH；指令队列变空。例：l 当当WR=1WR=1，RD=0RD=0，IO/M=0IO/M=0时，表示时，表示CPUCPU当前正在进展读存储器操作。当前正在进展读存储器操作。根本控制信号的组合方法根本控制信号的组合方法READY信号信号(输入输入)：用于协调用于协调CPU与存储器、与存储器、I/O接口之间的速度差别接口之间的速度差别READY信号由存储器或信号由存储器或I/O
32、接口发出。接口发出。READY=0时，时，CPU就在就在T3后插入后插入TW周期，插入的周期，插入的TW个数取决于个数取决于READY何时变为高电平。何时变为高电平。中断恳求和呼应信号lINTR：输入，可屏蔽中断恳求输入端。：输入，可屏蔽中断恳求输入端。l 高电平：有高电平：有INTR中断恳求中断恳求lNMI：输入，非屏蔽中断恳求输入端。：输入，非屏蔽中断恳求输入端。l 低低高上升沿，有高上升沿，有NMI中断恳求中断恳求lINTA：输出，对：输出，对INTR信号的呼应。信号的呼应。总线坚持信号总线坚持信号lHOLD：总线坚持恳求信号输入端。当：总线坚持恳求信号输入端。当CPUl 以外的其他设备
33、以外的其他设备(如如DMA)要求占要求占用用 l 总线时，经过该引脚向总线时，经过该引脚向CPU发出发出请请l 求。求。lHLDA：输出，对：输出，对HOLD信号的呼应。为高信号的呼应。为高l 电平常，表示电平常，表示CPU已放弃总线控已放弃总线控制制 l 权，一切三态信号线均变为高阻权，一切三态信号线均变为高阻状状l 态。态。三、三、8088CPU的内部构造的内部构造8088内部由两部分组成：内部由两部分组成： 执行单元执行单元EU总线接口单元总线接口单元BIU执行单元EUl功能功能: 执行指令执行指令l l 从指令队列中取指令代码从指令队列中取指令代码 译译码码 l 在在ALU中完成数据的
34、运算中完成数据的运算 运运算结果算结果l 的特征保管在标志存放器的特征保管在标志存放器FLAGS中。中。执行单元EU包括 算术逻辑单元运算器算术逻辑单元运算器ALU 8个通用存放器通用个通用存放器通用Regs 1个标志存放器个标志存放器Flags EU部分控制电路部分部分控制电路部分CU总线接口单元BIUl功能：功能：l从内存中取指令送入指令预取队列从内存中取指令送入指令预取队列IPQl担任与内存或输入担任与内存或输入/输出接口之间的数据输出接口之间的数据传送传送l在执行转移程序时，在执行转移程序时，BIU使指令预取队列使指令预取队列IPQ复位，从指定的新地址取指令，并立复位，从指定的新地址取
35、指令，并立刻传给执行单元执行。刻传给执行单元执行。8088的内部存放器的内部存放器l含含14个个16位存放器，按功能可分为三类位存放器，按功能可分为三类l 8个通用存放器通用个通用存放器通用Regsl 4个段存放器个段存放器 Seg Regsl 2个控制存放器个控制存放器Con Regs公用公用Regs通用存放器通用Regs 数据存放器数据存放器AX，BX，CX，DX地址指针存放器地址指针存放器SP，BP变址存放器变址存放器SI，DI数据存放器l8088含含4个个16位数据存放器，它们又可位数据存放器，它们又可分为分为8个个8位存放器，即：位存放器，即：lAX AH，ALlBX BH，BLlC
36、X CH，CLlDX DH，DLl作用作用: 常用来存放参与运算的操作数或运常用来存放参与运算的操作数或运算结果算结果数据存放器特有的习惯用法lAX：累加器。多用于存放中间运算结果：累加器。多用于存放中间运算结果;l 一切一切I/O指令必需都经过指令必需都经过AXl 与接口传送信息与接口传送信息.lBX：基址存放器。在间接寻址中用于存放基地址；：基址存放器。在间接寻址中用于存放基地址；lCX：计数存放器。用于在循环或串操作指令中存放：计数存放器。用于在循环或串操作指令中存放l 循环次数或反复次数循环次数或反复次数.lDX：数据存放器。在：数据存放器。在32位乘除法运算时存放高位乘除法运算时存放
37、高16位数位数;l 在间接寻址的在间接寻址的I/O指令中存放指令中存放I/O端口地址。端口地址。地址指针存放器lSP：堆栈指针存放器：堆栈指针存放器. l 其内容为栈顶的偏移地址；其内容为栈顶的偏移地址；lBP：基址指针存放器：基址指针存放器. l 常用于在访问内存时存放内存单常用于在访问内存时存放内存单元的偏移地址。元的偏移地址。BX与与BP在运用上的区别在运用上的区别l一样点一样点: 作为通用存放器，作为通用存放器，l 二者均可用于存放数据；二者均可用于存放数据；l不同点不同点: 作为基址存放器，作为基址存放器，l BX通常用于寻址数据段；通常用于寻址数据段；l BP通常用于寻址堆栈段。通
38、常用于寻址堆栈段。lBX普通与普通与DS或或ES搭配运用搭配运用; l BP普通与普通与SS拾配拾配.注：间接寻址时注：间接寻址时 仅仅BX、BP、SI、DI可用于存储器寻址；可用于存储器寻址； 仅仅DX可用于可用于I/O寻址。寻址。变址存放器lSI：源变址存放器：源变址存放器lDI：目的变址存放器：目的变址存放器l作用作用: l 变址存放器常用于指令的间接寻变址存放器常用于指令的间接寻址或变址寻址。址或变址寻址。l 特别是在串操作指令中，用特别是在串操作指令中，用SI存存放源操作数的偏移地址，而用放源操作数的偏移地址，而用DI存放目存放目的操作数的偏移地址。的操作数的偏移地址。段存放器公用S
39、eg Regs 作用作用: 用于存放逻辑段的段基地址用于存放逻辑段的段基地址 (逻辑段的概念后面将要引见逻辑段的概念后面将要引见) CS：代码段存放器：代码段存放器 代码段用于存放指令代码代码段用于存放指令代码 DS：数据段存放器：数据段存放器 ES：附加段存放器：附加段存放器 数据段和附加段用来存放操作数数据段和附加段用来存放操作数 SS：堆栈段存放器：堆栈段存放器 堆栈段用于存放前往地址，保管存放器内容，传送参数堆栈段用于存放前往地址，保管存放器内容，传送参数堆栈段SS数据段DS/ES代码段CS控制存放器公用Con Regs lIP：指令指针存放器，其内容为下一条：指令指针存放器，其内容为
40、下一条l 要执行的指令的偏移地址要执行的指令的偏移地址lFLAGS：标志存放器：标志存放器l形状标志：存放运算结果的特征形状标志：存放运算结果的特征l 6个形状标志位个形状标志位(CF，SF，AF，PF，OF，ZF)l控制标志：控制某些特殊操作控制标志：控制某些特殊操作l 3个控制标志位个控制标志位(IF，TF，DF)ODITSZAPC1502467891011FLAGS四、存储器M寻址l物理地址物理地址l8088：20根地址线，可寻址根地址线，可寻址220=1MB个个存储单元存储单元lCPU送到送到AB上的上的20位的地址称为物理地位的地址称为物理地址址 物理地址物理地址物理地址.60000
41、H 60001H 60002H 60003H 60004H.12HF0H1BH08H存储器的操作完全基于存储器的操作完全基于物理地址。物理地址。问题：问题：80888088的内部总线和内部的内部总线和内部存放器均为存放器均为1616位，如何位，如何生成生成2020位地址？位地址？处理：存储器分段处理：存储器分段存储器分段存储器分段高地址低地址段基址段基址段基址段基址最大最大64KB，最小，最小16B段i-1段i段i+1逻辑地址l段基地址和段内偏移段基地址和段内偏移组成了成了逻辑地址地址l 段地址段地址 偏移地址偏移地址(偏移量偏移量)l 格式格式为：段地址：段地址:偏移地址偏移地址 l物理地址
42、物理地址=段基地址段基地址16+偏移地址偏移地址60002H00H12H60000H0 0 0 0段基地址段基地址16位位段首地址段首地址 偏移地址=0002HnBIU中的地址加法器用来实现逻辑地址到物理地址的变换n8088 可同时访问4个段，4个段存放器中的内容指示了每个段的基地址段基址段基址段内偏移段内偏移物理地址物理地址+16位20位0000默许段和偏移存放器默许段和偏移存放器l8086规定了访问存储器段的规那么：规定了访问存储器段的规那么：l此规那么定义了段地址存放器和偏移地址存放器此规那么定义了段地址存放器和偏移地址存放器的组合方式，其默许规那么如下表：的组合方式，其默许规那么如下表
43、：段段地地址址默认偏移地址默认偏移地址用于访问用于访问CSIP指令指令SSSP、BP堆栈中的堆栈中的数据数据DSBX、DI、SI、8位位或或16位数位数数据段中数据段中的数据的数据ES串指令的串指令的DI目标串操目标串操作数作数例：l知知CS=1055H，DS=250AH，ES=2EF0H，SS=8FF0H，l DS段有一操作数，其偏移地址段有一操作数，其偏移地址=0204H，l 1)画出各段在内存中的分布画出各段在内存中的分布l 2)指出各段首地址指出各段首地址l 3)该操作数的物理地址该操作数的物理地址=？10550H250A0H2EF00H8FF00HCSSS CSDSES解：解： 各段
44、分布及段首址各段分布及段首址见右右图所示。所示。 操作数的物理地址操作数的物理地址为： 250AH10H+0204H = 252A4H这个例子阐明：段与段可以不延续这个例子阐明：段与段可以不延续 段之间可以重叠段之间可以重叠堆栈及堆栈段的运用l操作规那么操作规那么: 内存中一个按内存中一个按FILO方式先进后出方式先进后出操操 l 作的特殊区域作的特殊区域.l两种操作两种操作: 每次压栈和退栈均以每次压栈和退栈均以WORD16位为位为 l 单位单位.l操作指示操作指示: SS存放堆栈段地址，存放堆栈段地址，SP存放段内偏存放段内偏 l 移，移，SS:SP构成了堆栈指针构成了堆栈指针.l作用作用
45、: 堆栈用于存放前往地址、过程参数或需求堆栈用于存放前往地址、过程参数或需求 l 维护的数据维护的数据;l 常用于呼应中断或子程序调用常用于呼应中断或子程序调用.堆栈操作例如堆栈操作例如SPSSSS压栈前压栈前退退栈后后高低低高高12HSSF0HSP压栈后压栈后低高SPSPSPF0H12HSP例：(1)假设知假设知SS=1000HSP=2000H 那么堆栈段的段首地址那么堆栈段的段首地址=？栈顶地址？栈顶地址=？(2)假设如今把假设如今把1234H送入堆栈，那么它所在送入堆栈，那么它所在的存储单元地址的存储单元地址=？(3)假设该段最后一个单元地址为假设该段最后一个单元地址为12FFFH，那，
46、那么栈底地址么栈底地址=？段首栈底栈顶堆栈段解解:(1)段首地址段首地址=10000H, 栈顶地址栈顶地址=10000+2000=12000H (2)低低8位数据位数据34H在在11FFFH地址中地址中, 而高而高8位数据位数据12H在在11FFEH中中 (3)栈底地址栈底地址=13000H34H12H五、时序l时序的概念：序的概念：CPU各引脚信号在各引脚信号在时间上的关系。上的关系。l指令周期：指令周期：CPU完成一条指令所需的完成一条指令所需的时间。l 一个指令周期由多个一个指令周期由多个总线周期周期组成。成。l总线周期：周期：CPU完成一次完成一次访问内存内存(或接口或接口)操作操作l
47、 所需求的所需求的时间。l 一个一个总线周期至少包括周期至少包括4个个时钟周期。周期。l 在在5MHz的任的任务频率率时，一个，一个规范范总线周期周期为0.8s。l时钟周期：由周期：由时钟发生器生器产生。是生。是计算机内部最算机内部最l 小的小的时间单位，用位，用Ti表示。表示。l晶振周期：晶体振晶振周期：晶体振荡器器输出的周期。它普通分出的周期。它普通分频后后l 变为时钟周期，再作周期，再作为内部任内部任务单位。位。l (总线周期的周期的时序参序参见教材教材p51-52)2.3 系统总线 主要内容：主要内容：总线的根本概念和分类；总线的根本概念和分类；总线的任务方式；总线的任务方式；常用系统
48、总线规范。常用系统总线规范。一、概述l总线：总线：l 是一组导线和相关的控制、驱动电路的是一组导线和相关的控制、驱动电路的集合。是计算机系统各部件之间传输地集合。是计算机系统各部件之间传输地址、数据和控制信息的公共通道。址、数据和控制信息的公共通道。地址总线地址总线AB数据总线数据总线DB控制总线控制总线CB总线构造的优点总线构造的优点l简化系统设计模块化简化系统设计模块化l提高兼容性提高兼容性l便于扩展晋级便于扩展晋级l便于维修便于维修l减低消费本钱减低消费本钱总线分类 CPU总线：总线：CPU 其他部件其他部件系统总线：主机系统总线：主机I/O接口接口外部总线：微机外部总线：微机外设外设片
49、内总线片内总线片外总线片外总线 按相对CPU的位置按层次 构造总线构造l单总线构造单总线构造l 简单，但总线竞争严重简单，但总线竞争严重CPU M M I/O I/O I/O多总线构造面向面向CPU的双总线构造的双总线构造面向主存的双总线构造面向主存的双总线构造双总线构造双总线构造多总线构造多总线构造多总线构造多总线构造(续续)l教材教材p55l图图2-23：面向：面向CPU的双总线构造的双总线构造l把需求很高带宽的主存储器用存储总线单独与把需求很高带宽的主存储器用存储总线单独与CPU相连相连l问题：外设到主存的数据传输必需经过问题：外设到主存的数据传输必需经过CPU， 传输效率低，无法实现传
50、输效率低，无法实现DMA传输传输l图图2-24：面向主存的双总线构造：面向主存的双总线构造l主存储器即与主存储器即与CPU直接衔接，又与系统总线衔直接衔接，又与系统总线衔接，较好地处理了上述问题接，较好地处理了上述问题二、总线技术二、总线技术*l总线传输需求需求处理的理的问题：l传输同步同步协调通通讯双方的双方的传输操作操作l同步、异步、半同步同步、异步、半同步l总线仲裁仲裁消除多个消除多个设备同同时运用运用总线呵斥呵斥的冲突景象的冲突景象lMaster查询，Slave独立独立恳求求l出出错处置置l信号信号驱动同步方式同步方式l同步同步传输用公共的用公共的时钟一致一致 各部件数据各部件数据发送
51、和接送和接纳的的时机机l异步异步传输用控制和形状信号用控制和形状信号协调 各部件数各部件数据据发送和接送和接纳的的时机机l半同步半同步用公共的用公共的时钟一致一致 控制和形状信号控制和形状信号的的产生生时机即控制和形状信号与机即控制和形状信号与时钟是同步是同步的，但数据的，但数据发送和接送和接纳的的时机仍不固定机仍不固定总线仲裁总线仲裁l用来决用来决议某一某一时辰哪一个部件可以运用辰哪一个部件可以运用总线l集中控制集中控制一致由一致由总线控制器控制器进展控制展控制l分散控制分散控制总线控制由各部件共同控制由各部件共同实现，一，一切部件均按一致的切部件均按一致的规那么来那么来访问总线总线仲裁仲裁
52、集中控制集中控制 1 链链式式查询查询 p59图图2-28 根本原理是：根本原理是：部件提出部件提出恳恳求求 BR 总线总线控制器控制器发发出同意信号出同意信号 BG 提出提出恳恳求的部件截求的部件截获获BG，并制止，并制止BG信号信号进进一步一步向后向后传传播播提出提出恳恳求的部件求的部件发发出出总线总线忙信号忙信号 BS ，开，开场场运用运用总线总线。总线总线忙信号将阻止其他部件运用忙信号将阻止其他部件运用总线总线，直到运用直到运用总线总线的的设备释设备释放放总线总线电电路最路最简单简单，但，但优优先先级级固定，不能改固定，不能改动动总线仲裁仲裁集中控制集中控制 2 计计数器数器查询查询
53、p60图图2-29 根本原理是：根本原理是：需求运用需求运用总线总线的部件提出的部件提出恳恳求求 BR 总线总线控制器控制器发发出出递递增的增的设备设备地址地址提出提出恳恳求的求的设备检查设备设备检查设备地址，假地址，假设设与本人的地与本人的地址匹配，就址匹配，就发发出出总线总线忙信号忙信号 BS ，然后就可以，然后就可以运用运用总线总线总线总线控制器根据控制器根据检测检测到到BS信号信号时时的的设备设备地址就知地址就知道当前哪个道当前哪个设备设备运用了运用了总线总线调调整整设备设备地址地址发发出的出的顺顺序即可改序即可改动优动优先先级别级别仲裁仲裁过过程程较较慢慢总线仲裁仲裁集中控制集中控制
54、 3 独立独立恳恳求求 p60图图2-30 根本原理是：根本原理是：每个每个设备设备都都拥拥有独立的有独立的总线恳总线恳求求线线和和总线应对线总线应对线总线总线控制器控制器对对一切的一切的总线恳总线恳求求进进展展优优先先级级排排队队，并呼，并呼应应级别级别最高的最高的恳恳求求得到呼得到呼应应的的设备设备将占用将占用总线进总线进展展传输传输最常用，呼最常用，呼应应速度最快速度最快PC机中运用的机中运用的8237 DMAC采用此种方式采用此种方式三、常见的系统总线三、常见的系统总线lISA8/16位位lPCI32/64位位lAGP加速图形端口，用于提高图形处加速图形端口，用于提高图形处l 理才干理
55、才干l自学自学: P61P64l自行查找资料：自行查找资料：ISA、PCI、AGP分别位分别位于系统的的哪一个部分？于系统的的哪一个部分？总线的主要性能目的l总线带宽总线带宽B/S：单位时间内总线上可传送：单位时间内总线上可传送l 的数据量的数据量l总线位宽总线位宽bit：能同时传送的数据位数：能同时传送的数据位数l总线的任务频率总线的任务频率MHzl总线带宽总线带宽= (位宽位宽/8)(任务频率任务频率/每个存取周期的时钟每个存取周期的时钟数数)四、四、8088系统总线系统总线l最小方式最小方式仅支持支持单处置器置器p65图2-32l最小方式下主要最小方式下主要处理：理：l地址与数据的分地址
56、与数据的分别l地址地址锁存存l电路路实现方案方案l用用3片片8位的位的锁存器存器8282实现地址地址锁存。存。ALE为锁存控制信号，存控制信号，OE#0使使锁存的地址直接存的地址直接输出；出；l用用1片双向三片双向三态门8286用作数据用作数据总线驱动和隔和隔离，离，DT/R#作作为方向控制，方向控制，DEN#作作为开开门信信号；号；l其他控制信号由其他控制信号由8088直接直接产生。生。 最小方式下的衔接表示图最小方式下的衔接表示图8088CPU控制总线控制总线数据总线数据总线地址总线地址总线地址地址锁存锁存数据数据收发器收发器ALE时钟发时钟发生生 器器3片8282DT/R#DEN#828
57、6最大方式l最大方式最大方式可支持多可支持多处置器置器p66图2-33l大多数控制信号是由大多数控制信号是由总线控制器控制器8288对S0#、S1#、S2#三个信号三个信号译码得到，如得到，如DT/R#、ALE、DEN#、IOR#、IOW#、MEMR#、MEMW#信信号。号。DB和和AB的构成根本同最小方式。的构成根本同最小方式。lPC/XT机的机的总线采用了最大方式，但有三点区采用了最大方式，但有三点区别：l地址地址总线驱动用用2个个74LS373和和1个个74LS244替替代代3个个8282；l数据数据总线驱动用用74LS245替代替代8286；l支持支持DMA传送。送。最大方式下的衔接表
58、示图最大方式下的衔接表示图8088CPU数据总线数据总线地址总线地址总线地址地址锁存锁存数据数据收发收发ALE时钟发时钟发生生 器器总总 线线控制器控制器控制总线控制总线828282868288S0#S1#S2#常用接口芯片引见常用接口芯片引见l8282 / 74LS373 具有三具有三态态正相正相输输出的出的锁锁存器存器l内部构造内部构造: p67图图2-34，内部包含，内部包含8个个D触触发发器器l引脚：引脚：lDI0DI7 输输入入lDO0DO7 输输出出lSTB 锁锁存信号存信号lOE# 输输出允出允许许l功能：功能：lSTB = 1 锁锁存数据存数据lOE# = 0 将将锁锁存的数据
59、存的数据输输出出l功能功能类类似的似的还还有有8283但但为为反相反相输输出出总线驱动器总线驱动器l8286 / 74LS245 双向三双向三态驱动态驱动器器(p68图图2-36)l引脚：引脚：lA0A7和和B0B7 双向数据双向数据线线lOE# 输输出允出允许许lT 方向控制方向控制l功能：功能：lOE#=0时时，门导门导通；通；l门导门导通通时时: T=0，BA；T=1，ABl功能功能类类似的似的还还有有8287但但为为反相反相输输出出总线驱动器续总线驱动器续l74LS244 三三态门驱动态门驱动器器 含含8个个门门 l引脚：引脚：lI1I8和和O1O8 输输入入线线和和输输出出线线lE1#，E2# 使能信号，各控制使能信号，各控制4个三个三态门态门l功能：功能：l E1#=0，E2#=0，门导门导通，否那么通，否那么输输出出为为高阻高阻态态作业：作业：p91-92l2.1l2.1012l2.12l2.152.20
