余3码编码的十进制加法器规则如下：两个一位十进制数的余3码相加，如果无进位，则从和数中减去3（加上1101）；如结果有进位，则得和数和余3码试设计余3码编码的十进制加法器单元电路 设余三码编码的两个运算数为Xi和Yi，第一次用二进制加法求和运算的和数为Si’，进位为Ci+1’，校正后所得的余三码和数为Si，进位为Ci+1，则有： Xi = Xi3Xi2Xi1Xi0 Yi = Yi3Yi2Yi1Yi0 Si’ = Si3’Si2’Si1’Si0’ 并产生Ci+1当Ci+1’ = 1时，Si = Si’+0011 当Ci+1’ = 0时，Si = Si’+1101并产生并产生Ci+1 。