《组合逻辑电路加法器和数值比较器解析ppt课件》由会员分享，可在线阅读，更多相关《组合逻辑电路加法器和数值比较器解析ppt课件（41页珍藏版）》请在金锄头文库上搜索。
1、4.3.4 加法器加法器加法器是计算机系统中最常用的算术运加法器是计算机系统中最常用的算术运算单元，它是计算机算单元，它是计算机CPU中算术运算器中算术运算器的基本单元。的基本单元。其他算术运算如减、乘、除等都可以由其他算术运算如减、乘、除等都可以由加法运算演变而来。加法运算演变而来。加法器一次能计算的数据的长度就是加加法器一次能计算的数据的长度就是加法器的长度，常用的法器的长度，常用的8、16、32位等，当位等，当然最简单的是然最简单的是1位的加法器。位的加法器。第第9讲讲 加法器和数值比较器加法器和数值比较器1半加器半加器ABSCO0000011010101101S=ABCO=ABA、B为
2、两个为两个1位数，不考虑来自低位的进位，位数，不考虑来自低位的进位，A、B相加的结果为相加的结果为S，产生的进位为产生的进位为CO，称半加。称半加。一、一、1 1位加法器位加法器2全加器全加器CIABSCO0000000110010100110110010101011100111111S=ABCICO=AB+ACI+BCI = CI( A+B )+AB若不化为最简：若不化为最简：CO= CI( AB )+AB如果将两个对应位的加数和来自低位的进位相加，如果将两个对应位的加数和来自低位的进位相加，则为全加。则为全加。3由半加器构由半加器构成全加器成全加器半半加加器器半半加加器器 1ABCISCO
3、sscc全加器全加器:半加器半加器:A BA BCI (A B)S=ABCICO=AB+ACI+BCI= CI( AB )+ABS=ABCO=ABABCICI( AB )+AB4管管脚脚图图SN74LS18311A1B 1CI1CO1S GND234567NC2CI2CO2S2A 2BVcc14 13 1211 1098NC输入输入输入输入输出输出甩甩空空甩甩空空输入输入输输出出输输出出双全加器双全加器74LS183：5CI COCI COCI COCI CO C-1 0 C0C1C2C3 S0 S1 S2 S3A0 B0 A1 B1 A2 B2 A3 B3二、二、 多位加法器多位加法器 若有
4、多位数相加若有多位数相加,则可采用则可采用并行相加串行进位并行相加串行进位的的方式来完成。例如，有两个方式来完成。例如，有两个4位二进制数位二进制数A3A2A1A0和和B3B2B1B0相加，可以用相加，可以用4个全加器来构成，其原个全加器来构成，其原理图如下图所示。理图如下图所示。 低位的进位输出端接高位的进位输入端，因此，低位的进位输出端接高位的进位输入端，因此，任一位的加法运算必须在低位的运算完成之后才任一位的加法运算必须在低位的运算完成之后才能进行，这种进位方式称为能进行，这种进位方式称为串行进位串行进位。1.1.串行进位加法器串行进位加法器串行进位的特点是电路简单，缺点是运算速度慢。串
5、行进位的特点是电路简单，缺点是运算速度慢。6全加器的输出：全加器的输出：2.2.超前进位加法器超前进位加法器 为了提高运算速度，必须设法减少或消除由于为了提高运算速度，必须设法减少或消除由于进位信号逐级传递所消耗的时间。进位信号逐级传递所消耗的时间。定义两个中间变量定义两个中间变量G Gi i 和和 P Pi i ： 高位的进位输入信号是否有可能只由加数和被高位的进位输入信号是否有可能只由加数和被加数来判断，而与低位的进位无关？加数来判断，而与低位的进位无关？7这两个函数都与进位信号无关。这两个函数都与进位信号无关。由上式可得各进位位的分步式：由上式可得各进位位的分步式：CO0=G0+P0CI
6、0CO1= G1+P1CI1 =G1+P1G0+P1P0CI0CO2=G2+P2G1+P2P1G0+P2P1P0CI0CO3=G3+P3G2+P3P2G1+P3P2P1G0+P3P2P1P0CI0 可见进位信号只与函数可见进位信号只与函数Gi、Pi和和CI0有关，而有关，而CI0是最低位的是最低位的进位输入，其值为进位输入，其值为0，所以各位进位信号是可以，所以各位进位信号是可以并行并行产生的。产生的。 当当Ai=Bi=1时，时，Gi=1，COi=1，即产生进位，所以即产生进位，所以Gi称称为进位生成函数为进位生成函数。 若若Pi=1， 即即Ai+Bi=1时，时，COi= Gi + CIi，低
7、低位的进位能传送到高位的进位输出端，故位的进位能传送到高位的进位输出端，故Pi称为进位传送称为进位传送函数。函数。8 根据超前进位概念构成的集成根据超前进位概念构成的集成4位超前进位加位超前进位加法器法器74LS283的逻辑图见的逻辑图见P137。逻辑符号如下：逻辑符号如下： CIS3 S2 S1 S0 CO 74LS283B3 B2 B1 B0 A3 A2 A1 A094.3.5 数值比较器数值比较器1. 先从高位比起先从高位比起,高位大的，数值一定大；高位大的，数值一定大；2. 若高位相等若高位相等,则需再比较低位数，则需再比较低位数， 最终结果由低位的比较结果决定；最终结果由低位的比较结
8、果决定；3. 比较结果应有三个标志：比较结果应有三个标志：A=BAB比较大小的规则（三条）：比较大小的规则（三条）：10数值数值比较器比较器ABE(equal:A=B)S(small:AB)数值比较器数值比较器示意图：示意图：11一、一、1位数值比较器位数值比较器设计：设计：A=a输入输入B=b1.列出真值表：列出真值表：0 011 110 111 01121位数值比较器真值表位数值比较器真值表2.由真值表写逻辑式：由真值表写逻辑式：（同或运算同或运算）0 0 11 1 10 1 11 0 1133.画出逻辑图画出逻辑图:逻辑符号逻辑符号:(ab)LabSEL比比较较器器ab& 11114A=
9、a3a2a1a0输入：输入：B=b3b2b1b0比较规则：比较规则：自高而低，自高而低，逐位比较。逐位比较。输出：输出：E (A=B)S (AB)二、多位数值比较器二、多位数值比较器15四位数值比较器的真值表：四位数值比较器的真值表：a3 b3 1 0 0a3=b3 a2=b2 a1= b1 a0 =b0 0 1 0a3=b3 a2=b2 a1= b1 a0 b0 1 0 0a3=b3 a2=b2 a1 b1 1 0 0a3=b3 a2b2 1 0 0a3 B) (A=B) (AB)16 根据比较规则，可得根据比较规则，可得四位数值比较器四位数值比较器逻辑式：逻辑式：A=B:AB:A B:（备
10、注：没考虑次低位的比较结果）（备注：没考虑次低位的比较结果）174位数码比较器位数码比较器CC14585CC14585A3YABA2A1A0B3B2B1B0I(AB)18四位集成数值比四位集成数值比较器较器74LS85：（向高位输出）（向高位输出）数据输入端数据输入端11低位结果输入低位结果输入23比较结果比较结果A0B0B1A1A2B2A3UCC(A=B)LA3B2A2A1B1A0B0B3B3(AB)L(A B)LA B A=B ABGND(AB)L(A=B)L(A B)LAB A=B AB）L（ABA=BAB）L（ABA=BABA1B1A0B0A3B3A2B2（A=B）L74LS85(1)
11、(2)a3a2a1a0a6a5a4Ab3b2b1b0b6b5b4B高位片高位片低位片低位片20CC14585A3YABA2A1A0B3B2B1B0I(AB)CC14585A3YABA2A1A0B3B2B1B0I(AB)(1)(2)a3a2a1a0b3b2b1b0a7a6a5a4b7b6b5b4011YAB1采用采用两片两片CC14585构成七位构成七位二进制数值比较器二进制数值比较器CC14585与与74LS85内部电路结构不同，扩展内部电路结构不同，扩展输入端的用法也不完全一样！输入端的用法也不完全一样！21例例2：挑出：挑出等于和大于等于和大于5的四位二进制数。的四位二进制数。方案一方案一
12、 设：设：输入输入 B=0101 5 ;X=x3x2x1x0 。x3x2x1x0（AB）L（ABA=BAB）L（ABA=BAB）L（ABA=BAB AC，则，则A最大；最大；若若AB AB）L（AB A=BAB）L（AB A=BA tCfCf(几十至几百皮法几十至几百皮法)后滤后滤33波波形形关关系系 tBtAttt tt封锁脉冲封锁脉冲选通脉冲选通脉冲34A1B&2&3C&1“1”“1”中选中选前封前封FCf后滤后滤例例2：消除竞争：消除竞争-冒险的电路冒险的电路35添项添项A&11B&2&3C&4“1”“1”F当当 ，F=A+ =1时，有竞争时，有竞争-冒险的冒险的可能可能; 为为消除消除
13、之，可以之，可以添加添加冗余项冗余项 BC: 添项：添项：（封（封3号门）号门）36冗余项冗余项1111当当B=C=1时，始终有时，始终有F=1,所以所以A的变化不会引起的变化不会引起竞争竞争-冒险，使可靠性提高。即冒险，使可靠性提高。即B=C=1时：时：ABC0100 01 11 10CB37本章小结一一、组合电路的分析方法组合电路的分析方法:逐级写逻辑式法。逐级写逻辑式法。二二、组合电路的设计方法：组合电路的设计方法：1. 用门电路构成：用门电路构成：逻辑式逻辑式卡诺图卡诺图最简与或式最简与或式列真值表列真值表写式写式填图填图画出逻辑图：画出逻辑图：化简化简化简化简与或门实现与或门实现与非
14、门实现与非门实现两次求反两次求反38四、竞争四、竞争-冒险现象：理解冒险现象：理解2、 用中规模组件设计逻辑电路：用中规模组件设计逻辑电路： 逻辑函数式对照法逻辑函数式对照法，较灵活。较灵活。三、典型器件三、典型器件1. 编码器编码器:2. 译码器译码器二进制译码器二进制译码器:显示译码器显示译码器:3. 加法器加法器全加器全加器:半加器半加器4. 数码比较器数码比较器:5. 数据选择器数据选择器:74LS139，74LS138 74LS4874LS183（双全加器）双全加器）74LS153 、74LS151CC14585、74LS857414839对集成电路的对集成电路的要求要求要求要求（“三会三会”）1 、会认管脚、会认管脚电源端电源端控制端控制端数据端数据端2 、看懂功能表、看懂功能表3 、会正确使用控制端、会正确使用控制端40作作业：P214 题4.25、4.29第第9讲讲 加法器和数值比较器加法器和数值比较器结结 束束41
