《数电第三章组合逻辑电路》由会员分享，可在线阅读，更多相关《数电第三章组合逻辑电路（55页珍藏版）》请在金锄头文库上搜索。
1、第三章 组合逻辑电路3.2 常用组合逻辑电路常用组合逻辑电路3.1 组合逻辑电路的分析与设计组合逻辑电路的分析与设计概述概述逻逻辑辑电电路路组合组合逻辑电路逻辑电路时序时序逻辑电路逻辑电路功能：功能：输出只取决于输出只取决于 当前的输入。当前的输入。 组成：组成：门电路，不存在门电路，不存在记忆元件。记忆元件。功能：功能：输出取决于当输出取决于当前的输入和原前的输入和原来的状态。来的状态。组成：组成：组合电路、记组合电路、记忆元件。忆元件。组合电路的研究内容：组合电路的研究内容：分析：分析：设计：设计：给定给定 逻辑图逻辑图得到得到逻辑功能逻辑功能分析分析 给定给定逻辑功能逻辑功能画出画出 逻
2、辑图逻辑图设计设计3.1 组合逻辑电路的分析与设计组合逻辑电路的特点组合逻辑电路的特点 电电路路任任一一时时刻刻的的输输出出状状态态只只决决定定于于该该时时刻刻各各输输入入状态的组合，而与电路的原状态无关状态的组合，而与电路的原状态无关。 组组合合电电路路就就是是由由门门电电路路组组合合而而成成，电电路路中中没没有有记记忆忆单单元元，没有反馈通路。没有反馈通路。每一个输出变量是全部每一个输出变量是全部或部分输入变量的函数：或部分输入变量的函数：L1 1= =f1 1（A1 1、A2 2、Ai）L2 2= =f2 2（A1 1、A2 2、Ai） Lj= =fj（A1 1、A2 2、Ai） 一、组
3、合逻辑电路的分析方法分析过程一般包含以下几个步骤：分析过程一般包含以下几个步骤：组合逻辑组合逻辑电路电路逻辑表达式逻辑表达式最简表达式最简表达式真值表真值表逻辑功能逻辑功能化简化简变换变换例例1：分析下图的逻辑功能。分析下图的逻辑功能。 &ABF真值表真值表特点：特点：输入相同为输入相同为“1”； 输入不同为输入不同为“0”。同或门同或门=1ABF1例例2：分析下图的逻辑功能。分析下图的逻辑功能。 01被封锁被封锁1=1BMF&2&3&4A1=010被封锁被封锁1特点：特点： M=1时选通时选通A路信号；路信号； M=0时选通时选通B路信号。路信号。M&2&3&4AB1F选通电路选通电路二.
4、组合逻辑电路的设计方法例例1. 1. ：一一个个水水容容器器，A为为水水面面上上限限，C为为水水面面下下限限，B介介于于A、B之之间间，在在A、B、C处处分分别别装装有有三三个个电电极极，浸浸没没电电极极时时有有信信号号发发出出，用用来来进进行行状状态态显显示示。水水面面在在A、B之之间间，为为正正常常状状态态，点点亮亮绿绿灯灯G；水水面面在在B、C之之间间或或A以以上上，为为异异常常状状态态，点点亮亮黄黄灯灯Y；水水面面在在C以以下下，为为危危险险状状态态，点点亮亮红红灯灯R。用与非门设计一个电路，实现上述逻辑关系。用与非门设计一个电路，实现上述逻辑关系。 解：解：（1 1）列真值表：）列真
5、值表： 设计过程的基本步骤：设计过程的基本步骤：（2）列真值表：）列真值表：（3）画）画卡诺图卡诺图并并化简化简。（1）确定输入、输出变量并进行状态赋值。）确定输入、输出变量并进行状态赋值。 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 A B CG Y R例1的真值表 0 1 X 0 X X X 1 0 0 X 1 X X X 0 1 0 X 0 X X X 0 输入为输入为 A、B、C，浸没时为浸没时为 1，未浸没时为，未浸没时为0输出为输出为 G、Y、R，点亮时为点亮时为1，灯灭时为，灯灭时为0ABC0000111110X0X100XXa
6、.G的卡诺图的卡诺图ABC0000111110X1X0010Xb.Y的卡诺图的卡诺图ABC0000111110X0X010XXc.R的卡诺图的卡诺图 0 0 0 0 0 1 0 1 0 0 1 1 1 0 0 1 0 1 1 1 0 1 1 1 A B CG Y R 0 1 X 0 X X X 1 0 0 X 1 X X X 0 1 0 X 0 X X X 0 （4）画逻辑图：）画逻辑图：（d）逻辑图逻辑图为了用与非与非门来实现这个电路，再将上述表达式转换为与非与非与非与非表达式：&3.23.2 若干常用的组合逻辑电路若干常用的组合逻辑电路3.2-13.2-1 编码器编码器3.2-2 3.2-
7、2 译码器译码器3.2-3 3.2-3 数据选择器数据选择器3.2-4 3.2-4 加法器加法器3.2-5 3.2-5 数值比较器数值比较器3.2-13.2-1 编码器编码器编码编码的含意的含意为了区分一系列不同的事物，将其中的每个事物用一个二值代码表示，即为编码。编码器编码器：能够实现编码功能的逻辑部件。编码器的逻辑功能编码器的逻辑功能:就是把输入的每一个高、低电平信号编成一个对应的二进制代码。编码器包括编码器包括：一.普通编码器二.优先编码器一、普通编码器普通编码器对输入要求比较苛刻，任何时刻只允许一个输入信号有效，即输入信号之间是有约束约束的。特点：任何时刻只允许输入一个编码信号，否则输
8、出将发生混乱。介绍：8421 BCD8421 BCD码编码器码编码器8421 BCD码编码器码编码器输输入入10个互斥的数码输个互斥的数码输出出4位二进制代码位二进制代码真值表真值表输入输出I9I8I7I6I5I4I3I2I1I0Y3Y2Y1Y0000000000100000000000010000100000001000010000000100000110000010000010000001000000101000100000001100010000000011101000000001000100000000010018421 BCD码编码器码编码器输输入入10个互斥的数码输个互斥的数码输出
9、出4位二进制代码位二进制代码真值表真值表逻辑表达式逻辑表达式逻辑表达式逻辑表达式逻辑图逻辑图二.优先编码器允许同时输入两个以上信号，并按优先允许同时输入两个以上信号，并按优先级输出级输出。 在上述二进制编码器中，如果多个输入端同时为1，其输出是混乱的。因此，在数字系统中常要求当编码器同时有多个输入为有效时，输出不但有意义，且应按事先编排好的优先顺序输出，当几个输入信号同时出现时，只对其中优先权最高的一个进行编码。优先编码。介绍：（一）（一）3 3位二进制优先编码器（位二进制优先编码器（优先8线线编码器）（一）（一） 3 3位二进制优先编码器位二进制优先编码器在优先编码器中优先级别高的信号排斥级
10、别低的，即具有单方面排斥的特性。设I7的优先级别最高，I6次之，依此类推，I0最低。真值表真值表逻辑表达式逻辑表达式逻辑表达式逻辑表达式逻辑图逻辑图如果要求输出、输入均为反变量，则只要在图中的每一个输出端和输入端都加上反相器就可以了。优先8线线编码器输入信号以I7的优先权最高，I0的优先权为最低。输出、输入均为反变量S选通输入端，低电平电路工作Ys选通输出端，低电平表示“电路工作，并且无编码信号输入”YEX扩展端，低电平表示“电路工作，并且有编码信号输入”扩展电路功能：G门、G门、G门组成控制电路。S选通输入端，低电平电路工作Ys选通输出端，低电平表示“电路工作，并且无编码信号输入”YEX扩展
11、端，低电平表示“电路工作，并且有编码信号输入”线线优先编码器线线优先编码器74LS148的逻辑图的逻辑图Y2=I7+I6+I5+I4Y1=I7+I6+I3I4I5+I2I4I5Y0=I7+I5I6+I3I4I6+I1I2I4I63.2-2 3.2-2 译码器译码器逻辑功能：逻辑功能：将输入的每个代码分别译成高电平（或低电平）。常用有常用有：二进制译码器 、二 十进制译码器 、 显示译码器 二二- -十进制译码器十进制译码器1、8421 BCD码译码器码译码器把二十进制代码翻译成10个十进制数字信号的电路，称为二十进制译码器。二十进制译码器的输入是十进制数的4位二进制编码（BCD码），分别用A3
12、、A2、A1、A0表示；输出的是与10个十进制数字相对应的10个信号，用Y9Y0表示。由于二十进制译码器有4根输入线，10根输出线，所以又称为4线10线译码器。真值表真值表逻辑表达式逻辑表达式逻辑图逻辑图将与门换成与非门，则输出为反变量，即为低电平有效。、8421 BCD码七段码七段显示译码器显示译码器七段数码管显示器结构与原理 由发光二极管组成，不同的发光段亮，可组成不同字型，电流太大，耗电量大，电流太小，发光不够，一般各管电流在10mA较合适。abcdefg （a）共阴极 （b）共阳极 （c）管脚配置七段数码管原理b=c=f=g=1，a=d=e=0时时c=d=e=f=g=1，a=b=0时时
13、共阴极共阴极2、显示译码器、显示译码器真值表仅适用于共阴极真值表仅适用于共阴极LED真值表真值表abcdefg中规模集成电路中规模集成电路74LS4874LS48（国产国产型号：型号：T339T339）74LS48(T339)GNDVcc电源电源5V5V地地A3A2A1A0YaYaYbYbYdYdYfYfYeYeYgYgYcYcLTIBIBR七段数码管显示译码器七段数码管显示译码器BI为为0 0时，使时，使Ya-YgYa-Yg=0=0，全灭。全灭。RBI 为为0 0且且A A3 3A A0 00 0时，使时，使Ya-YgYa-Yg=0=0，全灭。全灭。控制端控制端控控制制端端七段数码管显示译码
14、器七段数码管显示译码器输输入入数数据据输输出出为为0 0时，使时，使Ya-YgYa-Yg=1,=1,亮亮“8”8”，说明工作正常。，说明工作正常。LT：测试端：测试端LTBI：灭灯端：灭灯端( (输入输入) )RBI：灭零输入端：灭零输入端：灭零输出端：灭零输出端RBO控制端功能控制端功能74LS48(T339)GNDVcc电源电源5V5V地地A3A2A1A0YaYaYbYbYdYdYfYfYeYeYgYgYcYcLTRBIBI/ RBORBO，当，当RBI 0 0且且A A3 3A A0 00 0时时, ,RBORBO0 0；否则否则RBORBO1 1功功能能表表七段显示译码器七段显示译码器
15、74LS4874LS48与数码管的连接与数码管的连接5V5Va ab bc cd de ef fg g74LS4874LS48(T339)(T339)GNDGNDVccVcc电源电源5V5VA A3 3A A2 2A A1 1A A0 0YaYaYbYbYdYdYfYfYeYeYgYgYcYcLTLTI IB BI IBRBR输输入入信信号号此三控制端不用时，此三控制端不用时，通过电阻接高电平。通过电阻接高电平。BCDBCD码码3.2-3 数据选择器与数据分配器数据选择器与数据分配器一、一、一、一、 4 4选选选选1 1数据选择器数据选择器数据选择器数据选择器二、二、二、二、 数据分配器数据分
16、配器数据分配器数据分配器一、数据选择器一、数据选择器数据选择器框图及开关比拟图(a) 数据选择器逻辑符号； (b) 单刀多路开关比拟数据选择器 (b)D1D2数据选择器D1D2DmA1A2An(a)FF地址地址 选通选通 数据数据 输出输出 A1 A0EDF 0 00 11 01 110000D0D3D0D3D0D3D0D30D0D1D2D3D0D1D2D3A1A0EFFA1A0FD0D1D2D3A0A1 四选一数据选择器四选一数据选择的输出逻辑表达式： &111D3D2D1D0A0A1EFF11二、数据分配器二、数据分配器12数据分配器DAAW1W2W3W4DW1W2W3W41、半加器、半加
17、器一、一、 半加器和全加器半加器和全加器能对两个1位二进制数进行相加而求得和及进位的逻辑电路称为半加器。加数本位的和向高位的进位3.2-4加法器加法器1、全加器、全加器能对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数相加，求得和及进位的逻辑电路称为全加器。Ai、Bi：加数， Ci1：低位来的进位，Si：本位的和， Ci：向高位的进位。 用与非门和非门实现用与非门和非门实现实现多位二进制数相加的电路称为加法器。1、串行进位加法器、串行进位加法器二、二、 加法器加法器构成构成构成构成：把n位全加器串联起来，低位全加器的进位输出连接到相邻的高位全加器的进位输入。特点特点特点特
18、点：进位信号是由低位向高位逐级传递的，速度不高。2、并行进位加法器（超前进位加法器）、并行进位加法器（超前进位加法器）进位生成项进位生成项进位传递条件进位传递条件进位表达式进位表达式和表达式和表达式4位超前进位加位超前进位加法器递推公式法器递推公式超前进位发生器超前进位发生器超前进位发生器超前进位发生器3.2-5 数值比较器数值比较器一、一、一、一、 1 1位数值比较器位数值比较器位数值比较器位数值比较器二、二、二、二、 4 4位数值比较器位数值比较器位数值比较器位数值比较器三、三、三、三、 数值比较器的位数扩展数值比较器的位数扩展数值比较器的位数扩展数值比较器的位数扩展数据分配器ABL1 ABL2 AB、AB、 AB和A=B 必须预先分别预置为0、0、1。三、三、 比较器的级联比较器的级联
