《存储器与可编程逻辑器件ppt课件》由会员分享，可在线阅读，更多相关《存储器与可编程逻辑器件ppt课件（40页珍藏版）》请在金锄头文库上搜索。
1、第第7 7章章 存存储器和可器和可编程程逻辑器件器件7.1 半半导体存体存储器器7.2 可可编程程逻辑器件器件7.1 7.1 半导体存储器半导体存储器一、概述一、概述 半半导体存体存储器是一种能存器是一种能存储大量二大量二值数字信息的大数字信息的大规模集成模集成电路，是路，是现代数字系代数字系统特特别是是计算机中的重要算机中的重要组成成部分。部分。半半导体存体存储器器ROMROMEPROMEPROM快快闪存存储器器PROMPROME2PROME2PROM固定固定ROMROM又称掩膜又称掩膜ROMROM可可编程程ROMROMRAMRAMSRAMSRAMDRAMDRAM按存取方式来分：按存取方式来
2、分：7.1 7.1 半导体存储器半导体存储器按制造工按制造工艺来分：来分：半半导体存体存储器器双极型双极型MOSMOS型型对存存储器的操作通常分器的操作通常分为两两类：写写即把信息存入存即把信息存入存储器的器的过程。程。读即从存即从存储器中取出信息的器中取出信息的过程。程。两个重要技两个重要技术目的：目的：存存储容量容量存存储器能存放二器能存放二值信息的多少。信息的多少。单位是位或位是位或比特比特bitbit。1K=210=10241K=210=1024，1M=210K=2201M=210K=220。存存储时间存存储器器读出或写入数据的出或写入数据的时间。普通用。普通用读或写周期来表示。或写周
3、期来表示。7.1 7.1 半导体存储器半导体存储器二、掩膜只二、掩膜只读存存储器器ROM存存储的数据不会因断的数据不会因断电而消逝，具有非易失性。而消逝，具有非易失性。特点：特点： 只能只能读出，不能写入；出，不能写入；1. ROM1. ROM的根本构造的根本构造 ROM ROM主要由地址主要由地址译码器、存器、存储矩矩阵和和输出出缓冲器三部冲器三部分分组成，其根本构造如下成，其根本构造如下图。ROM的根本构造的根本构造 7.1 7.1 半导体存储器半导体存储器字字线线位位线线 存存储单元可以由二极管、双极型三极管或者元可以由二极管、双极型三极管或者MOSMOS管构成。管构成。每个存每个存储单
4、元可存元可存储1 1位二位二值信息信息“0“0或或“1“1。 按按“字存放、字存放、读取数据，每个取数据，每个“字由假字由假设干个存干个存储单元元组成，成，即包含假即包含假设干干“位。字的位数称位。字的位数称为“字字长。 每当每当给定一定一组输入地址入地址时，译码器器选中某一条中某一条输出字出字线WiWi，该字字线对应存存储矩矩阵中的某个中的某个“字，并将字，并将该字中的字中的m m位信息位信息经过位位线送至送至输出出缓冲器冲器进展展输出。出。存储器的容量字数位数2nm位二极管二极管ROM构造构造图 7.1 7.1 半导体存储器半导体存储器2.2.二极管二极管ROMROM字字线线位位线线 制造
5、芯片制造芯片时，假，假设在在某个字中的某一位存入某个字中的某一位存入“1，那么在那么在该字的字字的字线与位与位线之之间接入二极管，反之，就不接入二极管，反之，就不接二极管。接二极管。“1ROM的数据表的数据表 地地 址址 数数 据据 A1 A0D3 D2 D1 D00 00 11 01 11 0 0 10 1 1 11 1 1 00 1 0 17.1 7.1 半导体存储器半导体存储器地址地址译码器器实现地址地址码的与运算，的与运算，每条字每条字线对应一个最小一个最小项。存存储矩矩阵实现字字线的或运算。的或运算。7.1 7.1 半导体存储器半导体存储器3.MOS3.MOS管管ROMROMROMR
6、OM的点的点阵图“1“02. 一一次次性性可可编程程ROMPROM。出出厂厂时，存存储内内容容全全为1或或全全为0，用用户可根据本人的需求可根据本人的需求进展展编程，但只能程，但只能编程一次。程一次。1. 1. 固固定定ROMROM掩掩模模ROM ROM 。厂厂家家把把数数据据“固固化化在在存存储器器中中，用用户无无法法进展任何修正。运用展任何修正。运用时，只能，只能读出，不能写入。出，不能写入。7.1 7.1 半导体存储器半导体存储器二、可二、可编程的只程的只读存存储器器ROMROM的的编程是指将信息存入程是指将信息存入ROMROM的的过程。程。UCC字线Wi位线Di熔丝 用用户对PROM编
7、程是逐字逐位程是逐字逐位进展的。首先展的。首先经过字字线和位和位线选择需求需求编程的存程的存储单元，然后元，然后经过规定定宽度和幅度的脉冲度和幅度的脉冲电流，将流，将该存存储管的熔管的熔丝熔断，熔断，这样就将就将该单元元的内容改写了。的内容改写了。熔熔丝型型PROMPROM的存的存储单元元7.1 7.1 半导体存储器半导体存储器3. 紫紫外外线擦擦除除可可编程程ROMEPROM。采采用用浮浮栅技技术，可可经过紫紫外外线照射而被擦除，可反复擦除上万次。照射而被擦除，可反复擦除上万次。5. 快快闪存存储器器Flash Memory。也也是是采采用用浮浮栅型型MOS管管，存存储器器中中数数据据的的擦
8、擦除除和和写写入入是是分分开开进展展的的，数数据据写写入入方方式式与与EPROM一一样，普通一只芯片可以擦除普通一只芯片可以擦除/写入写入100万次以上。万次以上。4. 电可可擦擦除除可可编程程ROME2PROM。也也是是采采用用浮浮栅技技术，用用电擦擦除除，可可反反复复擦擦写写100次次，并并且且擦擦除除的的速速度度要要快快的的多多。E2PROM的的电擦擦除除过程程就就是是改改写写过程程，它它具具有有ROM的的非非易易失失性性，又又具具备类似似RAM的功能，可以随的功能，可以随时改写。改写。 7.1 7.1 半导体存储器半导体存储器三、随机存取存三、随机存取存储器器RAM断断电后存后存储的数
9、据随之消逝，具有易失性。的数据随之消逝，具有易失性。特点：特点： 可随可随时读出，也可随出，也可随时写入数据；写入数据； 根据存根据存储单元的任元的任务原理不同，原理不同，RAMRAM分分为静静态RAMRAM和和动态RAMRAM。静静态RAM:RAM: 优点点: :数据由触数据由触发器器记忆, ,只需不断只需不断电, ,数据就能永久保管。数据就能永久保管。缺陷缺陷: :存存储单元所用的管子数目多元所用的管子数目多, ,功耗大功耗大, ,集成度遭到限制。集成度遭到限制。动态RAM:RAM:优点点: :存存储单元所用的管子数目少元所用的管子数目少, ,功耗小功耗小, ,集成度高。集成度高。缺陷缺陷
10、: :为防止存防止存储数据的数据的丧失失, ,必需定期刷新。必需定期刷新。1 1SRAMSRAM的根本构造的根本构造1.1.静静态随机存随机存储器器(SRAM)(SRAM)SRAMSRAM主要由存主要由存储矩矩阵、地址、地址译码器和器和读/ /写控制写控制电路三部分路三部分组成成. .7.1 7.1 半导体存储器半导体存储器SRAMSRAM的根本构造的根本构造 CSCS称为片选信号。称为片选信号。 CS=0 CS=0时，时，RAMRAM任务；任务； CS=1CS=1时时，一一切切I/OI/O端端均均为为高高阻阻形形状状，不不能能对对RAMRAM进进展展读读/ /写操作。写操作。R/WR/W称为
11、读称为读/ /写控制信号。写控制信号。 R/W=1 R/W=1时，执行读操作；时，执行读操作； R/W=0 R/W=0时，执行写操作。时，执行写操作。 存存储容量字数容量字数位数位数 2nm2nm位位2 2SRAMSRAM静静态存存储单元元7.1 7.1 半导体存储器半导体存储器UDDV4V2QQV1V3V5V6V7V8I/OI/O列选线列选线Y行选线行选线X存储存储单元单元位位线线D位位线线D(a) (a) 六管六管NMOSNMOS存储单元存储单元根本根本RSRS触发器触发器无无论读出出还是写入操作，都必需使行是写入操作，都必需使行选线X X和列和列选线Y Y同同时为“1“1. .UDDV4
12、V2V6V5V1V3V7V8YI/OI/O位线D位线DX(b)(b)六管六管CMOSCMOS存储单元存储单元PMOSPMOS管管2.2.动态随机存随机存储器器(DRAM)(DRAM)7.1 7.1 半导体存储器半导体存储器V4V3V1V2V7V8YDD位位线线D位位线线DC1C2CO1CO2QQ预充脉冲预充脉冲V5V6X存储存储单元单元UC1UC2UCC四管动态四管动态MOS存储单元存储单元 动态MOSMOS存存储单元利用元利用MOSMOS管管的的栅极极电容来存容来存储信息，但由于信息，但由于栅极极电容的容量很小，而漏容的容量很小，而漏电流流又不能又不能够绝对等于等于0 0，所以，所以电荷保荷
13、保管的管的时间有限。有限。为了防止存了防止存储信信息的息的丧失，必需定失，必需定时地地给电容容补充漏掉的充漏掉的电荷。通常把荷。通常把这种操作种操作称称为“刷新或刷新或“再生。再生。 刷新之刷新之间的的时间间隔普通不隔普通不大于大于 20ms 20ms。 动态MOSMOS存存储单元有四管元有四管电路、路、三管三管电路和路和单管管电路等。路等。7.1 7.1 半导体存储器半导体存储器V4V3V1V2V7V8YDD位位线线D位位线线DC1C2CO1CO2QQ预充脉冲预充脉冲V5V6X存储存储单元单元UC1UC2UCC四管动态四管动态MOS存储单元存储单元写入数据：写入数据：D=1D=1时，C2C2
14、充充电，写入，写入Q=1Q=1；D=0D=0时，C1C1充充电，写入，写入Q=0Q=0。X=Y=“1X=Y=“101101001读出数据：出数据：Q=0Q=0时，读出出D=0D=0；Q=1Q=1时，读出出D=1D=1；X=Y=“1X=Y=“110CO1、CO2预充充电017.1 7.1 半导体存储器半导体存储器写入信息写入信息时，字，字线为高高电平，平，VTVT导通，位通，位线上的数据上的数据经过VTVT存入存入CSCS。读出信息出信息时，字，字线为高高电平，平，VTVT管管导通，通，这时CSCS经VTVT向向COCO充充电，使，使位位线获得得读出的信息。出的信息。这是一种破坏性是一种破坏性读
15、出。因此每次出。因此每次读出后，要出后，要对该单元元补充充电荷荷进展刷新，同展刷新，同时还需求高灵敏度需求高灵敏度读出放大器出放大器对读出信出信号加以放大。号加以放大。单管管动态MOSMOS存存储单元元字选线位线D(数据线)CO输出电容输出电容VTCS存储电容存储电容7.1 7.1 半导体存储器半导体存储器四、存四、存储器容量的器容量的扩展展位位扩展可以用多片芯片并展可以用多片芯片并联的方式来的方式来实现。 各地址各地址线、读/ /写写线、片、片选信号信号对应并并联， 各芯片的各芯片的I/OI/O口作口作为整个整个RAMRAM输入入/ /出数据端的一位。出数据端的一位。1. 1. 位位扩展方式
16、添加展方式添加I/OI/O端个数端个数用用10241 10241 位的位的RAMRAM扩展展为10248 10248 位位RAMRAM八片八片7.1 7.1 半导体存储器半导体存储器2. 2. 字字扩展方式添加地址端个数展方式添加地址端个数例：用例：用2568 2568 位的位的RAMRAM扩展展为10248 10248 位位RAMRAM。分析：分析：N=4N=42562562828，每片有，每片有8 8条地址条地址线；10241024210210，需求，需求1010条地址条地址线； 所以，需求添加所以，需求添加2 2条高位地址条高位地址线来控制来控制4 4片分片分别任任务，即需求一个，即需求
17、一个2-42-4线译码器。器。字字扩展可以利用外加展可以利用外加译码器控制芯片的片器控制芯片的片选(CS)(CS)输入端来入端来实现。 各片各片RAMRAM对应的数据的数据线、读/ /写写线对应并并联； 低位地址低位地址线也并也并联接起来；接起来； 要添加的高位地址要添加的高位地址线，经过译码器器译码，将其，将其输出分出分别接至接至各片的片各片的片选控制端。控制端。7.1 7.1 半导体存储器半导体存储器用用2568 2568 位的位的RAMRAM扩展展为10248 10248 位位RAMRAM的系的系统框框图 自自2020世世纪6060年年代代以以来来，数数字字集集成成电路路曾曾阅历了了从从
18、SSISSI、 MSIMSI、LSILSI到到VLSIVLSI的的开开展展过程程。数数字字集集成成电路路按按照照芯芯片片设计方方法法的的不不同同大大致致可可以以分分为三三类： 通通用用型型中中、 小小规模模集集成成电路路； 用用软件件组态的的大大规模模、 超超大大规模模集集成成电路路， 如如微微处置置器器、 单片片机机等等； 公公用用集集成成电路路(ASIC-(ASIC-Application Specific Integrated Circuit)Application Specific Integrated Circuit)。 ASICASIC是是一一种种专门为某某一一运运用用领域域或或为
19、专门用用户需需求求而而设计、制制造造的的LSILSI或或VLSIVLSI电路路，它它可可以以将将某某些些公公用用电路路或或电子系子系统设计在一个芯片上，在一个芯片上， 构成构成单片集成系片集成系统。 7.2 7.2 可编程逻辑器件可编程逻辑器件一、一、PLDPLD开展概略开展概略1. PLD1. PLD衔接的表示接的表示7.2 7.2 可编程逻辑器件可编程逻辑器件二、二、PLDPLD电路的表示方法路的表示方法 PLD PLD的的输入、反响入、反响缓冲器都采用了互冲器都采用了互补输出构造。出构造。输出出缓冲冲器普通器普通为三三态输出出缓冲器。冲器。 2. 2. 缓冲器的表示冲器的表示断开断开编程
20、程衔接接固定固定衔接硬接硬衔接接3. 3. 与与门及或及或门的表示的表示7.2 7.2 可编程逻辑器件可编程逻辑器件1ABCYYA B CYA B C&ABCYYA B CABP1=0P2=0P3=1与与门的缺省形状的缺省形状“悬浮浮1 1形状形状与阵列与阵列Y1Y2或阵列或阵列AB与阵列与阵列Y1Y2或阵列或阵列4. 4. 与或与或阵列列图7.2 7.2 可编程逻辑器件可编程逻辑器件 任一任一组合合逻辑函数都可用函数都可用“与或式表示，即任何与或式表示，即任何组合合逻辑函数都可以用一个与函数都可以用一个与门阵列与一个或列与一个或门阵列来列来实现。如：如：规范画法范画法简化画法化画法三、可三、
21、可编程只程只读存存储器器PROM PROM 7.2 可编程逻辑器件可编程逻辑器件与阵列与阵列( (固定固定) )D2D1D0或阵列或阵列( (可编程可编程) )A2A1A0完完全全译码阵列列实现组合合逻辑函数：函数：将函数写将函数写为最小最小项之之和方式，将和方式，将对应的与的与项或起来即可。或起来即可。容量与容量与门数数或或门数数 2nm2nm利用效率低。利用效率低。7.2 可编程逻辑器件可编程逻辑器件例：例：试用用PROMPROM实现4 4位二位二进制制码到到GrayGray码的的转换。转换真真值表表与阵列与阵列或阵列或阵列A2A1A0A3D2D1D0D37.2 可编程逻辑器件可编程逻辑器
22、件四、可四、可编程程逻辑阵列列PLA PLA 与阵列与阵列( (可编程可编程) )A2A1A0D2D1D0或阵列或阵列( (可编程可编程) )实现组合合逻辑函数：将函数：将函数化函数化简为最最简与或式，与或式，将将对应的与的与项或起来即或起来即可。可。容量与容量与门数数或或门数数 制造工制造工艺复复杂。与与阵阵列列或或阵阵列列A3A2A1A0D3D2D1D07.2 可编程逻辑器件可编程逻辑器件例：例：试用用PLAPLA实现4 4位二位二进制制码到到GrayGray码的的转换。解：利用卡解：利用卡诺图化化简得最得最简与或式：与或式：时序型序型PLA根本构造根本构造图 7.2 可编程逻辑器件可编程
23、逻辑器件 PLA PLA的与或的与或阵列只能构成列只能构成组合合逻辑电路，假路，假设在在PLAPLA中参与触中参与触发器那么可构成器那么可构成时序型序型PLAPLA，实现时序序逻辑电路。路。与阵列或阵列X1Xn触发器Z1ZmW1WlQkQ17.2 可编程逻辑器件可编程逻辑器件五、可五、可编程程阵列列逻辑PAL PAL A2A1A0D0D1D2或阵列或阵列固定固定与阵列与阵列可编程可编程实现组合合逻辑函数：函数：将函数化将函数化简为最最简与与或式，将或式，将对应的与的与项相或相或输出即可。出即可。只能一次性只能一次性编程。程。1.PAL1.PAL的运用的运用7.2 可编程逻辑器件可编程逻辑器件例
24、：例：试用用PALPAL实现以下以下逻辑函数。函数。解：化解：化简得最得最简与或式：与或式：与阵列与阵列或阵列或阵列ABCY1 1Y2 27.2 可编程逻辑器件可编程逻辑器件2.PAL2.PAL的四种的四种输出构造出构造输入行OI公用公用输出构造出构造 这种构造的种构造的输出端只能作出端只能作输出用，不能作出用，不能作输入用。因入用。因电路中不含路中不含触触发器，所以只能器，所以只能实现组合合逻辑电路。路。输出端可以是或出端可以是或门、或非、或非门，或者互或者互补输出构造。出构造。 目前常用的目前常用的产品有品有 PAL10H8(10 PAL10H8(10输入，入，8 8输出，高出，高电平平输
25、出有效出有效) )、PAL10L8PAL10L8、 PAL16C1(16 PAL16C1(16输入，入，1 1输出，互出，互补型型输出出) )等。等。7.2 可编程逻辑器件可编程逻辑器件可可编程程I/OI/O输出构造出构造 这种构造的或种构造的或门输出出经过三三态输出出缓冲器，可直接送往冲器，可直接送往输出，也出，也可再可再经互互补输出的出的缓冲器反响到与冲器反响到与阵列列输入。即它既可作入。即它既可作为输出用，出用，也可作也可作为输入用。用于入用。用于实现复复杂的的组合合逻辑电路。路。 目前常用的目前常用的产品有品有 PAL16L8 PAL16L8、PAL20L10PAL20L10等。等。I
26、I/OOE当当OE=0时，三，三态输出呈高阻出呈高阻态，I/O引脚作引脚作输入运用；入运用；当当OE=1时，三，三态门选通，通，I/O引脚作引脚作输出运用。出运用。7.2 可编程逻辑器件可编程逻辑器件存放器存放器输出构造出构造 这种构造的种构造的输出端有一出端有一D触触发器。在器。在时钟的上升沿先将或的上升沿先将或门输出出存放在存放在D触触发器的器的Q端，当使能信号端，当使能信号OE有效有效时，Q端的信号端的信号经三三态缓冲冲器反相后器反相后输出，出，输出出为低低电平有效。触平有效。触发器的器的Q输出出还可以可以经过缓冲冲器反响送至与器反响送至与阵列的列的输入端。入端。 因此因此这种构造的种构
27、造的PAL能能记忆原来的形状，原来的形状，实现时序序逻辑电路。路。目前常用的目前常用的产品有品有 PAL16R4 PAL16R4、PAL16R8(RPAL16R8(R表示存放器表示存放器输出型出型) )等。等。IQQ1DQ时钟OEC1IQQ1D时钟OEQC1YQ7.2 可编程逻辑器件可编程逻辑器件异或异或输出构造出构造 这种构造的种构造的输出部分有两个或出部分有两个或门，它，它们的的输出出经异或异或门进展异或展异或运算后再运算后再经D触触发器和三器和三态缓冲器冲器输出。出。这种构造不种构造不仅便于便于对与与或或逻辑阵列列输出的函数求反，出的函数求反，还可以可以实现对存放器形状存放器形状进展展坚
28、持操作。持操作。目前常用的目前常用的产品有品有 PAL20X4 PAL20X4、PAL20X8(XPAL20X8(X表示异或表示异或输出型出型) )等。等。 GAL是是在在PAL的的根根底底上上开开展展起起来来的的，具具有有和和PAL一一样的的与与或或阵列列，即即可可编程程的的与与阵列列和和固固定定的的或或阵列列。不不同同的的是是它它采采用用了了电擦擦除除、电可可编程程的的E2PROM工工艺制制造造，可可以以用用电信信号号擦擦除除并并反反复复编程程上上百百次次。GAL器器件件的的输出出端端设置置了了可可编程程的的输出出逻辑宏宏单元元OLMCOutput Logic Macro Cell，经过编
29、程程可可以以将将OLMC设置置成成不不同同的的输出出方方式式。这样同同一一型型号号的的GAL器器件件可可以以实现PAL器器件件一一切切的的各各种种输出出电路路任任务方方式式，即即取取代代了了大大部部分分PAL器器件件， 因因此此称称为通通用用可可编程程逻辑器件。器件。 GAL器器件件分分两两大大类：一一类为普普通通型型GAL，其其与与或或阵列列构构造造与与PAL类似似，如如GAL16V8V表表示示输出出方方式式可可变、GAL20V8 、ispGAL16Z8都都属属于于这一一类；另另一一类为新新型型GAL，其其与与或或阵列列均均可可编程，程， 与与PLA构造构造类似，主要有似，主要有GAL39V
30、8。 7.2 可编程逻辑器件可编程逻辑器件六、通用六、通用阵列列逻辑GAL GAL 优点：点： 采采用用电擦擦除除工工艺和和高高速速编程程方方法法，使使编程程改改写写变得得方方便便、 快速，整个芯片改写只需数秒快速，整个芯片改写只需数秒钟，一片可改写，一片可改写 100 100 次以上。次以上。 采采用用E2CMOSE2CMOS工工艺，保保证了了GALGAL的的高高速速度度和和低低功功耗耗。存存取取速速度度为 121240 40 nsns，功功耗耗仅为双双极极性性PALPAL器器件件的的1/21/2或或1/41/4，编程程数数据可保管据可保管 20 20年以上。年以上。 采采用用可可编程程的的
31、输出出逻辑宏宏单元元(OLMC)(OLMC)，使使其其具具有有极极大大的的灵敏性和通用性。灵敏性和通用性。 可可预置和加置和加电复位一切存放器，具有复位一切存放器，具有100%100%的功能可的功能可测试性。性。 备有加密有加密单元，可防止他人非法抄元，可防止他人非法抄袭设计电路。路。7.2 可编程逻辑器件可编程逻辑器件GAL器件的特点器件的特点缺陷：缺陷： GAL GAL和和PALPAL一一样都属于低密度都属于低密度PLDPLD，其共同缺陷是，其共同缺陷是规模小，模小，每片相当于几十个等效每片相当于几十个等效门电路，只能替代路，只能替代 2 24 4片片MSIMSI器件，器件，远达不到达不到
32、LSILSI和和VLSIVLSI公用集成公用集成电路的要求。路的要求。 另外，另外，GALGAL在运用中在运用中还有有许多局限性，如普通多局限性，如普通GALGAL只能用于只能用于同步同步时序序电路，各路，各OLMCOLMC中的触中的触发器只能同器只能同时置位或清置位或清0 0，每个，每个OLMCOLMC中的触中的触发器和或器和或门还不能充分不能充分发扬其作用，且运用灵敏性其作用，且运用灵敏性差等。差等。这些缺乏之些缺乏之处，都在高密度，都在高密度PLDPLD中得到了中得到了较好的好的处理。理。 7.2 可编程逻辑器件可编程逻辑器件七七. 现场可可编程程门阵列列FPGA 它它由由可可配配置置逻
33、辑块CLBCLBConfiqurable Confiqurable Logic Logic Block)Block)、输入入/ /输 出出 模模 块 IOBIOB I/O I/O Block)Block)和和 互互 连 资 源源 IRIR Interconnect Interconnect Resource)Resource)三部分三部分组成。成。 可可配配置置逻辑块CLBCLB是是实现用用户功功能能的的根根本本单元元，它它们通通常常规那么地那么地陈列成一个列成一个阵列，分布于整个芯片；列，分布于整个芯片； 可可编程程输入入/ /输出出模模块(IOB)(IOB)主主要要完完成成芯芯片片上上逻辑
34、与与外外部部封封装装脚的接口，它通常脚的接口，它通常陈列在芯片的周列在芯片的周围； 可可编程程互互连资源源(IR)(IR)包包括括各各种种长度度的的连线线段段和和一一些些可可编程程衔接接开开关关， 它它们将将各各个个CLBCLB之之间或或CLBCLB、 IOBIOB之之间以以及及IOBIOB之之间衔接起来，构成特定功能的接起来，构成特定功能的电路。路。 7.2 可编程逻辑器件可编程逻辑器件 FPGA FPGA是由是由许多独立的可多独立的可编程程逻辑模模块组成，用成，用户可可经过编程程将将这些模些模块衔接成所需求的数字系接成所需求的数字系统。具有集成度高，。具有集成度高，编程速度程速度快，快，设
35、计灵敏及可再配置等特点。灵敏及可再配置等特点。 配置数据可以存配置数据可以存储在片外的在片外的EPROMEPROM、E2PROME2PROM或或计算机算机软、硬、硬盘中。中。人人们可以控制加可以控制加载过程，在程，在现场修正器件的修正器件的逻辑功能，即所功能，即所谓现场编程。程。FPGAFPGA的根本构造的根本构造 可编程输入可编程输入/ /输出模块输出模块可配置逻辑块可配置逻辑块可编程互连资源可编程互连资源CLBIOB7.2 可编程逻辑器件可编程逻辑器件第第7 7章章 小结小结1.1.熟练掌握半导体存储器的功能和运用方法；熟练掌握半导体存储器的功能和运用方法；2.2.掌握掌握RAMRAM和和ROMROM存储容量的扩展方法；存储容量的扩展方法；3.3.掌握用掌握用PROMPROM、PALPAL 、PLAPLA设计组合和时序逻辑电路的方法。设计组合和时序逻辑电路的方法。
