《六章时序逻辑电路ppt课件》由会员分享，可在线阅读，更多相关《六章时序逻辑电路ppt课件（63页珍藏版）》请在金锄头文库上搜索。
1、第六章 时序逻辑电路6.1 概述一、时序逻辑电路的特点1.功能上：任一时刻的输出不仅取决于该时刻的输入，还与电路原来的状态有关。例：串行加法器，两个多位数从低位到高位FFFFFFFFFFFFF逐位相加2. 电路结构上包含存储电路和组合电路存储器状态和输入变量共 FFFFFFFFFFFFF同决定输出二、时序电路的一般结构形式与功能描述方法可以用三个方程组来描述：三、时序电路的分类1. 同步时序电路与异步时序电路同步：存储电路中所有触发器的时钟使用统一的clk,状态变化发生在同一时刻异步：没有统一的clk,触发器状态的变化有先有后2. Mealy型和Moore型Mealy型： Moore型： 6.
2、2 时序电路的分析方法6.2.1 同步时序电路的分析方法分析：找出给定时序电路的逻辑功能,即找出在输入和CLK作用下，电路的次态和输出。一般步骤：从给定电路写出存储电路中每个触发器的驱动方程（输入的逻辑式），得到整个电路的驱动方程。将驱动方程代入触发器的特性方程，得到状态方程。从给定电路写出输出方程。例：TTL电路电路6.2.2 时序电路的状态转换表、状态转换图、时序图一、状态转换表0 0 0 0 0 1 00 0 1 0 1 0 00 1 0 0 1 1 00 1 1 1 0 0 01 0 0 1 0 1 01 0 1 1 1 0 01 1 0 0 0 0 11 1 1 0 0 0 10 0
3、 0 0 01 0 0 1 02 0 1 0 03 0 1 1 04 1 0 0 05 1 0 1 06 1 1 0 17 0 0 0 00 1 1 1 11 0 0 0 0二、状态转换图三、时序图例：（4）列状态转换表：（5）状态转换图00011011001/010/011/000/1111/100/001/010/0*6.2.3 异步时序逻辑电路的分析方法各触发器的时钟不同时发生例：6.3 若干常用的时序逻辑电路6.3.1 寄存器和移位寄存器一、寄存器用于寄存一组二值代码，N位寄存器由N个触发器组成，可存放一组N位二值代码。只要求其中每个触发器可置1，置0。例：例：用维-阻触发器结构的74
4、HC175二、移位寄存器（代码在寄存器中左/右移动）具有存储 + 移位功能器件实例：器件实例：74LS 194A，左左/右移，并行输入，保持，异步右移，并行输入，保持，异步置零等置零等功能功能RDS1S0工作状态0XX置零100保持101右移110左移111并行输入 扩展应用（4位 8位）6.3.2 计数器l用于计数、分频、定时、产生节拍脉冲等l分类：按时钟分，同步、异步 按计数过程中数字增减分，加、减和可逆 按计数器中的数字编码分，二进制、二-十进制和循环码 按计数容量分，十进制，六十进制一、同步计数器1.同步二进制计数器同步二进制加法计数器原理：根据二进制加法运算规则可知：在多位二进制数末
5、位加1，若第i位以下皆为1时，则第i位应翻转。由此得出规律，若用T触发器构成计数器，则第i位触发器输入端Ti的逻辑式应为：器件实例：74161工作状态X 0XX X 异步置 010X X 同步预置数X 1101保持,包括CX 11X 0保持,C=01111计数同步二进制减法计数器原理：根据二进制减法运算规则可知：在多位二进制数末位减1，若第i位以下皆为0时，则第i位应翻转。由此得出规律，若用T触发器构成计数器，则第i位触发器输入端Ti的逻辑式应为：同步加减计数器加/减计数器加/减计数结果加/减计数器计数结果两种解决方案a.单时钟方式加/减脉冲用同一输入端，由加/减控制线的高低电平决定加/减器件
6、实例：74LS191（用T触发器）工作状态X11X保持XX0X预置数(异步)010加计数011减计数b.双时钟方式器件实例：74LS193（采用T触发器，即T=1）2. 同步十进制计数器加法计数器基本原理：在四位二进制计数器基础上修改，当计到1001时，则下一个CLK电路状态回到0000。能自启动器件实例：74 160工作状态X0XX X 异步置 010X X 预置数（同步）X1101保持（包括C）X11X 0保持（C=0）1111计数减法计数器基本原理：对二进制减法计数器进行修改，在0000时减“1”后跳变为1001，然后按二进制减法计数就行了。能自启动十进制可逆计数器基本原理一致，电路只用
7、到00001001的十个状态实例器件单时钟：74190,168双时钟：74192二. 异步计数器1. 二进制计数器异步二进制加法计数器在末位+1时，从低位到高位逐位进位方式工作。原则：每1位从“1”变“0”时，向高位发出进位，使高位翻转异步二进制减法计数器在末位-1时，从低位到高位逐位借位方式工作。原则：每1位从“0”变“1”时，向高位发出进位，使高位翻转2、异步十进制加法计数器原理：在4位二进制异步加法计数器上修改而成，要跳过1010 1111这六个状态1 2 3 4 5 6 7 8 9 10J=0J=1J=0J=K=1J=1J=0器件实例：二五十进制异步计数器74LS290三、任意进制计数
8、器的构成方法用已有的N进制芯片，组成M进制计数器，是常用的方法。N进制M进制1. N M原理：计数循环过程中设法跳过NM个状态。具体方法：置零法 置数法例：将十进制的74160接成六进制计数器异步置零法异步置零法工作状态X0XX X 置 0,异步10X X 预置数,同步X1101保持（包括C）X11X 0保持（C=0）1111计数例：将十进制的74160接成六进制计数器异步置零法异步置零法置数法 (a)置入0000 (b)置入10012. N M 的计数器然后再采用置零或置数的方法例：用74160接成二十九进制工作状态X0XX X 置 0（异步）10X X 预置数（同步）X1101保持（包括C
9、）X11X 0保持（C=0）1111计数例：用74160接成二十九进制整体置零（异步）整体置数（同步）四、移位寄存器型计数器1. 环形计数器2. 扭环形计数器五、计数器应用实例例1，计数器+译码器顺序节拍脉冲发生器例2，计数器+数据选择器序列脉冲发生器发生的序列：000101116.4 时序逻辑电路的设计方法6.4.1 同步时序逻辑电路的设计方法设计的一般步骤一、逻辑抽象，求出状态转换图或状态转换表1. 确定输入/输出变量、电路状态数。2. 定义输入/输出逻辑状态以及每个电路状态的含意，并对电路状态进行编号。3. 按设计要求列出状态转换表，或画出状态转换图。二、状态化简若两个状态在相同的输入下
10、有相同的输出，并转换到同一个次态，则称为等价状态；等价状态可以合并。三、状态分配（编码） 1. 确定触发器数目。 2. 给每个状态规定一个代码。 （通常编码的取法、排列顺序都依照一定 的规律）四、选定触发器类型 求出状态方程，驱动方程，输出方程。五、画出逻辑图六、检查自启动例：设计一个串行数据检测器，要求在连续输入三个或三个以上“1”时输出为1，其余情况下输出为0。一、抽象、画出状态转换图 二、状态化简用X（1位）表示输入数据用Y（1位）表示输出（检测结果）三、状态分配取n=2，令 的00、01、10为 则，四、选用JK触发器，求方程组五、画逻辑图l六、检查电路能否自启动l将状态“11” 代入状态方程和输出方程，分别求X=0/1下的次态和现态下的输出，得到：能自启动6.6用multisim分析时序逻辑电路例:分析下图的计数器电路。求电路的时序图.说明这是几进制的计数器。
