《【大学课件】8086CPU原理与PC体系结构》由会员分享，可在线阅读，更多相关《【大学课件】8086CPU原理与PC体系结构（78页珍藏版）》请在金锄头文库上搜索。
1、第十章第十章 8086CPU原理原理与与PC体系结构体系结构10.1 8086的的CPUPC的发展（Intel CPU）1978年8086/8088（1981，IBM-PC）1982年802861985年803861989年804861993年Pentium1995年PentiumProPentiumIIPentiumIII2000-2005年PentiumIV（32Bit64Bit）2一一. 8086CPU的结构的结构8086CPU是是Intel公司早期的公司早期的16位结构位结构的微的微处理器处理器16位内部寄存器组、位内部寄存器组、16位数据总线、位数据总线、20位地址位地址总线总线（1
2、M存储单元的寻址能力）存储单元的寻址能力）8086CPU的结构分为的结构分为两个功能部分两个功能部分：总线总线接口单元接口单元BIU和执行单元和执行单元EUBIU负责取指、读写操作数负责取指、读写操作数EU负责指令的执行负责指令的执行BIU和和EU分开的分开的意义意义：取指和执行重叠，提高取指和执行重叠，提高CPU的利用率的利用率。3EUBIU8086的执行顺序的执行顺序8086指令的执行顺序(流水线技术流水线技术)BIU和EU分开，取指和执行可以重迭，大大减少了等待取指所需的时间，提高CPU的利用率取指1取指2取指3取指4取操作数取指5取指6等待执行1执行2执行3执行4执行执行5时间时间早期
3、的微处理器的执行顺序早期的微处理器的执行顺序取指1执行1取指2执行2取指3取操作数3执行执行34流水线技术流水线技术提高运行效率提高运行效率可能出现流水线可能出现流水线阻塞阻塞（冲突）：程序转移（冲突）：程序转移分支分支预测预测技术技术5 8 80 08 86 6的的功功能能结结构构EU控控制制器器ALU暂暂 存存 器器标志寄存器标志寄存器8位队位队列总线列总线总总线线控控制制逻逻辑辑16位内部总线位内部总线地址加法器地址加法器20位地位地址总线址总线16位位数数据据总总线线执行部件执行部件EUEU总线接口部件总线接口部件BIUBIU1 2 3 4 5 6指令队列指令队列 通用寄存器通用寄存器
4、AX AH ALBX BH BLCX CH CLDX DH DL SP BP DI SICSDSSSES8088808880868086IP暂存器暂存器8 80 08 86 6总总总总线线线线存存存存储储储储器器器器接接接接口口口口68086总线接口部件总线接口部件BIU(Bus Interface Unit)BIUBIU从内存中读取执行指令过程中所需的操作数，传送给从内存中读取执行指令过程中所需的操作数，传送给从内存中读取执行指令过程中所需的操作数，传送给从内存中读取执行指令过程中所需的操作数，传送给EUEU部分去执行，并把部分去执行，并把部分去执行，并把部分去执行，并把EUEU执行结果送回
5、内存或执行结果送回内存或执行结果送回内存或执行结果送回内存或I/OI/O接口。接口。接口。接口。BIUBIU负责负责负责负责CPUCPU内部与存储器和内部与存储器和内部与存储器和内部与存储器和I/OI/O接口的信息传递。接口的信息传递。接口的信息传递。接口的信息传递。包括包括：1. 1. 取指令取指令取指令取指令BIUBIU从内存取出指令送到指令队列中。从内存取出指令送到指令队列中。从内存取出指令送到指令队列中。从内存取出指令送到指令队列中。2. 2. 传送数据传送数据传送数据传送数据3. 生成生成20位位的物理地址；的物理地址；4. 将执行部件的操作结果送到指定的内存单元或将执行部件的操作结
6、果送到指定的内存单元或I/O端口。端口。BIUBIU组成：组成： 4 4个段寄存器、个段寄存器、指令队列指令队列、指令指针寄存、指令指针寄存器器IPIP和和地址加法器地址加法器78086的执行部件的执行部件EU 指令译码指令译码 由由EU控制系统将指令队列中的指令源代码翻译成控制系统将指令队列中的指令源代码翻译成EU可可直接执行的指令代码。直接执行的指令代码。执行部件执行部件(EU)(EU)的功能就是负责指令的执行。将指令译码并利的功能就是负责指令的执行。将指令译码并利用内部的寄存器和用内部的寄存器和ALUALU对数据进行所需的处理。主要有：对数据进行所需的处理。主要有： 执行指令执行指令 由
7、由EU控制系统向各个相关部件发出与指令一致的控制信控制系统向各个相关部件发出与指令一致的控制信号，完成指令的执行。具体的运算由号，完成指令的执行。具体的运算由ALU和相关寄存器负和相关寄存器负责。责。 向向BIU传送偏移地址信息传送偏移地址信息 在指令执行过程中，如要从内存中取操作数，在指令执行过程中，如要从内存中取操作数，EU会向会向BIU发总线请求，而发总线请求，而EU自动算出偏移地址并送到自动算出偏移地址并送到BIU中的内中的内部暂存器，以便求出物理地址。部暂存器，以便求出物理地址。8算术逻辑单元算术逻辑单元ALU(Arithmetic and Logic Unit)算术和逻辑运算算术和
8、逻辑运算计算计算16位地址偏移量位地址偏移量EU控制器控制器指令译码指令译码形成各种控制信号，控制形成各种控制信号，控制EU各部件完成规定动作各部件完成规定动作通用寄存器通用寄存器，即，即AX、BX、CX、DX 参与运算；存放结果。参与运算；存放结果。专用寄存器，即专用寄存器，即BP、SP、SI、DI标志寄存器标志寄存器Flags 自动记录运算结果的状态。自动记录运算结果的状态。EU组成组成9二. 8086CPU寄存器组FLAGSFLAGS详细10通用寄存器（通用寄存器（8086）8个个16位位通用寄存器通用寄存器AX、BX、CX、DX、SI、DI、BP、SP作逻辑和算术操作的操作数作逻辑和算
9、术操作的操作数用于各种存储器操作数的寻址方式中，作用于各种存储器操作数的寻址方式中，作地址地址偏移量偏移量的计算的计算用作用作串操作串操作的地址指针的地址指针其中其中4个个16位位数据寄存器数据寄存器AX、BX、CX、DX可拆分可拆分成成8个个8位寄存器位寄存器AH、AL、BH、BL、CH、CL、DH、DL用作逻辑和算术操作的操作数，也可存放运算的结果用作逻辑和算术操作的操作数，也可存放运算的结果BX为基址寄存器，用于操作数寻址为基址寄存器，用于操作数寻址CX作为串操作的循环计数器作为串操作的循环计数器DX参加乘、除法运算或指定参加乘、除法运算或指定I/O端口端口11通用寄存器（通用寄存器（8
10、086）（续）（续）指针寄存器指针寄存器（SP、BP）SP（堆栈指针）用于在堆栈操作时，存放（堆栈指针）用于在堆栈操作时，存放16位栈顶单位栈顶单元的偏移量元的偏移量BP（基址指针基址指针），指向堆栈段内的某一存储单元（该），指向堆栈段内的某一存储单元（该单元的单元的16位偏移量）位偏移量）BP还可用作数据寄存器，存放参与运算的操作数和运还可用作数据寄存器，存放参与运算的操作数和运算结果算结果变址寄存器变址寄存器（SI、DI）在多数指令中，可随意选择在多数指令中，可随意选择SI、DI作为作为源或目的变址源或目的变址寄存器寄存器在在串操作指令串操作指令中，中，SI固定作源变址指针，固定作源变址指
11、针，DI作目的变作目的变址指针址指针SI、DI还可用作数据寄存器，存放参与运算的操作数还可用作数据寄存器，存放参与运算的操作数和运算结果和运算结果12控制寄存器控制寄存器指令指针寄存器指令指针寄存器IP（Instruction Pointer）16位寄存器，用来存放代码段中的偏移地址。位寄存器，用来存放代码段中的偏移地址。CS: :IP确定下一条指令的地址，控制器从该地址确定下一条指令的地址，控制器从该地址取出将要执行的指令，并自动修改取出将要执行的指令，并自动修改IP，指向下，指向下一条要执行的指令。一条要执行的指令。 13FLAG寄存器（寄存器（8086）FLAG（标志寄存器标志寄存器）状
12、态状态标志：标志：CF（字节（字节/字）、字）、PF、AF（字节）、（字节）、ZF、SF、OF （字节（字节/字）字）控制控制标志：标志：TF、IF、DF（递加、递减）（递加、递减）FLAGS反映了程序运行时，反映了程序运行时，CPU运算器的某些状态运算器的某些状态OFDFIFTFSFZFAFPFCF1514131211109876543210溢溢出出标标志志方方向向标标志志中中断断允允许许标标志志单单步步标标志志符符号号标标志志零零标标志志辅辅助助进进位位标标志志奇奇偶偶标标志志进进位位标标志志14段地址寄存器段地址寄存器代码段寄存器代码段寄存器CS数据段寄存器数据段寄存器DS堆栈段寄存器堆
13、栈段寄存器SS附加段寄存器附加段寄存器ES附加数据段，有的指令要求源操作数和目的操附加数据段，有的指令要求源操作数和目的操作数不在同一个数据段内，因此需要附加数据作数不在同一个数据段内，因此需要附加数据段。段。15三三. 8086存储器组织存储器组织存储器地址的分段存储器地址的分段分段原因分段原因分段原因分段原因：8086/8088CPU:机内字长机内字长16位位内部寄存器内部寄存器内部寄存器内部寄存器1616位，因此位，因此位，因此位，因此8086/80888086/8088对地址的运算也只能对地址的运算也只能对地址的运算也只能对地址的运算也只能是是是是1616位，也就是各种寻址方式，寻址操
14、作数的范围最多位，也就是各种寻址方式，寻址操作数的范围最多位，也就是各种寻址方式，寻址操作数的范围最多位，也就是各种寻址方式，寻址操作数的范围最多只能是只能是只能是只能是64K64K字节。字节。字节。字节。地址范围地址范围地址范围地址范围0000H0000HFFFFHFFFFH外部地址线外部地址线20位，直接寻址位，直接寻址220=1M字节。字节。地址范围地址范围地址范围地址范围00000H00000HFFFFFHFFFFFH16物理地址物理地址.60000H 60001H 60002H 60003H 60004H.12HF0H1BH08H8086/80888086/8088具有具有2020条
15、条地地址总线，但址总线，但CPUCPU内部提内部提供地址的寄存器供地址的寄存器BXBX、IPIP、SPSP、BPBP、SISI和和DIDI及算术及算术逻辑单元逻辑单元ALUALU都是都是1616位位，只能直接处理只能直接处理1616位地址，位地址，即寻址范围为即寻址范围为64K64K字节。字节。如何扩大寻址范围形成如何扩大寻址范围形成2020位地址？位地址？8086/80888086/8088巧妙的采用了巧妙的采用了地址分段地址分段的方法，将寻址范围扩大到的方法，将寻址范围扩大到1 1兆字节兆字节。17各段的关系和容量高地址高地址低地址低地址段起始地址段起始地址段起始地址段起始地址最大最大64
16、KB段i-1段i段i+116位寄存器只能寻址位寄存器只能寻址64KB，系统将全部，系统将全部1M存存储空间分为若干个逻辑储空间分为若干个逻辑段，每个逻辑段最大容段，每个逻辑段最大容量为量为64KB。段内一个存储单元的地址，可用相对于段内一个存储单元的地址，可用相对于段起始地址的偏移量段起始地址的偏移量来来表示，这个偏移量称为表示，这个偏移量称为段内偏移地址段内偏移地址，也称有效地址，也称有效地址EAEA。18存储器分段存储器分段段的段的段的段的划分由划分由划分由划分由CPUCPU内部内部内部内部4 4个个个个1616位段寄存器指定，每个段位段寄存器指定，每个段位段寄存器指定，每个段位段寄存器指
17、定，每个段寄存器存放段地址，确定一个寄存器存放段地址，确定一个寄存器存放段地址，确定一个寄存器存放段地址，确定一个段的起始地址段的起始地址。段段段段寄存器及其段中存放内容：寄存器及其段中存放内容：寄存器及其段中存放内容：寄存器及其段中存放内容：CS CS 代码段代码段代码段代码段存放当前正在运行的程序。存放当前正在运行的程序。存放当前正在运行的程序。存放当前正在运行的程序。DS DS 数据段数据段数据段数据段存放当前运行程序所用的数据。存放当前运行程序所用的数据。存放当前运行程序所用的数据。存放当前运行程序所用的数据。SS SS 堆栈段堆栈段堆栈段堆栈段程序堆栈区，栈中的数据按后进先出访问。程
18、序堆栈区，栈中的数据按后进先出访问。程序堆栈区，栈中的数据按后进先出访问。程序堆栈区，栈中的数据按后进先出访问。ES ES 附加段附加段附加段附加段附加的数据段附加的数据段。段区的段区的分配由操作系统完成，每段可以独立地占有分配由操作系统完成，每段可以独立地占有64K字节存储区，各段也字节存储区，各段也可以重叠可以重叠或部分重叠。或部分重叠。在在在在实际使用中，每段长不一定实际使用中，每段长不一定实际使用中，每段长不一定实际使用中，每段长不一定64K64K字节，段区大小根据字节，段区大小根据字节，段区大小根据字节，段区大小根据实际需要来分配。实际需要来分配。实际需要来分配。实际需要来分配。19
19、逻辑地址与物理地址逻辑地址逻辑地址 是程序中使用的地址，它由段基是程序中使用的地址，它由段基值值（段寄存器内容）（段寄存器内容）和段内偏移值（有效地址和段内偏移值（有效地址EA）所组成，段基）所组成，段基值值与段内偏移值都为与段内偏移值都为16位的位的二进制数，二进制数，标准写法为：标准写法为：“段基值段基值偏移量偏移量” 。物理地址物理地址 也叫实际地址或绝对地址，是也叫实际地址或绝对地址，是CPU访访问存储器时实际使用的地址，为问存储器时实际使用的地址，为20位地址。位地址。在在8086中，两种地址的关系如下：中，两种地址的关系如下：物理地址物理地址 = = 段基值段基值16 + 16 +
20、 偏移量偏移量 20存储器物理地址存储器物理地址物理地址物理地址 = 段基地址左移段基地址左移4位位+偏移地址偏移地址60002H00H12H60000H段基地址（段基地址（16位）位）0 0 0 0 段首地址段首地址物理地址：每个存储单元物理地址：每个存储单元物理地址：每个存储单元物理地址：每个存储单元唯一唯一的的的的2020位地址。位地址。位地址。位地址。物理地址由两部分组成：段地址，偏移地址物理地址由两部分组成：段地址，偏移地址格式为：段地址格式为：段地址格式为：段地址格式为：段地址: :偏移地址偏移地址偏移地址偏移地址 偏移地址：指在段内相对于段起始地址的偏移值。偏移地址：指在段内相对
21、于段起始地址的偏移值。偏移地址：指在段内相对于段起始地址的偏移值。偏移地址：指在段内相对于段起始地址的偏移值。21BIU中的地址加法器用来实现逻辑地址到物理地中的地址加法器用来实现逻辑地址到物理地址的变换，址的变换，8086可同时访问可同时访问4个段，个段，4个段寄存器个段寄存器指示了每个段的基地址。指示了每个段的基地址。段基址段基址段内偏移段内偏移物理地址物理地址+16位20位0000uu段基址乘以段基址乘以段基址乘以段基址乘以16161616相当于左移四位。相当于左移四位。相当于左移四位。相当于左移四位。22逻辑地址与物理地址转换实例逻辑地址与物理地址转换实例逻辑地址逻辑地址“1200H0
22、08FH”、“1111H1234H”1200H008FH 代表物理单元代表物理单元 1208FH1111H1234H 代表物理单元代表物理单元 12344H如下逻辑地址为同一物理单元（如下逻辑地址为同一物理单元（不唯一不唯一）1000H2345H1234H0005H1200H0345H物理地址：物理地址：12345H23而而最大模式最大模式是相对最小模式而言的是相对最小模式而言的, ,此时系统中有此时系统中有两个或多个微两个或多个微处理器处理器，其中有一个是主处理器，其中有一个是主处理器8086/80888086/8088，其它的处理器称为，其它的处理器称为协处理器协处理器，它们协助主处理器工
23、作，用在较大系统中。系统中，它们协助主处理器工作，用在较大系统中。系统中所有总线控制信号由所有总线控制信号由82888288总线控制器产生。总线控制器产生。四四. 8086/8088. 8086/8088的工作模式的工作模式为了尽可能适应各种各样的使用场合，在设计为了尽可能适应各种各样的使用场合，在设计8086 CPU8086 CPU芯片时，芯片时，使它们可以在两种模式下工作，即使它们可以在两种模式下工作，即最小模式和最大模式最小模式和最大模式。所谓所谓最小模式最小模式，就是在系统中，就是在系统中只有只有8086/80888086/8088一个一个CPUCPU, ,而所有的而所有的总线控制信号
24、都由总线控制信号都由80868086直接产生，因此系统中的总线控制电路直接产生，因此系统中的总线控制电路被减到最少。被减到最少。8086/80888086/8088的工作模式由的工作模式由的工作模式由的工作模式由硬件决定硬件决定。当。当。当。当MN/MX接高电平时，接高电平时，接高电平时，接高电平时，工作在最小模式；接低电平，工作在最大模式。工作在最小模式；接低电平，工作在最大模式。工作在最小模式；接低电平，工作在最大模式。工作在最小模式；接低电平，工作在最大模式。248086/8088的引脚的引脚AD0AD15：地址地址/数据数据复用线复用线(双向、三态双向、三态)A16/S3A19/S6：
25、地址地址/状状态复用线态复用线(输出、三态输出、三态) /S7：数据数据高字节允许高字节允许/状态复用状态复用(输出，三态输出，三态) ：读信号：读信号(输出，低电输出，低电平有效，三态平有效，三态)TEST：测试信号：测试信号(输入、输入、低电平有效低电平有效)READY ：外设准备好外设准备好(输输入、高电平有效入、高电平有效)部分信号部分信号12345678910111213141516171819204039383736353433323130292827262524232221GNDAD14AD13AD12AD11AD10AD9AD8AD7AD6AD5AD4AD3AD2AD1AD0N
26、MIINTRCLKGNDVCCAD15A16/S3A17/S4A18/S5A19/S6BHE/S7MN/MXRDHOLD (RQ/GT0)HLDA(RQ/GT1WR(LOCK)M/IO( S2)DT/R (S1)DEN (S0)ALE(QS0)INTA (QS1)TESTREADYRESET8086BHERD25小节小节8086组成结构组成结构指令队列，流水线指令队列，流水线存储器分段与物理地址确定方法存储器分段与物理地址确定方法最大、最小组态最大、最小组态2610.2 存储器存储器体系结构体系结构一、一、80868086的存储器系统的存储器系统偶存储体和奇存储体8086是是16位微处理器，可
27、按位微处理器，可按字节字节访问，也可按访问，也可按字字访问。便于与不同格式的存储器访问。便于与不同格式的存储器兼容兼容。 按字节访问时，按字节访问时，1M字节的存储器空间分成两个字节的存储器空间分成两个512KB的存储体的存储体-偶存储体偶存储体和和奇存储体奇存储体，这样，这样8086的一次操作就的一次操作就有可能有可能完成完成2个字节的读取（或个字节的读取（或写入）。写入）。278086的偶存储体和奇存储体A A1818A A0 0A A1818A A0 0偶存储体偶存储体同同8086低低8位位数据线数据线D7D0相连，相连，奇存储体奇存储体同同8086高高8位位数据线数据线D15D8相连，
28、相连，8086地址线的地址线的A19A1同同两个存储体中的地址线两个存储体中的地址线A18A0相连，相连，8086地址线的地址线的A0和和“总线高允许总线高允许”/BHE用来选择存储体，如图所示。用来选择存储体，如图所示。28/BHE与存储（或与存储（或I/O）访问的关系）访问的关系/BHEA0完成的操作所用总线00从偶地址偶地址单元/端口，读/写一个字字（单周期单周期）AD15AD010从偶地址单元/端口，读/写一个字节AD7AD001从奇地址单元/端口，读/写一个字节AD15AD8从奇地址奇地址单元/端口，读/写一个字字（双周期双周期）01在第一个总线周期，将低8位数据送AD15AD8AD
29、15AD810在第二个总线周期，将高8位数据送AD7AD0AD7AD029二、现代二、现代PC存储系统的存储系统的层次结构层次结构现代高性能的计算机系统存储系统的现代高性能的计算机系统存储系统的矛盾矛盾对存储器要求速度快，容量大，价格合理对存储器要求速度快，容量大，价格合理仅仅用一种技术组成的单一存储器是不可能同时满足仅仅用一种技术组成的单一存储器是不可能同时满足上述要求的上述要求的程序运行分析表明：程序运行分析表明：没有必要没有必要全部选择高全部选择高速、大容量的存储器。速、大容量的存储器。采用采用层次结构层次结构，可解决存储器高速度、大，可解决存储器高速度、大容量和合理成本三者间的矛盾。如
30、图。容量和合理成本三者间的矛盾。如图。30存储系统的层次结构寄存器内(主)存储器外存储器（文件文件）指令指令操作数操作数块块页页网络CPUCPU联联机机存存储储包包存存储储容容量量数据块传输速度大小快慢成成本本低高高速缓存Cache31Cache-主存主存存储层次（存储层次（提高提高速度速度）为了加快为了加快CPU的速度，在的速度，在CPU与主存之间与主存之间增加一级或两级增加一级或两级高速小容量存储器高速小容量存储器，即高，即高速缓冲存储器，简称速缓冲存储器，简称Cache，组成，组成Cache-主存存储层次。主存存储层次。CPUCPUCacheCache主存主存辅助硬件辅助硬件32Cach
31、e特点与使用特点与使用Cache容量相对较小，但存取速度与容量相对较小，但存取速度与CPU工作速度相当。工作速度相当。主存中存放主体程序，而在主存中存放主体程序，而在Cache中存放中存放最近最近访问频率最高访问频率最高的指令和数据。的指令和数据。CPU访问存储器时，首先访问访问存储器时，首先访问Cache，以，以便提高速度。便提高速度。33Cache未命中及对策未命中及对策如果如果CPU访问的指令或数据在访问的指令或数据在Cache 中，中，则称作则称作高速缓存命中高速缓存命中(hit)。否则。否则CPU从主从主存中访问指令或数据，同时将其按照某种策存中访问指令或数据，同时将其按照某种策略复
32、制到略复制到Cache中，这称为访问中，这称为访问Cache未命未命中中。提高命中率：优化程序结构；优化提高命中率：优化程序结构；优化更新更新Cache内容内容的算法，常用的算法，常用FIFO和和LRU/Least Recently Used；适当增加；适当增加Cache的容量，的容量，合理设置合理设置Cache块的大小。块的大小。34主存-辅存存储层次（增加容量）辅存是外部设备的一部分，其辅存是外部设备的一部分，其编址与主存编址与主存编址无关编址无关。专用操作系统的管理软件借助系统硬件的专用操作系统的管理软件借助系统硬件的支持把部分支持把部分辅存辅存（一般为硬盘）（一般为硬盘）模拟模拟成主成
33、主存储器，形成比存储器，形成比主存主存大得多的大得多的“虚拟存储虚拟存储器器系统系统”。CPUCPU主存主存辅存辅存辅助软件与设备辅助软件与设备35虚拟存储器虚拟存储器特点特点可使用户的程序（任务）存储空间大于实可使用户的程序（任务）存储空间大于实际的物理存储空间（际的物理存储空间（主存主存）。如果不采用）。如果不采用虚拟存储器，程序则无法运行。虚拟存储器，程序则无法运行。多用户多用户/程序进程共享主存空间。程序进程共享主存空间。存取速度存取速度接近于主存的存取速度，接近于主存的存取速度，存储容存储容量量则接近于辅存的存储容量，则接近于辅存的存储容量，解决了大容解决了大容量和低成本之间的矛盾量
34、和低成本之间的矛盾。36三、三、 虚拟存储器虚拟存储器在具有虚拟存储器的系统中，程序运行时在具有虚拟存储器的系统中，程序运行时被存储管理软件被存储管理软件分块分块，部分位于主存，部，部分位于主存，部分位于虚存（辅存磁盘）中，分位于虚存（辅存磁盘）中，CPU仅能执仅能执行主存中的程序块行主存中的程序块，辅存中的程序块在执，辅存中的程序块在执行时，必须被交换到主存中，才能由行时，必须被交换到主存中，才能由CPU执行。执行。分类：页式、段式和段页式。分类：页式、段式和段页式。37段式管理段式管理把存储空间根据程序的逻辑结构划分为把存储空间根据程序的逻辑结构划分为长度可变长度可变的块，如的块，如216
35、232B。段表是程序结构段与其在主存中位置的段表是程序结构段与其在主存中位置的对照表。对照表。优点优点：模块化，共享性，易于程序链接：模块化，共享性，易于程序链接和调度。和调度。缺点缺点：地址变换的时间比较长，存储器：地址变换的时间比较长，存储器利用率比较低，空隙多。利用率比较低，空隙多。38页式管理页式管理把虚存空间和主存空间分为把虚存空间和主存空间分为大小固定大小固定的页，的页，如如512B到几到几KB。页表是完成虚地址到实地址的变换。页表是完成虚地址到实地址的变换。优点优点：地址变换的速度比较快，易于对辅：地址变换的速度比较快，易于对辅存管理，主存储器利用率比较高，浪费少，存管理，主存储
36、器利用率比较高，浪费少，页表简单（字段数少）。页表简单（字段数少）。缺点缺点：模块化差，页表长（同虚存大小相：模块化差，页表长（同虚存大小相关），占主存空间。关），占主存空间。39段页式管理段页式管理段式管理和页式管理的结合。段式管理和页式管理的结合。主存分页（固定），程序分段（可变），主存分页（固定），程序分段（可变），每段再分页（大小同主存）。每段再分页（大小同主存）。优点优点：兼有段式和页式管理的优点。：兼有段式和页式管理的优点。40访问方法访问方法CPU在执行程序时以在执行程序时以“虚地址虚地址”（即虚拟地址）（即虚拟地址）的形式访问程序指令和数据。的形式访问程序指令和数据。硬件机制完
37、成硬件机制完成“虚地址虚地址”到到“实地址实地址”（即主存（即主存地址）之间的地址）之间的映射映射（对应关系对应关系）。）。如果虚地址对应的存储单元位于主存空间，如果虚地址对应的存储单元位于主存空间，CPU将完成对指令或数据的访问。将完成对指令或数据的访问。如虚地址对应的存储单元不在主存，则存储器调如虚地址对应的存储单元不在主存，则存储器调度软件将借助硬件机制完成辅存中的对应度软件将借助硬件机制完成辅存中的对应程序块程序块与主存的与主存的交换交换，并且把程序虚地址变成实地址，并且把程序虚地址变成实地址，覆盖原先存在的一部分程序后完成对指令或数据覆盖原先存在的一部分程序后完成对指令或数据的访问。
38、的访问。41四、外存储器四、外存储器磁盘存储器磁盘存储器软盘：适配器、驱动器、盘片系统软盘：适配器、驱动器、盘片系统硬盘：适配器（硬盘：适配器（IDE：Integrated Drive Electronics /ATA：Advanced Technology Attachment、SCSI：Small Computer System Interface、Fibre Channel：光纤通道、：光纤通道、SATA：串行：串行ATA）、驱动器、）、驱动器、盘片系统盘片系统光盘存储器光盘存储器特点：容量大、成本低、信息保存时间长、复制简单特点：容量大、成本低、信息保存时间长、复制简单类型：只读型、一
39、次写入型、可读写型类型：只读型、一次写入型、可读写型存储卡存储卡IC卡、卡、SRAM卡、卡、DRAM卡、卡、FlashROM卡等卡等磁带存储设备磁带存储设备42小节小节8086按字或字节访问存储器时，地址与时间的关按字或字节访问存储器时，地址与时间的关系系PC存储器的结构层次存储器的结构层次Cache、虚拟存储器的概念、虚拟存储器的概念4310.3 8086的系统扩展的系统扩展一、一、8086中断系统及扩展中断系统及扩展8086的中断类型的中断类型外部中断外部中断（硬件中断）（硬件中断）NMI非屏蔽中断非屏蔽中断：不能屏蔽，用于系统核心硬件的故障（系：不能屏蔽，用于系统核心硬件的故障（系统掉电
40、、存储器读写错、总线奇偶错）统掉电、存储器读写错、总线奇偶错）INTR可屏蔽中断可屏蔽中断：外部设备的中断请求（日时钟、键盘、串：外部设备的中断请求（日时钟、键盘、串口、硬盘、软盘、打印机等）口、硬盘、软盘、打印机等）内部中断内部中断（软件中断）（软件中断）不能屏蔽，不能屏蔽，CPU不需要中断响应周期不需要中断响应周期CPU运行引起的中断：运行引起的中断：除除0中断中断(0)、溢出中断、溢出中断(指令指令)(4)调试中断：单步中断调试中断：单步中断(1)、断点中断、断点中断(3)指令中断：指令中断：Int n8086中断中断优先权优先权次序次序除单步中断外的其它内部中断（软件中断）除单步中断外
41、的其它内部中断（软件中断） NMI INTR 单步中断单步中断44中断向量与中断向量表中断向量中断向量：中断服务程序的中断服务程序的入口地址入口地址，在，在PC平平台中，它包括中断服务程序入口的台中，它包括中断服务程序入口的CSIP，通过通过中断向量，中断向量，CPU能转移到中断服务程序能转移到中断服务程序中断向量表的构成中断向量表的构成中断向量表中断向量表：把所有中断源的中断向量集中在：把所有中断源的中断向量集中在一起，形成中断向量表一起，形成中断向量表8086在在内存中内存中地址为地址为00000H003FFH的存储的存储区内建立中断向量表区内建立中断向量表,共存放共存放256个中断向量，
42、个中断向量，每个向量占每个向量占4个字节，个字节，IP在低地址单元、在低地址单元、CS在在高地址单元，低位在前，高位在后高地址单元，低位在前，高位在后此表的查询索引为此表的查询索引为中断类型号中断类型号45可屏蔽中断的响应条件现行指令结束现行指令结束：8086CPU在当前指令的最后一个在当前指令的最后一个机器周期的最后一个机器周期的最后一个T状态采样状态采样INTR线，如果发线，如果发现中断请求且现中断请求且CPU开放中断，立即进入中断响应开放中断，立即进入中断响应周期周期CPU开放中断开放中断：8086CPU的标志寄存器的标志寄存器IF位位必须必须为为1（中断开放），（中断开放），CPU才响
43、应中断，如果才响应中断，如果为为0（中断关闭），（中断关闭），CPU将不响应中断请求将不响应中断请求（STI：置：置IF=1；CLI：清：清IF=0）没有发生复位（没有发生复位（RESETRESET）、）、DMADMA、内部中断和不可、内部中断和不可屏蔽中断请求屏蔽中断请求没有高级可屏蔽中断请求在被没有高级可屏蔽中断请求在被CPUCPU服务服务468086中断响应过程（详见教材P263）优先级判定优先级判定获取中断类型号获取中断类型号利用中断类型号，查询中断向量表利用中断类型号，查询中断向量表中断向量装载中断向量装载CSIP，转向中断服务程序，转向中断服务程序47中断类型号及其获取中断类型号中
44、断类型号：系统分配给每个中断源的代号，系统分配给每个中断源的代号，CPU利用中断类型号，才能从中断向量表中获取利用中断类型号，才能从中断向量表中获取中断服务程序的中断服务程序的入口地址入口地址CPU获取中断号的获取中断号的不同方法不同方法可屏蔽中断可屏蔽中断INTR的中断号是在中断响应周期第的中断号是在中断响应周期第二个二个INTA脉冲期间，由脉冲期间，由8259A中断控制器中断控制器提供提供指令中断（指令中断（INT n）的中断号由的中断号由指令指令直接给出直接给出非屏蔽中断、其它内部中断由非屏蔽中断、其它内部中断由系统预设系统预设中断向量表的访问中断向量表的访问中断类型号中断类型号4（中断
45、向量指针）指向中断向量（中断向量指针）指向中断向量表中的对应中断服务程序的入口地址表中的对应中断服务程序的入口地址48可屏蔽中断的响应周期CLKCLKT T1 1T T2 2T T4 4T T3 3T T2 2T T1 1T T3 3T T4 4T T5 5ALEALELOCKLOCKINTAINTAD D0 0DD7 7INTAINTA2 2INTAINTA1 1中断号中断号中断号中断号通知外设，通知外设，CPUCPU已经接受请求已经接受请求8259A8259A中断控制器中断控制器送出中断类型号送出中断类型号49中断响应：中断响应：中断开放且无中断开放且无DMADMA传送传送CPUCPU在当
46、前指在当前指令执行后检查到令执行后检查到“中断请求中断请求”CPUCPU进入中断进入中断响应周期响应周期FLAGSFLAGS进栈进栈TEMP=TFTEMP=TF中断向量装载中断向量装载CSCS：IPIP转向中断转向中断服务程序服务程序保护断点保护断点（CSCS：IPIP进栈）进栈）TF=0TF=0关闭中断关闭中断(IF=0)(IF=0)50中断服务程序与返回中断服务程序与返回开放中断，便于开放中断，便于CPUCPU响应更高级中断响应更高级中断(STI)(STI)保护现场保护现场( (相关相关寄存器进栈寄存器进栈) )为为I/OI/O设备服务设备服务恢复现场恢复现场给中断控制器发中给中断控制器发
47、中断结束断结束(EOI)(EOI)命令命令中断服务程序执行中断服务程序执行中断返回中断返回(IRET)(IRET)断点和断点和FLAGSFLAGS从从堆栈中弹出堆栈中弹出( (断点恢复断点恢复) )回到中断前运行回到中断前运行的程序继续执行的程序继续执行51中断控制器中断控制器8259A可编程中断控制器可编程中断控制器8259A主要功能为：主要功能为：对对8个个外部中断源进行管理，具有外部中断源进行管理，具有8级级优先权控制，通优先权控制，通过过级联级联可扩展至可扩展至64级优先权控制。级优先权控制。每一级中断都可以屏蔽或允许。每一级中断都可以屏蔽或允许。在中断响应周期，在中断响应周期，825
48、9A可通过可通过数据总线数据总线提供相应的提供相应的中断向量（中断向量（中断类型号中断类型号），从而能迅速地转至中断服），从而能迅速地转至中断服务程序。务程序。8259A有多种工作方式，可通过编程进行选择。有多种工作方式，可通过编程进行选择。8086构成的构成的PC机用一片机用一片8259A扩展了扩展了8个外部中个外部中断源，以后的断源，以后的PC机用两片机用两片8259A可处理可处理15个个外部中断请求。外部中断请求。52二、二、8086的的DMA扩展扩展中断传送中断传送方式的缺点：方式的缺点：中断传送与中断传送与查询方式查询方式传送比较，传送比较，CPU利用率较高，但利用率较高，但中断传送
49、与查询方式一样，是中断传送与查询方式一样，是CPU通过程序执行和转通过程序执行和转移进行传送的，是一种移进行传送的，是一种程序传送程序传送CPU的中断响应、断点保护、现场寄存器的保护需要的中断响应、断点保护、现场寄存器的保护需要较长的时间，另外程序转移将导致较长的时间，另外程序转移将导致BIU中的指令队列中的指令队列被清空，因此，中断传送的被清空，因此，中断传送的速度较慢速度较慢为了解决这个矛盾，必须引入一种不依赖于为了解决这个矛盾，必须引入一种不依赖于CPU的、的、在存储器与外设、外设与外设、存储器与存储器之间在存储器与外设、外设与外设、存储器与存储器之间的传送方式：的传送方式：直接存储器访
50、问直接存储器访问方式（方式（Direct Memory Access）53DMA传送方式的特点传送方式的特点不通过不通过CPU：由由DMA控制器控制器(DMAC)控制在存储器与外设、外设与外设、控制在存储器与外设、外设与外设、存储器与存储器之间进行传送，不需要存储器与存储器之间进行传送，不需要CPU中转中转接管总线控制权接管总线控制权：在在DMA传送过程中，传送过程中，CPU将失去对总线的控制权（将失去对总线的控制权（CPU引脚对总线呈高阻状态），引脚对总线呈高阻状态），DMAC将接管总线，完成传送将接管总线，完成传送DMAC控制传送控制传送过程过程：DMAC负责传送过程中负责传送过程中源和目
51、的地址的修改源和目的地址的修改、传送计数的、传送计数的修改、传送过程结束条件的判断修改、传送过程结束条件的判断DMAC的初始化的初始化：DMAC的初始化由的初始化由CPU进行：设置传送计数、起始地址、进行：设置传送计数、起始地址、传送方向、传送方向、DMA通道号等通道号等应用应用：硬件复杂，成本提高硬件复杂，成本提高，用于磁盘和高速数据采，用于磁盘和高速数据采集系统。集系统。54DMAC8237A的工作状态的工作状态8237A是是DMA控制芯片：控制芯片：主动态主动态在在DMAC获得总线控制权之后获得总线控制权之后，DMAC取代取代CPU而成而成为系统的主控者为系统的主控者，接管和控制系统总线
52、（数据总线、，接管和控制系统总线（数据总线、地址总线和控制总线）。通过总线向存储器或地址总线和控制总线）。通过总线向存储器或I/O设备设备发出地址、读发出地址、读/写信号，以控制在两个实体之间的传送写信号，以控制在两个实体之间的传送被动态被动态 在在DMAC获得总线控制权之前获得总线控制权之前，DMAC受受CPU控制控制，此时，此时，CPU可对可对DMAC进行初始化编程，也可从进行初始化编程，也可从DMAC中读出状态。当中读出状态。当DMAC上电或复位时，上电或复位时，DMAC自动处于被动态自动处于被动态55DMA传送过程（传送过程（1）外设外设向向DMAC发出发出DMA请求信号请求信号DRE
53、QDMAC允许允许外设请求？外设请求？DMAC向向CPU发出发出总线请求信号总线请求信号HOLD申请占用总线申请占用总线进入保持状态，进入保持状态，CPU放弃总线控制权放弃总线控制权CPU发出总线回答信号发出总线回答信号HLDA通知通知DMAC，总线总线控制权已出让控制权已出让DMAC成为成为系统主控者系统主控者YesYesDMAC向申请向申请DMA传送的传送的外设外设发出发出DMA响应信号响应信号DACK，使，使外设成为外设成为DMA传送设备传送设备A A56DMA传送过程（传送过程（2）DMAC行使总线控权行使总线控权向存储器发地址信号向存储器发地址信号和读写控制信号和读写控制信号DMAC
54、向外设发向外设发读写控制信号读写控制信号按初始化设定的按初始化设定的方向传送数据方向传送数据传送结束传送结束？修改地修改地址指针址指针DMAC撤消总线请撤消总线请求信号求信号HRQ，同时同时释放总线控制权释放总线控制权CPU接管总线控制权接管总线控制权同时使总线保持回答同时使总线保持回答信号信号HLDA无效无效A AYesYesNoNo57DMAC8237A的工作方式的工作方式单字节传送方式单字节传送方式： 每个每个每个每个DMADMA周期周期周期周期只传送一个字节只传送一个字节的数据，每传送一个字的数据，每传送一个字的数据，每传送一个字的数据，每传送一个字节，节，节，节，DMACDMAC必须
55、向必须向必须向必须向CPUCPU重新申请重新申请总线控制权总线控制权总线控制权总线控制权数据块传送方式数据块传送方式： 在在在在DMADMA周期中，周期中，周期中，周期中，DMAC始终占用总线始终占用总线，直至数据传送，直至数据传送，直至数据传送，直至数据传送完毕，完毕，完毕，完毕， DMACDMAC才释放总线控制权；在传送过程中，如才释放总线控制权；在传送过程中，如才释放总线控制权；在传送过程中，如才释放总线控制权；在传送过程中，如果果果果DMADMA请求变得无效，请求变得无效，请求变得无效，请求变得无效，DMACDMAC不释放总线控制权，只不释放总线控制权，只不释放总线控制权，只不释放总线
56、控制权，只暂停传送，等待暂停传送，等待暂停传送，等待暂停传送，等待DMADMA请求重新有效，继续请求重新有效，继续请求重新有效，继续请求重新有效，继续DMADMA传送传送传送传送请求传送方式请求传送方式： 外设有外设有外设有外设有DMADMA请求时，请求时，请求时，请求时，DMACDMAC才申请并获得总线控制权，才申请并获得总线控制权，才申请并获得总线控制权，才申请并获得总线控制权，DMADMA请求变得无效，将导致请求变得无效，将导致请求变得无效，将导致请求变得无效，将导致DMACDMAC释放总线控制权，释放总线控制权，释放总线控制权，释放总线控制权，结束结束结束结束DMADMA过程过程过程过
57、程58三、三、PC的定时器扩展的定时器扩展8086内部没有定时器内部没有定时器一般用一般用8253扩展定时功能扩展定时功能8253主要特点主要特点3个个16位计数器位计数器可按二进制或可按二进制或BCD方式计数方式计数6种工作方式种工作方式59小节小节中断号，中断向量，中断向量表中断号，中断向量，中断向量表中断响应中断响应DMA概念、特点和应用概念、特点和应用DMA传送过程和传送方式传送过程和传送方式8253/82546010.4 现代现代PC的总线与接口的总线与接口一、总线的基本概念一、总线的基本概念总线总线是计算机中连接各部件的一组公共是计算机中连接各部件的一组公共通信线通信线。总线结构的
58、优点总线结构的优点：便于采用模块化结构设计方法，简化系统设计便于采用模块化结构设计方法，简化系统设计标准总线得到各厂商的支持，便于开发相互兼容的硬标准总线得到各厂商的支持，便于开发相互兼容的硬件板卡和软件件板卡和软件模块结构便于系统的扩充和升级模块结构便于系统的扩充和升级微型计算机系统大都采用总线结构，随着计算机微型计算机系统大都采用总线结构，随着计算机技术的发展，总线结构逐渐形成了多种工业标准技术的发展，总线结构逐渐形成了多种工业标准61总线的分类总线的分类按总线功能或按总线功能或信号类型信号类型划分为：划分为：数据总线数据总线：双向三态逻辑，线宽表示了线数据：双向三态逻辑，线宽表示了线数据
59、传输的能力。传输的能力。地址总线地址总线：单向三态逻辑，线宽决定了系统的：单向三态逻辑，线宽决定了系统的寻址能力。寻址能力。控制总线控制总线：就某根来说是单向或双向。控制总：就某根来说是单向或双向。控制总线最能体现总线特点，决定总线功能的强弱和线最能体现总线特点，决定总线功能的强弱和适应性。适应性。62总线的层次结构总线的层次结构CPU总线总线：片内总线，微机系统中速度最快的总线，：片内总线，微机系统中速度最快的总线，连接连接CPU内部部件，如寄存器、内部部件，如寄存器、ALU等。等。片总线片总线：CPU和存储器、和存储器、I/O芯片等的连接总线。芯片等的连接总线。系统总线系统总线：微型计算机
60、内部各功能模块间的连接总：微型计算机内部各功能模块间的连接总线。扩展插卡通过系统总线与线。扩展插卡通过系统总线与CPU连接。连接。通信总线通信总线：也称为外部总线，是微机与微机，微机：也称为外部总线，是微机与微机，微机与外设之间进行通信的总线。如：与外设之间进行通信的总线。如：USB、IEEE139463总线的性能指标总线的性能指标总线宽度总线宽度：影响传输数据的能力。：影响传输数据的能力。总线时钟频率总线时钟频率：影响传输数据的能力。：影响传输数据的能力。总线带宽总线带宽：最大传输速率。：最大传输速率。总线寻址能力总线寻址能力：地址总线数量。：地址总线数量。总线负载能力总线负载能力64总线操
61、作的总线操作的4个阶段个阶段总线操作是完成两个模块之间传送信息。启动操作过程的是主模块，另外一个是从模块。某一时刻总线上只能有一个主模块占用总线1总线请求和仲裁阶段总线请求和仲裁阶段：主模块向总线仲裁机构提出总线使用申请，总线仲裁主模块向总线仲裁机构提出总线使用申请，总线仲裁机构决定使用总线的主模块。机构决定使用总线的主模块。2寻址阶段：寻址阶段：拥有总线使用权的主模块发出本次要访问的从模块的拥有总线使用权的主模块发出本次要访问的从模块的地址及有关命令，该从模块被选中并启动。地址及有关命令，该从模块被选中并启动。3数据传送阶段：数据传送阶段：主模块和从模块间进行双（单）向数据传送。主模块和从模
62、块间进行双（单）向数据传送。4结束阶段：结束阶段：主、从模块均撤出总线。主、从模块均撤出总线。65总线操作形式总线操作形式同步式传输同步式传输主、从设备在主、从设备在同一时钟同一时钟的控制下完成数据传输，主、从设备的的控制下完成数据传输，主、从设备的速速度必须匹配度必须匹配，否则无法传输，否则无法传输，速度快。速度快。异步式传输异步式传输用用请求和响应请求和响应信号线来协调传输过程，而不依赖于公共时钟信号。信号线来协调传输过程，而不依赖于公共时钟信号。适应广泛，但建立时间长，适应广泛，但建立时间长，速度慢速度慢。半同步式传输半同步式传输半同步传输仍用系统时钟来同步每一步传输操作（判断信号的状半
63、同步传输仍用系统时钟来同步每一步传输操作（判断信号的状态和信号的产生或撤消），但其传输周期不固定，主控设备可以态和信号的产生或撤消），但其传输周期不固定，主控设备可以在正常的传输周期中检测在正常的传输周期中检测Ready信号线，如果信号线，如果Ready信号无效，信号无效，插入若干时钟周期，来协调对慢速从设备的访问。插入若干时钟周期，来协调对慢速从设备的访问。兼顾兼顾速度和适速度和适应性。应性。分离式传输分离式传输先发送地址和命令，再传送数据。传输速度快，总线利用率高。先发送地址和命令，再传送数据。传输速度快，总线利用率高。66PC的总线结构的总线结构671244.774.77二、二、PCI总
64、线总线常见总线比较常见总线比较68PCI总线的发展总线的发展1992年年Intel 在发布在发布486处理器的时候，也同时提处理器的时候，也同时提出了出了32-bit 的的PCI（周边组件互连）总线（周边组件互连）总线-PCI1.0，总线工作在，总线工作在33MHz 频率之下，频率之下，32bit数据宽度数据宽度使传输带宽达到了使传输带宽达到了133MB/s（33MHz X 32bit/8）1993年，年，PCI2.0标准出现，数据总线宽度扩展为标准出现，数据总线宽度扩展为64bit，总线传输速率为，总线传输速率为264MB/s1995年出现的年出现的PCI2.1和和PCI2.2标准定义的总线
65、传标准定义的总线传输速率为输速率为512MB/s。1999年年PCISIG（PCI特别兴趣小组）特别兴趣小组）发布的发布的PCI-X1.0标准最高可提供标准最高可提供1GB/s的传输速率的传输速率2003年推出的年推出的PCI-X2.0标准则最高可提供标准则最高可提供4.3GB/s的传输速率。的传输速率。 69PCI总线的基本情况总线的基本情况目前目前PC机中使用的机中使用的PCI总线标准主要以总线标准主要以PCI2.0为主，支持为主，支持33MHZ的时钟频率的时钟频率,其数据宽度为其数据宽度为32位位,可扩展至可扩展至64 位。位。其数据传送速率可高达其数据传送速率可高达132MB/S-26
66、4MB/SPCIPCI总线的特点总线的特点：数据总线数据总线3232位，可扩充到位，可扩充到6464位。位。可进行突发（可进行突发（burst)burst)式传输（地址自动增加）。式传输（地址自动增加）。独立性：总线操作与处理器独立性：总线操作与处理器- -存储器子系统操作并行。存储器子系统操作并行。总线时钟频率总线时钟频率33M33MHZHZ或或66M66MHZHZ，最高传输率可达，最高传输率可达528MB/S528MB/S。多主控：中央集中式总线仲裁多主控：中央集中式总线仲裁全自动配置、资源分配、全自动配置、资源分配、PCI卡内有设备信息寄存器组卡内有设备信息寄存器组为系统提供卡的信息，可
67、实现即插即用（为系统提供卡的信息，可实现即插即用（PnPPnP）。）。70三、三、USB总线总线1994年年11月，月，Intel联合联合Compaq、Microsoft、IBM、DEC、NEC等公司制定等公司制定USB草案草案1996年年2月，公布月，公布USB1.0版本，直到版本，直到1998年年9月，月，USB 1.1标准和标准和Windows 98操作系统出炉，操作系统出炉，USB接口才逐渐开始流行起来接口才逐渐开始流行起来 现今发展到现今发展到USB2.0（全速：（全速：12Mbps，高速：，高速：480Mbps）和和USB OTG（USB On-The-Go）71USB的接口信号和
68、电气特性的接口信号和电气特性 接口信号线接口信号线 高高/低速低速USB收发器收发器(主机主机或集线器端或集线器端口口)高速高速USB收收发器发器(主机主机端口或高速端口或高速设备设备)+5vdcD+D-地地15K15K+3.03.6vdc1.5KD+D-高高/低速低速USB收发器收发器(主机主机或集线器端或集线器端口口)低速低速USB收收发器发器(低速低速设备设备)+5vdcD+D-地地15K15K+3.03.6vdc1.5KD+D-USB双绞双绞数据线数据线USB双绞双绞数据线数据线72电气特性电气特性 对地电源对地电源电压为电压为4.755.25V，设备吸入的最大电设备吸入的最大电流值为
69、流值为500mA 。第一次被主机检测到时，设备吸入第一次被主机检测到时，设备吸入的电流的电流100mAUSB设备的两种电源供电方式设备的两种电源供电方式 自给供电自给供电总线供给总线供给特点特点：USB支持热插拔，支持热插拔，PnP。易于扩展，。易于扩展，应用广泛。应用广泛。73USB设备及其描述符设备及其描述符USB主控制器主控制器/根集线器根集线器主控制器负责将主控制器负责将并行数据转换成串行并行数据转换成串行，并将数据传给，并将数据传给根集线器。根集线器根集线器。根集线器控制控制USB端口的电源端口的电源，激活和禁，激活和禁止端口，识别与端口相连的设备，设置和报告与每个止端口，识别与端口
70、相连的设备，设置和报告与每个端口相连的状态事件。端口相连的状态事件。USB集线器集线器(USB Hub) 完成完成USB设备的添加（扩展）、删除和电源管理等。设备的添加（扩展）、删除和电源管理等。功能设备（外设）功能设备（外设）外设含一定数量独立的寄存器端口（端点）。外设有外设含一定数量独立的寄存器端口（端点）。外设有一个惟一的地址。通过这个地址和端点号，主机软件一个惟一的地址。通过这个地址和端点号，主机软件可以和每个端点通信。数据的传送是在主机软件和可以和每个端点通信。数据的传送是在主机软件和USB设备的端点之间进行的。设备的端点之间进行的。74端点（端点（EndPoint）功能设备中的寄存
71、器端口，与特定数据缓冲区功能设备中的寄存器端口，与特定数据缓冲区联系，是联系，是USB数据传输的终点或起点，每个设数据传输的终点或起点，每个设备可以有多个端点，其中备可以有多个端点，其中端点端点0约定用于设置，约定用于设置，完成控制类型信息的传输完成控制类型信息的传输管道（管道（Pipe）传送发生在主机软件和端点之间，逻辑上称之传送发生在主机软件和端点之间，逻辑上称之为管道，端点为管道，端点0对应的管道为默认管道对应的管道为默认管道USB设备描述符设备描述符描述设备属性和特点的特殊数据结构，提供描述设备属性和特点的特殊数据结构，提供USB设备的地址、可进行的传输类型、数据包设备的地址、可进行的
72、传输类型、数据包大小和带宽请求等，分：设备描述符大小和带宽请求等，分：设备描述符配置描配置描述符述符接口描述符接口描述符端点描述符端点描述符75PCI总线总线宿主机宿主机USB主控制器主控制器/根根Hub高速高速电话电话高速高速显示器显示器高速高速集线器集线器高速高速麦克风麦克风扬声器扬声器高速高速扬声器扬声器高速高速键盘键盘高速高速低速低速麦克风麦克风麦克风麦克风低速低速高速高速=480Mb/s全速全速=12Mb/s低速低速=1.5Mb/s USB的层次拓扑图的层次拓扑图USB的拓扑结构的拓扑结构76 USB有有4种基本的传输类型种基本的传输类型 2批传输批传输：单单/双向，用于双向，用于大
73、批数据大批数据传输，要求准确，出错传输，要求准确，出错重传。时间性不强，如打印机。重传。时间性不强，如打印机。 1控制传输控制传输： 双向，用于双向，用于配置设备或特殊用途配置设备或特殊用途，发生错误，发生错误需重传。需重传。 当当USB主机检测时，设备必须要用端点主机检测时，设备必须要用端点0完成和主机完成和主机交换信息的控制传送。交换信息的控制传送。 3中断传输中断传输 ：单向输入主机，用于单向输入主机，用于随机少量快速随机少量快速传送，如传送，如键盘、鼠标。采用查询中断方式，出错下一查询周期重新传。键盘、鼠标。采用查询中断方式，出错下一查询周期重新传。4等时传输等时传输：单单/双向，用于双向，用于连续实时连续实时的数据传输，时间性的数据传输，时间性强，传输速率固定，但出错无需重传。如网络电话。强，传输速率固定，但出错无需重传。如网络电话。USB传输类型传输类型77小节小节总线概念总线概念PCI总线总线USB总线总线78
