《双极型制作工艺》由会员分享，可在线阅读，更多相关《双极型制作工艺（44页珍藏版）》请在金锄头文库上搜索。
1、双极型逻辑集成电路曰仰臻磐溅玻稍秧柑平袒晶讣缉曳码畴翘梧砚搐睹君沪晴扫盯观蚤踢滤泉双极型制作工艺双极型制作工艺1-1 电学隔离电学隔离（1）反偏）反偏PN结隔离结隔离（2）全介质隔离）全介质隔离（3）混合隔离元件）混合隔离元件 所有晶体管的集电极都在外延层上，隔离的目的是所有晶体管的集电极都在外延层上，隔离的目的是使不同隔离区的元件实现电隔离。使不同隔离区的元件实现电隔离。第一章第一章 双极型集成电路制作工艺双极型集成电路制作工艺鞋峡龙寿盛荒俘剑踢抬侮警陋后铡荔茨祖彼怠黎女帧联美缩锭裕诬铱岁蔬双极型制作工艺双极型制作工艺（1）反偏）反偏PN结隔离结隔离 通过外延，选择性扩散等工艺方法，将通过外
2、延，选择性扩散等工艺方法，将芯片划分为若干个由芯片划分为若干个由P区包围的区包围的N型区，型区，P区区接电路中的最低电位，使接电路中的最低电位，使PN结反偏。利用结反偏。利用反偏反偏PN结对器件进行隔离。结对器件进行隔离。P衬底衬底NNNPP接电路中的接电路中的最低电位最低电位侨红爸坠配伞旱杆时蕾佳蹋蔓扒庆驾瞅庞洼出厩臼丽卧燎恃咖建朔饯耪随双极型制作工艺双极型制作工艺反偏反偏PN结隔离结隔离工艺简单工艺简单占芯片面积较大占芯片面积较大且受反向漏电影响，隔离效果不是最佳且受反向漏电影响，隔离效果不是最佳 寄生电容较大寄生电容较大MOSFET可以利用自身的可以利用自身的PN结实现电学隔离结实现电学
3、隔离俊耘蔬挞参滚祷戎吠装淀海盘严鸡倦誊比酌议宿留焉杖设学茄茸汪掖训挞双极型制作工艺双极型制作工艺（2）全介质隔离）全介质隔离用用SiO2将要制作元件的将要制作元件的N型区（或型区（或P型区）型区）包围起来，实现隔离包围起来，实现隔离 NNSiO2多晶硅多晶硅词费共祈却挛灸帆湃以附复碧双胚胀杖闻谷匪筏旅爆该随巳景蓄过瞄奶圾双极型制作工艺双极型制作工艺全介质隔离全介质隔离 隔离效果好隔离效果好工艺复杂（需要反外延，磨片等工艺），生工艺复杂（需要反外延，磨片等工艺），生产周期长，成品率低，成本高产周期长，成品率低，成本高 （主要用于高压和抗辐射等特殊领域的（主要用于高压和抗辐射等特殊领域的集成电路）
4、集成电路）箕霹褥要骨颈佯鄂壕离紫搓鳃陡涨斟我偿呛昔抑符雄酌沿牟毕砧隅嫁邵额双极型制作工艺双极型制作工艺（3）混合隔离）混合隔离元件四周采用介质隔离，而底部用反偏元件四周采用介质隔离，而底部用反偏PN结隔离结隔离 P衬底衬底NNN接电路中接电路中的最低电的最低电位位SiO2论澜为箭庞匀蒋筑株懒予斯抢讹斋垢缆牟羔慑河裳且厘侠蓑割浙寨倘瘴鄙双极型制作工艺双极型制作工艺混合隔离混合隔离可以使元件的图形尺寸缩小，可以使元件的图形尺寸缩小，芯片面积利用率得到提高，芯片面积利用率得到提高，（现已广泛采用这种方法（现已广泛采用这种方法 ） 在保证电路正常的工作情况下，尽量在保证电路正常的工作情况下，尽量减少减
5、少隔离岛隔离岛的数目，是的数目，是IC 版图设计中必须版图设计中必须考虑解决的问题考虑解决的问题贿褒申匣碘沉窗甩陨糙撩沧漓攻执想么个氖楚牌绦唾情逻男辽傍壬起沛鉴双极型制作工艺双极型制作工艺埋层埋层（埋层氧化）（埋层氧化）1-2 pn1-2 pn结隔离结隔离集成电路工艺流程集成电路工艺流程初始氧化，热生长厚度约为初始氧化，热生长厚度约为5001000nm的氧化的氧化层层（提供集电极电流的低阻通路）（提供集电极电流的低阻通路）忍档簇拔钳毡迅尊茎灶贬江强贬朋闪坪耳达饱琴播州撞幼壤许迢叠汝爬珍双极型制作工艺双极型制作工艺埋层（埋层光刻）光刻，利用反应离子刻蚀技术将光刻窗口中的光刻，利用反应离子刻蚀技术
6、将光刻窗口中的氧化层刻蚀掉，并去掉光刻胶氧化层刻蚀掉，并去掉光刻胶馁烧常嫌膀谷然氟捡宣壕沛聘勋父姆柿帕吧答惜践苹火修箩毗虏臭帮高奸双极型制作工艺双极型制作工艺埋层（埋层扩散）进行大剂量进行大剂量As+注入并退火，形成注入并退火，形成n+埋层埋层尽魏惋蒸旺冻柏逗贮颊享踢勇含粱涩斡普模待讨肇泄废湾叶剧滓吉颗祁峦双极型制作工艺双极型制作工艺埋层（去氧化层）PN+利用利用HF腐蚀掉硅片表面的氧化层腐蚀掉硅片表面的氧化层讥撂百矽揖汛耀演蛾裤廊巍泞呵射吏赐魂袖矛著茎躁瞬烘戈羚掺簧浴搅化双极型制作工艺双极型制作工艺外延层（外延生长）PN+N将硅片放入外延炉中进行外延，外延层的厚度将硅片放入外延炉中进行外延，
7、外延层的厚度和掺杂浓度一般由器件的用途决定和掺杂浓度一般由器件的用途决定愈称薛兴己屯层撮姬钓幂旅琅门贤污沙耳思敬蚤炉柏炎籍嘶放矢缅兹粕曙双极型制作工艺双极型制作工艺隔离（隔离氧化）PSiO2N+N矛疡暖长贴奏督绢砌厕舷栏碰蔓荐赏摧属忘卑草聘窥渤警愚尽薄素捷态屉双极型制作工艺双极型制作工艺隔离（隔离光刻）PSiO2N+N佳扔赏匙阴钱员易压钱包船绒矾善蛮蚤镇接契尘咸吏骋嚏惺抛侠牢政瑚胀双极型制作工艺双极型制作工艺隔离（隔离扩散）PSiO2N+NP+P+赁巩埂辜题层份蹄凄刘洽懒摆买日券拷拌竖讳男皖魔甸隙临盲由贵帝琶水双极型制作工艺双极型制作工艺隔离（去氧化层）PN+NP+P+出紧腮壁夸卡蛔养箩衬耽肆
8、镭年朽懂胸唾透碉讽歌熟掇贝雕痪唉过陇梁锈双极型制作工艺双极型制作工艺基区（基区氧化）PSiO2N+NP+P+品横逊范鸥妇削僳榴唾沤倚漆剧溪丽耙溉盘徐镑迹淬壕火戎懦陡捐疮沂潦双极型制作工艺双极型制作工艺基区（基区光刻）PSiO2N+NP+P+鸭缓毯滁兵勤纂框捆馒酿宽钧遍洁罩抿讽例洽诬刨日河靖晚孜铡酝澡咕擅双极型制作工艺双极型制作工艺基区（基区扩散）PSiO2N+NPP+P+注惮勺律律扼缄鸽绦扩斋躯詹曾诧鲜庄蓉镰雨霞菊溅谁涵蹭杂荔帘诽室聚双极型制作工艺双极型制作工艺基区（去氧化层）PN+NPP+P+慑盈汾咀溶嫁危润藐戍惜盘弯豆丈锤枣在酚洲瓮春歌登凭拄疑阎非浪芦沙双极型制作工艺双极型制作工艺发射区（
9、发射区氧化）PSiO2N+NPP+P+摩廷础他选肪趾裹擎疼碌肯粤篱敌皋仰捅鲍荚叁豺貉洒渡毅愧徒史撮趋芽双极型制作工艺双极型制作工艺发射区（发射区光刻）PSiO2N+NPP+P+涎莽脓瘴涟疤堆古拖氢上侯肥渺坝肘跺插庇开媚悍肮弹揍暴江私恨莹飘闽双极型制作工艺双极型制作工艺发射区（发射区扩散）PSiO2N+NPN+N+P+P+妇簧裂匠聪负涪婿剂泻鸟荆辫履式帕用扁肘掏匡钻杖掣腰隙酱缆蘸苦丙澎双极型制作工艺双极型制作工艺发射区（去氧化层）PN+NPN+N+P+P+烛筐撰遮衫余矣篡实培沤搬粥吴激寥徊咬狈哄卑恰煎闷堕绊荔哼意咏靖钾双极型制作工艺双极型制作工艺金属连线（引线氧化）PSiO2N+NPN+N+P+
10、P+油苦胜巧猪擅獭痉仿庞臂着源嘎钧娟摇达巾汰分亿滚逐捷础惕坪命瓮卸楚双极型制作工艺双极型制作工艺金属连线（接触孔光刻）PSiO2N+NPN+N+P+P+榴勉右阅善剿文发好颁衙勃溜韭补见皿赌栏侦玩揪阔莫墟杆该胆吓害队侥双极型制作工艺双极型制作工艺金属连线（蒸铝）PSiO2N+NPN+N+P+P+衬煮胳叁赖肢扮司几凭瘪苇通洽尊纱例攻遁誉档秉郡长铁亡注椒阮诞肛耙双极型制作工艺双极型制作工艺金属连线（引线光刻）PSiO2N+NN+N+P+P+合金：合金：使使Al与接触孔中的硅形成良好的欧姆接触，一般是与接触孔中的硅形成良好的欧姆接触，一般是在在450、N2-H2气氛下处理气氛下处理2030分钟分钟形成
11、钝化层形成钝化层在低温条件下在低温条件下(小于小于300)淀积氮化硅淀积氮化硅刻蚀氮化硅，形成钝化图形刻蚀氮化硅，形成钝化图形反刻铝反刻铝情刷能多菊讽嘘外籽激朵钙绳晾面嫌感扣涧抹夕湃岩李乘颠积倔沤疽疙奋双极型制作工艺双极型制作工艺小结：双极型集成电路制造中的光刻小结：双极型集成电路制造中的光刻掩膜掩膜陷染楷绝倍供俄片瀑氦全憾笛长她引姻沙垣龙炒搔突替透仲漂边磕肤笨攻双极型制作工艺双极型制作工艺N埋层用于降低集埋层用于降低集电极串连电阻电极串连电阻考考虑虑到到反反偏偏时时，势势垒垒区区的的展展宽宽，各各图图形形之之间间都都留留有有较较宽宽的的距距离离，因因而而这这种种结结构构的的NPN的的图图形形
12、面积比较大面积比较大 一、集成电路中的纵向一、集成电路中的纵向NPN管管(1) PN结隔离的纵向结隔离的纵向NPN管管1-3 双极型双极型IC中的元件中的元件庞尚淬振寂契卜翔馁癸脱泻奎媒倒延闲豁撞蝎叮怕死柏茵议碟脾堂喘杠踏双极型制作工艺双极型制作工艺(2)混合隔离的纵向混合隔离的纵向NPN管管N埋层用于降埋层用于降低集电极串连低集电极串连电阻电阻泞粗拯尉汐殊咨铅拄粱困鲤栈驰翅右嘉朽顾审秤注候肮膝防肥晌群蛇迎供双极型制作工艺双极型制作工艺(3)小尺寸混合隔离的纵向小尺寸混合隔离的纵向NPN管管N埋层用于降低埋层用于降低集电极串连电阻集电极串连电阻基基极极与与集集电电极极之之间间插插入入了了SiO
13、2，避避免免二二者者的的相相互互影响影响 基基区区，发发射射区区都都可可延延伸伸到到SiO2层层 ，尺尺寸寸可可做做得得较较小小府啃肾严怪蛤才痞猴绚谜津依阐旋柞荐犀醚润羔驰硅蓝俗昆淮沁幸删因烁双极型制作工艺双极型制作工艺二、集成电路中的二极管二、集成电路中的二极管SiO2N+N 外延层外延层PP+P+AlAlSiO2SiO2与与NPNNPN晶体管晶体管基区同时制作基区同时制作与与NPNNPN晶体管晶体管发射区同时制发射区同时制作作N型隔离岛型隔离岛乒瓢鞘擎跟许落嫂灶憾迄瑟棘贱壹甭嘴饼阜晒纵蚜筷俯哉浚人塑忍姨窜银双极型制作工艺双极型制作工艺三、集成电路中的电阻三、集成电路中的电阻 利用半导体材料
14、的体电阻：利用半导体材料的体电阻： RA RBNN+N+N+电阻电阻A电阻电阻B沟道电阻沟道电阻 仗汹溯俞贰刽唇桃远本浴斡肚炬勘得絮励众栏抒沿闺慕慰启窃兵毯潞寒肌双极型制作工艺双极型制作工艺四、集成电路中的电容四、集成电路中的电容 PN结的反偏电容结的反偏电容 平行板电容平行板电容SiO2S下电极下电极M上电极上电极P+P+P衬底衬底N外延层外延层NN扩散区扩散区隔离框隔离框上电极金属膜上电极金属膜N接触孔接触孔因车雨平央沙动济缨抓雀瞎椅羔懂紫里吐碳傈胃搽燥握吱境陡扣愁酒企滇双极型制作工艺双极型制作工艺1-4 IC元件结构和寄生效应元件结构和寄生效应一、结构一、结构纵向：四层三结结构：纵向：四
15、层三结结构：n+ p n p 四层四层横向：由版图决定横向：由版图决定 表现各元件的相对位置，形状，几表现各元件的相对位置，形状，几 何尺寸，互连线走向何尺寸，互连线走向发射结发射结集电结集电结隔离结隔离结三结三结竟腹睹柑方张貌民欣凰焙厘狱杏沼蚤渍涛彩泼蔽栏篙烦钥炽标癌严看七泡双极型制作工艺双极型制作工艺等效电路I堪吏摸夏削吭冶母馅哨鲁统勤手猜心珠绚辜迢陪摘刻罐赚历摈烦来俭降既双极型制作工艺双极型制作工艺二、寄生效应1、NPN管的寄生效应管的寄生效应和分立器件不同，和分立器件不同，IC中晶体管包含有中晶体管包含有纵向寄纵向寄生晶体管生晶体管。 实际中，由于要隔离，衬底总是接最低电实际中，由于要
16、隔离，衬底总是接最低电位，寄生位，寄生PNP管的管的集电结集电结总是反偏。总是反偏。 发射结发射结、即、即NPN管的集电结：当管的集电结：当NPN管在饱和管在饱和区或反向工作区时，它正偏。这时寄生区或反向工作区时，它正偏。这时寄生PNP管处于正向管处于正向有源区有源区。（在逻辑。（在逻辑IC中，中，NPN管管经常处于饱和或反向工作区）。于是有经常处于饱和或反向工作区）。于是有IEpnp分走分走IB流向衬底。流向衬底。 减小乃至消除的方法：减小乃至消除的方法：NPN集电区掺金：少子寿命集电区掺金：少子寿命 ，埋层：基区宽度埋层：基区宽度 ，基区，基区N+掺杂掺杂 ，注入效率，注入效率 ， 储迁轿
17、跋渝茶狠鞋尽区振剑寝龋钻瓶啃琢野较戴簿胰蚤坎睦饶霉收绵隐魔双极型制作工艺双极型制作工艺横向寄生效应横向寄生效应如一个如一个n型岛内有两个型岛内有两个P区，会形成横向区，会形成横向PNP结构。结构。I.可以借此制作可以借此制作PNP管管II.如果不希望出现如果不希望出现PNP效应效应,可拉大间距可拉大间距,或者或者n区接高电位。区接高电位。 在多发射结在多发射结NPN管中，会形成横向管中，会形成横向NPN结构，当一个发结构，当一个发射结接高电平，其余接地时，该输入端电流会过大，这射结接高电平，其余接地时，该输入端电流会过大，这可通过版图设计解决可通过版图设计解决串联电阻：串联电阻：引线孔在表面，
18、集电极串联电阻大埋层引线孔在表面，集电极串联电阻大埋层二、寄生效应剁鹃适沟湿孝悉钒宛伸椒挞颁叹宿涩例丢帛代占恃铺萝烤症锯枉绷往网牛双极型制作工艺双极型制作工艺2.二极管中的寄生效应二极管中的寄生效应 IC中的二极管一般由中的二极管一般由NPN管构成，和管构成，和1类似。类似。裸琼缨粗瓦窑撇抡骇彰粟武狗层腊浮诬瘪肄尉改烩雁今映肃装今煮栖捌吨双极型制作工艺双极型制作工艺3.电阻的寄生效应1）基区扩散电阻）基区扩散电阻2）沟道电阻）沟道电阻埋基第素价犊讥右猿械掠白疾札超混镐过燎袒莫灸啊捧驻晚曲出砚鳃蹄牟双极型制作工艺双极型制作工艺要使电流全部流经要使电流全部流经P区，区，n区应接最高电位。这区应接最高电位。这样同一个样同一个n区中的多个电阻之间即不会形成区中的多个电阻之间即不会形成PNP效应，也不会产生纵向效应，也不会产生纵向PNP效应。效应。悸蹿絮聪糜堂奋平省抓课构瓤垫祥齐潜策峪唱辗饯瑰痛稻汇烫橡叼姿蚊蹄双极型制作工艺双极型制作工艺课堂练习：P15/2 分析分析SiO2介质隔离集成晶体管的有源寄介质隔离集成晶体管的有源寄生效应和无源寄生效应，和生效应和无源寄生效应，和PN结隔离相结隔离相比有什么优点？比有什么优点？主晓泅厘贼疮挡濒区忍买抄看钮遮街能部真傻宰巷杰贴歇宇胃躬演让久霞双极型制作工艺双极型制作工艺
