《计算机系统组成电子教案复习》由会员分享，可在线阅读，更多相关《计算机系统组成电子教案复习（45页珍藏版）》请在金锄头文库上搜索。
1、东南大学计算机学院东南大学计算机学院主讲教师：主讲教师：徐造林徐造林计算机系统组成计算机系统组成总复习第第1章章 数字逻辑电路数字逻辑电路1、逻辑代数的基本运算，代数的基本运算，逻辑函数的最小函数的最小项；2、用卡用卡诺图化化简逻辑函数函数；3、组合合逻辑电路、路、时序序逻辑电路的特点路的特点；4、组合合逻辑电路、路、时序序逻辑电路的分析与路的分析与设计步步骤；5、译码器器、计数器数器电路分析和路分析和简单设计。第第2 2章章 计算机系统概论计算机系统概论一、计算机系统简介一、计算机系统简介 计算机功能与软硬件，计算机功能与软硬件，层次结构层次结构，结构与组成，结构与组成二、计算机系统组成二、
2、计算机系统组成1 1、冯、冯诺依曼模型计算机诺依曼模型计算机 结构与组成；结构与组成； 数据表示与运算；数据表示与运算； 存储程序原理：存储程序原理：( (程序存储方式程序存储方式、程序控制机制程序控制机制) ) ( (按逻辑顺序按逻辑顺序) ) ( (一维一维、按地址按地址) )存储器结构存储器结构存储器结构存储器结构 ( (自动自动、逐条逐条) ) ( (操作码操作码、地址码地址码) )指令格式指令格式取指令取指令执行指令执行指令指令地址指令地址+“1”指令发生指令发生转移时转移时2、计算机硬件组成、计算机硬件组成3、计算机软件组成、计算机软件组成系统软件系统软件/应用软件、高级语言程序应
3、用软件、高级语言程序/机器语言程序；机器语言程序；CPU主存主存I/O接口接口1I/O设备设备1I/O接口接口nI/O设备设备n磁盘适配器磁盘适配器磁盘磁盘4、计算机工作过程、计算机工作过程指令地址指令地址PC存储器存储器指令内容指令内容IR指令译码指令译码ID功能部件功能部件+“1”地址形地址形成部件成部件取指令取指令取指阶段取指阶段分析指令分析指令执行指令执行指令执行阶段执行阶段指令产生转移时指令产生转移时三、计算机系统性能指标三、计算机系统性能指标1、硬件性能参数、硬件性能参数*机器字长：机器字长：CPU同时处理的位数；同时处理的位数；常指常指CPU中哪个部件？中哪个部件？*机器主频：机
4、器主频：单位单位(1KHz=1103Hz)；对应对应CPU哪个时序信号？哪个时序信号？*存储容量：存储容量：单位单位(1KB=1210B)，最大主存容量；，最大主存容量；2、系统性能指标、系统性能指标3、性能设计、性能设计*冯冯诺依曼模型性能瓶颈：诺依曼模型性能瓶颈：CPU-MEM、指令串行执行；、指令串行执行；*优化方法：优化方法：平衡设计、平衡设计、CPU性能设计性能设计*响应时间：响应时间：T响应响应TCPUTI/O等待等待，TCPUINCPITC*吞吞吐吐量：量：TPIN(任务任务i)TCPU(任务任务i)第第3章章数据的表示数据的表示一、数据的编码一、数据的编码1、数制及转换、数制及
5、转换2、机器数及其编码、机器数及其编码原码原码无无111110011000000000010111反码反码无无100011101111000000010111补码补码100010011111000000010111移码移码000000010111100010011111真值真值-2n-1-(2n-1-1)-10+1+(2n-1-1)原码、补码、反码、移码的定义、特性、相互转换；原码、补码、反码、移码的定义、特性、相互转换；3、十进制数编码、十进制数编码(BDC码码)4、字符及字符串编码字符及字符串编码 字符码的类型，字符编码与字符数据，字符码的类型，字符编码与字符数据， 字符串常见编码方法字符
6、串常见编码方法5、检验码检验码 * *冗余检验思想：冗余检验思想：检错及纠错原理；检错及纠错原理； * *奇偶校验码奇偶校验码 ：编码原理、校验方法、校验能力；编码原理、校验方法、校验能力； 校验码组成校验码组成 数据数据mn-1m1校验位校验位p1 校验位编码校验位编码奇校验奇校验p1mnmn-1m11(mod2)偶校验偶校验p1mnmn-1m1(mod2)二、数据的表示二、数据的表示1、数值数据的表示方法、数值数据的表示方法*硬件特征：硬件特征：二进制表示二进制表示(只有只有0/1)、定长运算；、定长运算；*表示方法：表示方法：进制、符号、小数点、数码长度、运算方法；进制、符号、小数点、数
7、码长度、运算方法；*数据的表示属性：数据的表示属性：表示格式、编码方式、数码长度；表示格式、编码方式、数码长度；2、数的定点表示、数的定点表示定点表示方法，定点数的表示及定点表示方法，定点数的表示及范围范围；有符号数及无符号数有符号数及无符号数3、数的浮点表示、数的浮点表示浮点表示方法，浮点数的表示、浮点表示方法，浮点数的表示、规格化规格化；IEEE754标准浮点数真值的计算公式：标准浮点数真值的计算公式：(-1)s1.f2e-1274、非数值数据的表示、非数值数据的表示*字符的表示：字符的表示：表示方法，表示方法，关系运算处理方法关系运算处理方法；*逻辑数的表示：逻辑数的表示：表示方法，运算
8、处理方法表示方法，运算处理方法硬件需设置状硬件需设置状态位态位(Z、C/S)与机器字长、主存字长的关系与机器字长、主存字长的关系三、定点数的运算方法三、定点数的运算方法1、移位运算、移位运算(逻辑逻辑/算术算术)移位规则、溢出判断方法移位规则、溢出判断方法2、补码加减运算、补码加减运算 * *运算规则：运算规则：AB补补A补补B补补，AB补补A补补-B补补 * *溢出判断：溢出判断：OVROVR * *硬件配置及流程硬件配置及流程：思路为思路为 A补补B补补0，A补补B补补1 * *无符号数运算：无符号数运算：与有符号数相同，仅溢出判断不同与有符号数相同，仅溢出判断不同n n位加法器位加法器R
9、EGB(nREGB(n位位) )C C取反逻辑取反逻辑溢出判断逻辑溢出判断逻辑V V=0(=0(ADDADD) )=1(=1(SUBSUB) )C C-1-1REGA(nREGA(n位位) )REGZ(nREGZ(n位位) )OVROVRC CADD/SUBADD/SUB3 3、原码一位乘法运算、原码一位乘法运算 运算规则、运算规则、硬件配置、算法流程，无符号数乘法硬件配置、算法流程，无符号数乘法b bn-1 n-1 b b0 0n n位加法器位加法器REGBREGBREGPREGP控制门控制门加法加法REGAREGA移位和加控制移位和加控制计数器计数器C C右移右移积符号积符号S SP P乘
10、法标志乘法标志G GM Ma an-1 n-1 a a0 0四、浮点数的运算方法四、浮点数的运算方法 浮点加减浮点加减运算规则与警戒位、运算规则与警戒位、运算步骤运算步骤、算法流程、算法流程一、算术逻辑单元一、算术逻辑单元ALU2、ALU组成组成ALU功能功能(满足数据运算要求满足数据运算要求)ALU结构结构(以加法器为基础以加法器为基础)ALU组成组成(组合逻辑电路组合逻辑电路组合逻辑电路组合逻辑电路)1、加法器组成、加法器组成全加器、串行进位加法器，并行进位逻辑、并行进位加法器全加器、串行进位加法器，并行进位逻辑、并行进位加法器3、运算器组成、运算器组成运算器运算器ALU状态状态REGCP
11、U运算器运算器状态状态REGVCSZ状态状态REG移位器移位器REG堆堆锁存器锁存器ALUMUX锁存器锁存器G溢出溢出够减够减相等相等第第4章章运算器运算器第第5章章存储系统存储系统一、存储系统概述一、存储系统概述1、存储器性能指标、存储器性能指标二、半导体存储器二、半导体存储器2、层次结构存储系统、层次结构存储系统用户需求的矛盾，程序访问局部性，层次结构与存储器用户需求的矛盾，程序访问局部性，层次结构与存储器2、DRAM存储元及芯片组成，行刷新与引脚，读写时序，刷新方式存储元及芯片组成，行刷新与引脚，读写时序，刷新方式3、ROM芯片特征、存储元状态、读写控制芯片特征、存储元状态、读写控制1、
12、SRAM存储元组成，芯片组成、参数与引脚存储元组成，芯片组成、参数与引脚，读写时序，读写时序三、主存储器三、主存储器1、主存储器组成、主存储器组成应用需求，主存组成应用需求，主存组成(ROM+RAM)、应用特性、应用特性2、主存储器逻辑设计、主存储器逻辑设计SRAM及及DRAM芯片的位扩展、字扩展、字位扩展芯片的位扩展、字扩展、字位扩展设计设计芯片信号及连接芯片信号及连接模块信号模块信号3、主存储器与、主存储器与CPU的连接的连接CPU外部接口，主存所有信号线与外部接口，主存所有信号线与CPU引脚的连接引脚的连接4、提高访存速度的措施、提高访存速度的措施CPU访存特征，多模块访存特征，多模块M
13、EM(并行方式、交叉方式并行方式、交叉方式)，高性能高性能MEM：(EDODRAM、SDRAM、DDRSDRAM)，双端口，双端口MEM四、四、Cache1、Cache基本原理基本原理功能与引脚，性能，与主存交换单位、存储空间管理，功能与引脚，性能，与主存交换单位、存储空间管理，基本工作原理，结构与组成；基本工作原理，结构与组成；2、Cache相关技术相关技术*地址映像及变换：地址映像及变换：全相联、直接、全相联、直接、组相联组相联映像规则、目录表结构、地址变换方法映像规则、目录表结构、地址变换方法*写策略：写策略：命中策略命中策略/不命中策略的原理、组合不命中策略的原理、组合*替换算法：替换
14、算法：RAND、FIFO、LRU算法原理、实现方法、特点算法原理、实现方法、特点块标记块标记块块号号块块内内地址地址 块块 号号 块块内地址内地址Cache地址格式地址格式主存地址格式主存地址格式* *直接映象直接映象（块冲突概率最高）（块冲突概率最高） 块块 号号 块内地址块内地址 块块 号号 块内地址块内地址Cache地址格式地址格式主存地址格式主存地址格式* *全相联映象全相联映象（地址变换成本最高）（地址变换成本最高）组组号号组组内块号内块号块内地址块内地址区内块号区内块号( (组号组号) )块内地址块内地址区号（标记）区号（标记）Cache地址格式地址格式主存地址格式主存地址格式*
15、*组相联映象组相联映象（优化）（优化）例例:一个具有一个具有16KBCache的微处理器，的微处理器，主存容量主存容量4MB、按字、按字节编址，主存块及节编址，主存块及Cache块大小均为块大小均为16B。在直接映像及。在直接映像及2路路组相联映像方式时，组相联映像方式时，问主存地址为问主存地址为2DE8F8H的单元在的单元在Cache中的位置是什么？中的位置是什么？13 4 3 021 14 13 4 3 0Cache地址格式地址格式主存地址格式主存地址格式10 1101 11 10 1000 1111 100010 1000 1111 1000直接映像直接映像13 5 4 3 021 13
16、 12 4 3 0Cache地址格式地址格式主存地址格式主存地址格式 10 1101 11 1 0 1000 1111 1000 0 1000 1111 10002路组相联映像路组相联映像五、虚拟存储器五、虚拟存储器1、虚拟存储器概述、虚拟存储器概述VM定义、组成，定义、组成，工作原理工作原理，主存存储管理，主存存储管理(VM-MM)的组织的组织虚拟虚拟存储器存储器主存主存辅存辅存辅助辅助软硬件软硬件数据数据虚拟虚拟地址地址命令命令虚存虚存-主存主存地址映像及变换地址映像及变换成功时成功时系统异常系统异常不成功时不成功时虚存虚存-辅存辅存地址映像及变换地址映像及变换不成功时不成功时成功时成功时
17、主存存储管理主存存储管理3、虚拟存储器工作过程、虚拟存储器工作过程完成访问过程，地址变换优化与完成访问过程，地址变换优化与TLB，优化后完成访问过程，优化后完成访问过程2、虚拟存储器存储管理、虚拟存储器存储管理段式、页式、段页式的段式、页式、段页式的存储管理方法及地址变换方法存储管理方法及地址变换方法 Pentium存储器的地址转换方式存储器的地址转换方式逻辑地址（逻辑地址（48位）位）段段位移位移目录目录页页位移位移线性地址（线性地址（32位）位）物理地址物理地址段表段表页表页表主存主存 10 10 12 10 10 12第第6章章指令系统指令系统一、指令系统组成一、指令系统组成1、指令功能
18、、指令功能操作数的类型及长度，操作的类型操作数的类型及长度，操作的类型(功能、操作数及个数功能、操作数及个数)*指令系统：指令系统：机器指令，指令系统定义、与软硬件关系机器指令，指令系统定义、与软硬件关系2、指令格式、指令格式*约定参数：约定参数：*操作码：操作码：操作类型的编码方法操作类型的编码方法*地址码：地址码：操作数地址及下条指令地址的表示方法操作数地址及下条指令地址的表示方法*指令字：指令字：组成、特征、结构组成、特征、结构OPA1A2目标地址目标地址(A1)OP(A2)Ix:Iy:OPD类型及长度类型及长度?OP编码编码?A1/A2?显式个数显式个数?下条指令下条指令?部件及地址部
19、件及地址?二、操作数存放与寻址方式二、操作数存放与寻址方式1、操作数存放方式操作数存放方式 数据在数据在REG、MEM、指令中的存放、指令中的存放，不同长度不同长度的表示方法的表示方法 堆栈堆栈、操作步骤与存取特征、操作步骤与存取特征，MEM堆栈堆栈2、寻址方式址方式*指令指令寻址：址：顺序与跳序与跳转，显式与式与隐含含*数据数据寻址：址：方式与地址形成、操作数有效地址方式与地址形成、操作数有效地址EA的的计算。算。三、指令系统举例及发展三、指令系统举例及发展 性能、优化方法，性能、优化方法，CISC，RISC 学习要求：学习要求：能够编写给定指令系统的程序，进行量化分析能够编写给定指令系统的
20、程序，进行量化分析第第7章章中央处理器中央处理器一、一、CPU结构与工作原理结构与工作原理1、CPU功能与结构功能与结构五大功能五大功能部件及基本结构，寄存器组织部件及基本结构，寄存器组织2、CPU工作流程工作流程指令系统指令系统指令周期，指令周期，CPU功能功能CPU工作流程工作流程3、指令执行过程、指令执行过程指令执行过程指令执行过程基本操作基本操作微操作微操作指令执行的微操作序列指令执行的微操作序列4、数据通路组织、数据通路组织性能与微操作步，数据通路种类，性能与微操作步，数据通路种类，单总线通路单总线通路运算器组织，微操作序列运算器组织，微操作序列微操作步序列微操作步序列*指令控制：指
21、令控制：程序执行过程程序执行过程指令执行指令执行过程过程循环循环*操作控制：操作控制：产生产生指令控制指令控制及及指令功能实现指令功能实现的的控制信号控制信号*时间控制：时间控制：实现实现操作控制操作控制中中控制信号控制信号的的时序时序*数据加工：数据加工：实现实现指令约定指令约定的的算术及逻辑运算功能算术及逻辑运算功能*中断处理：中断处理：实现实现I/O操作的操作的中断方式中断方式CPU功能功能二、控制器组成与工作原理二、控制器组成与工作原理1、控制器基本结构、控制器基本结构CU(指令指令/时序时序/微操作形成微操作形成)、BIU、中断机构、中断机构3、信号时序控制方式、信号时序控制方式同步
22、方式、异步方式、同步方式、异步方式、联合方式联合方式；4、微操作控制信号的形成、微操作控制信号的形成微操作与微操作命令，微操作信号有效条件、形成电路；微操作与微操作命令，微操作信号有效条件、形成电路；三、硬布线控制器三、硬布线控制器结构，形成电路的设计方法结构，形成电路的设计方法2、时序系统组成、时序系统组成*CPU相关周期：相关周期：指令周期，机器周期、节拍周期、节拍脉冲指令周期，机器周期、节拍周期、节拍脉冲*时序系统组成：时序系统组成：环形信号发生器、信号周期组成；环形信号发生器、信号周期组成；四、微程序控制器四、微程序控制器1、微程序控制器思想、微指令与机器指令的关系、微程序控制器思想、
23、微指令与机器指令的关系OP命令序列命令序列微程序微程序CM，自动、逐条取并执行微指令，自动、逐条取并执行微指令机器状态机器状态时时序序系系统统IR状态状态REGREGAR控制存储器控制存储器CMIR地址地址译码器译码器微地址形成电路微地址形成电路uOPuOP控制译码电路控制译码电路所有的所有的uOP控制信号控制信号形成形成电路电路uOP控制控制 顺序控制顺序控制PCCM(AR)IRARAR下条下条微指令地址微指令地址形成形成uOP控制信号控制信号部件实现部件实现uOP功能功能形成形成下条微下条微指令地址指令地址操作控制操作控制顺序控制顺序控制2、微程序控制器组成原理、微程序控制器组成原理基本组
24、成，微指令、机器指令的执行过程，工作原理基本组成，微指令、机器指令的执行过程，工作原理3、微指令格式及编码格式、微指令格式及编码格式水平型水平型/垂直型，操作控制字段编码方式垂直型，操作控制字段编码方式(3种种)4、微指令地址形成方式、微指令地址形成方式-顺序控制字段顺序控制字段编码方式编码方式计数器法、下址法、方式应用计数器法、下址法、方式应用5、微程序控制器设计、微程序控制器设计形成形成OP命令序列命令序列特征特征抽取抽取微指令微指令格式格式设计设计相关电路相关电路设计设计微程序微程序设计设计实现实现CPU工作流程工作流程(循环循环)执行执行翻译翻译约定约定实现实现学习目标：学习目标：掌握
25、基本原理，进行量化分析；掌握基本原理，进行量化分析；设计给定指令系统对应的设计给定指令系统对应的CPU。五、五、CPU举例举例六、指令流水技术六、指令流水技术8086CPU的基本参数、基本结构、存储管理、控制器组成；的基本参数、基本结构、存储管理、控制器组成；1、流水线基本原理、流水线基本原理工作原理（器件分离、时间重叠）工作原理（器件分离、时间重叠）、基本要求、分类、性能、基本要求、分类、性能2、流水线相关处理、流水线相关处理结构相关、数据相关、控制相关的处理方法与硬件配置结构相关、数据相关、控制相关的处理方法与硬件配置3、高性能流水线、高性能流水线超级流水线、超标量流水线、超长指令字超级流
26、水线、超标量流水线、超长指令字(VLIW)流水线流水线第第8章章总线及互连总线及互连一、总线概述一、总线概述定义、分类定义、分类(含组成含组成)、特性、特性、性能指标性能指标二、总线传输与控制二、总线传输与控制*操作步骤：操作步骤：4个阶段的任务个阶段的任务（总线请求与仲裁阶段、寻址阶段（总线请求与仲裁阶段、寻址阶段数据传送阶段、结束阶段）数据传送阶段、结束阶段），各部件动作；，各部件动作；*总线仲裁：总线仲裁：3种方式种方式（链式查询方式链式查询方式 、计数器定时查询方式计数器定时查询方式 、独立请求方独立请求方 式式）的信号线连接、的信号线连接、仲裁原理仲裁原理及特点；及特点；*总线定时：
27、总线定时：3种协议种协议（同步协议、异步协议、半同步协议同步协议、异步协议、半同步协议）的的定时及传定时及传输原理输原理、信号线及特点；、信号线及特点；*传输模式、总线标准：传输模式、总线标准：三、总线互连结构三、总线互连结构*互连结构：互连结构：单总线及特点，多总线与提高性能方法；单总线及特点，多总线与提高性能方法；*互连实现：互连实现：接口单元种类、接口单元功能接口单元种类、接口单元功能五、影响总线带宽的因素五、影响总线带宽的因素(1)数据总线宽度；数据总线宽度；(2)信号线是专用还是分时复用；信号线是专用还是分时复用；(3)是否允许大数据块传送。是否允许大数据块传送。四、总线带宽的计算及
28、串行总线异步通信四、总线带宽的计算及串行总线异步通信第第9章章输入输出系统输入输出系统2、I/O设备与主机的联系设备与主机的联系编址方式及其编址方式及其影响影响，寻址实现，联络方式，寻址实现，联络方式一、一、I/O系统组成系统组成1、I/O系统组成系统组成目标目标(可扩展性、可扩展性、CPU性能性能)，组成，组成(设备设备+接口接口+管理，管理，I/O指令指令)3、I/O传送控制方式传送控制方式目标目标(减少占用减少占用CPU时间、提高传送速度时间、提高传送速度)，控制方式，控制方式二、二、I/O设备设备1、I/O设备设备键盘、鼠标、显示器、打印机的组成及工作原理键盘、鼠标、显示器、打印机的组
29、成及工作原理磁盘磁盘MEM的信息记录格式、组成，的信息记录格式、组成，RAID，光盘，光盘MEM2、存储设备、存储设备结构，操作步骤，性能指标结构，操作步骤，性能指标(存储容量、寻址时等存储容量、寻址时等)；1、I/O接口功能接口功能设备选址、数据缓冲、操作中转、信号转换、状态监视设备选址、数据缓冲、操作中转、信号转换、状态监视三、三、I/O接口接口2、I/O接口组成接口组成*硬件组成：硬件组成：功能功能部件，两段式工作过程；部件，两段式工作过程；数据数据总线总线控制控制总线总线地址地址总线总线外外设设信信号号内部控制内部控制逻辑电路逻辑电路数据输出锁存寄存器数据输出锁存寄存器状态寄存器状态寄
30、存器数据输入缓冲寄存器数据输入缓冲寄存器控制寄存器控制寄存器数据总线数据总线缓冲缓冲地址总线地址总线锁存锁存设备选设备选择电路择电路端口地址译码器端口地址译码器信信号号转转换换逻逻辑辑*软件组成：软件组成：I/O端口端口I/O指令指令驱动程序驱动程序四、程序查询方式四、程序查询方式1、程序查询方式流程、程序查询方式流程传送控制原理传送控制原理，接口程序模型；，接口程序模型；2、接口硬件组织、接口硬件组织部件设置部件设置(RD/BS状态状态)，工作过程，工作过程(响应总线操作、触发部件工作响应总线操作、触发部件工作)设备选择电路设备选择电路端口译码电路端口译码电路控制口控制口数据口数据口QSBS
31、R状态口状态口QSRDR测试测试所读状态所读状态N与外设与外设交换交换数据数据读取读取外设状态外设状态Y外设外设就绪就绪?启动启动外设工作外设工作3、无条件传送方式、无条件传送方式传送控制原理传送控制原理(直接操作直接操作)、接口组织、接口组织(无需状态无需状态)五、程序中断方式五、程序中断方式1、中断概念、中断概念*中断与中断中断与中断I/O方式：方式：注意基本概念注意基本概念*中断分类：中断分类：分类分类/应用方法应用方法实现方法实现方法现行程序现行程序中断服务程序中断服务程序指令间指令间处理处理返回返回下条指令下条指令立即立即处理处理返回返回下条下条/当前指令当前指令(请求类型所决定请求
32、类型所决定)系统系统常使用常使用多个请求多个请求/中断源时中断源时常使用常使用中断允许位中断允许位IF中断向量表中断向量表IVT按中断请按中断请求类型求类型中断中断(外外)异常异常(内内)按识别中按识别中断源方法断源方法向量中断向量中断非向量中断非向量中断按中断可按中断可否重叠否重叠单重中断单重中断多重中断多重中断可屏蔽中断可屏蔽中断不可屏蔽中断不可屏蔽中断系统系统可可随意选用随意选用中断响应时中断响应时默认默认2、I/O中断过程中断过程ab中断中断程序程序Bii+1kk+n主存主存当前当前程序程序中断程序中断程序A指令指令i指令指令i+1指令指令k k 指令指令k+nk+n时间时间指令指令m
33、 m 指令指令m+pm+p中断程序中断程序B当前程序当前程序*中断处理中断处理：中断服务中断服务(单重单重/多重区别多重区别)，中断返回，中断返回IVTIVTIProcAddr其他其他空间空间主存主存PC中断请求中断请求判优判优逻辑逻辑中断请求中断请求检测检测逻辑逻辑中断类型号中断类型号中断机构中断机构I/O接口接口I/O接口接口保存现保存现场场逻辑逻辑其它其它REG时序系统时序系统程序程序入口入口获得获得逻辑逻辑中断返中断返回回逻辑逻辑*中断响应：中断响应：步骤，任务及实现方法、步骤，任务及实现方法、I/O中断请求响应条件中断请求响应条件3、I/O中断的组织中断的组织*I/O接口：接口：部件
34、设置，查询部件设置，查询/中断方式的中断方式的选择选择，中断请求中断请求产生产生、中断、中断响应响应、中断请求、中断请求撤消撤消；中断控制器中断控制器(功能，组成功能，组成请求请求REG/编码器编码器)*多重中断：多重中断：尚未服务机构、正在服务机构、比较机构；尚未服务机构、正在服务机构、比较机构；*中断屏蔽：中断屏蔽：增设屏蔽增设屏蔽REG、屏蔽中断请求的实现、屏蔽中断请求的实现*识别中断源：识别中断源：连接方式连接方式(共用请求、独立请求共用请求、独立请求)，判优方式判优方式(软件查询软件查询/串行判优串行判优/并行判优并行判优)，学习目标：学习目标：掌握基本原理，进行量化分析掌握基本原理
35、，进行量化分析EI1、RD1INTR位位(触发器触发器)中断使能位中断使能位EI应用：应用：外部共用式外部共用式内部独立式内部独立式六、六、DMA方式方式1、DMA方式概念方式概念传送控制原理传送控制原理(I/O接口控制传送、批量传送接口控制传送、批量传送)，DMA方式对方式对CPU的要求的要求(负责准备及结束工作、传送时让出总线负责准备及结束工作、传送时让出总线)2、DMA的传送方式的传送方式暂停暂停CPU访问访问/周期挪用周期挪用/与与CPU交替访问方式的交替访问方式的原理及特点原理及特点3、DMA的传送过程的传送过程DMA接口基本组成，预处理、数据传送、后处理的接口基本组成，预处理、数据
36、传送、后处理的功能及实现功能及实现4、DMA的硬件组织的硬件组织基本型基本型DMA接口、增强型接口、增强型DMA接口接口(选择型选择型/多路型多路型)1.用用4k8bits存储器芯片构成存储器芯片构成16k8bits存储器系存储器系统，请画出逻辑结构图，并给出每个芯片的地址统，请画出逻辑结构图，并给出每个芯片的地址范围。范围。解：解：典型例题：典型例题：A13A12A11A0000000110000H0FFFHA13A12A11A0010001111000H1FFFHA13A12A11A0100010112000H2FFFHA13A12A11A0110011113000H3FFFHA13A12
37、CPUA11-A0WED0-D72:4译码译码CE4KX8WECE4KX8WECE4KX8WECE4KX8WE若用若用4k8bits存储器芯片构成存储器芯片构成24k8bits存储器系存储器系统统?地址线指令译码器MDRMARPCIR数据线存储器总线R0YR(n-1)ZALU加减1 C0ALU控制CPU内部单总线组织的数据通路内部单总线组织的数据通路.2.假定假定CPU的数据通路结构如图所示，请写出下列指的数据通路结构如图所示，请写出下列指令的操作控制步序列。令的操作控制步序列。(a)将立即数将立即数NUM加到寄存器加到寄存器R1中；中；(b)将存储单元将存储单元NUM的内容加到寄存器的内容加
38、到寄存器R1中；中；（a）将立即数）将立即数NUM加到寄存器加到寄存器R1中；该指令是双字指令中；该指令是双字指令1PCout，MARin，READ2WMFC3MDRout，IRin4PCout，MARin，READ5WMFC6MDRout，Yin7R1out，ADD，Zin8Zout，R1in，END（b）将将存存储储单单元元NUM的的内内容容加加到到寄寄存存器器R1中中，该该指指令令是是单字指令单字指令1PCout，MARin，READ2WMFC3MDRout，IRin4IR地址段地址段out，MARin，READ5、WMFC6、MDRout，Yin7R1out，ADD，Zin8Zout，
39、R1in，END考试题型考试题型例例1：八位二进制补码所能表示的十进制整数范围是八位二进制补码所能表示的十进制整数范围是_至至_，其补码分别为，其补码分别为和和。例例2：CPU响应某响应某I/O中断请求的条件是无中断请求的条件是无DMA及更高级请求、及更高级请求、该该I/O中断请求有效、中断请求有效、及及。1、选择题（、选择题（2分分13）例例1：集中式总线仲裁中，集中式总线仲裁中，方式对接口电路故障最敏感。方式对接口电路故障最敏感。A.独立请求独立请求B.计数器定时查询计数器定时查询C.菊花链查询菊花链查询 例例2：假定下列带奇偶校验位的字符码均没有数据错误，采用偶假定下列带奇偶校验位的字符
40、码均没有数据错误，采用偶校验方式的字符码是校验方式的字符码是。2、填空题（、填空题（1分分16）例：例：若若X-1011，Y+1101，求，求X原原、-Y补补、X移移，求求X+Y补补，用，用Booth算法求算法求XY。 例：例：简述冯简述冯诺依曼计算机模型的存储程序原理。诺依曼计算机模型的存储程序原理。 例例1：用用1K4位的位的SRAM芯片组成芯片组成2K8位的存储系统，请说明位的存储系统，请说明需多少芯片、画出逻辑结构图需多少芯片、画出逻辑结构图(含引脚含引脚)。例例2：单总线结构单总线结构CPU中，请写出指令中，请写出指令R1(R2)+R3的微操作的微操作步（命令）序列。步（命令）序列。3、计算题（、计算题（6分分4）4、简答题（、简答题（5分分2）5、应用题（、应用题（12分分2）要求：知识点掌握要求：知识点掌握量化分析量化分析及及简单设计简单设计
