CMOS运放设计报告

《CMOS运放设计报告》由会员分享，可在线阅读，更多相关《CMOS运放设计报告（24页珍藏版）》请在金锄头文库上搜索。

1、 CMOS 运算放大器设计报告 班级：微电四班 学号：51070840 姓名：蔡旭浦 设计要求： 电源电压：3.3V，单电源供电 以 PMOS 为输入管 负载电容 Cout=1pF 双端输入，单端输出 低频增益：=70dB 增益带宽积：=10MHz 相位裕度：=60 输出斜率：=10V/us 建立时间：1us 一、总体设计思路： mm0355v.l 库中提供的晶体管本征增益约为 50，为了满足增益要求采用两级放大结构。为兼顾增益和输入电压范围，第一级使用差分输入、两层折叠式共源共栅结构，第二级使用差分放大电路，以电流镜做有源负载，将第一级双端输出转换为单端输出。这样总增益约为本征增益的三次方即

2、 100dB，为频率补偿留下了余量。第一级两层共源共栅结构有很高的输出阻抗， 可预见该输出节点对应的极点离原点最近，频率补偿在该节点进行。整个放大电路使用一个电流源提供偏置。 二、电流源设计： 电流源为放大电路提供偏置，要能够同时提供对 PMOS 和 NMOS的偏置电压，晶体管在漏极电流为 10uA 左右增益达到最大，为了方便产生 10uA100uA 的电流而不使用面积过大的晶体管，初步设计电流源电流为 50uA，电流源电路如图一。 M3 和 M4 构成电流镜，使得左右支路电流 Io相等，当 M1 和 M2都处于饱和区时可得 V(d4)-V(d1)=Io*Rs （1） 根据晶体管电流公式可得

3、（2） 假设 M1 和 M2 的阈值电压相等，令 M2 的宽长比为 M1 的 K 倍，由（1） （2）式可得电流源电流表达式为 图一、电流源电路及节点命名 令 K=16， （W/L）1=1，求得 Rs=15K，为了使 PMOS 和 NMOS 单位宽度电流驱动力相同，将 M4 和 M5 的宽长比设为 16，对 Rs 进行扫描，电源电压由 1V 增至 5V，仿真结果如图二所示，电路网表见附录一，仿真命令： .OP .DC VDD 1 5 0.1 SWEEP Rvalue 12K 18K 1K 由图中曲线可得 Rs 值为 14K 时最理想，同时该电流源有很好的稳定性，当电源电压由 2V 变化到 5V

4、 时电流变化在 5uA 以内。电流图二、电流源仿真结果 源中各节点电压如下： V(d1)=0.784V V(d2)=2.13V V(d4)=1.83V 其中 V(d1)用来驱动 NMOS，过驱动电压为 0.784-0.55=0.234V。V(d2)用来驱动 PMOS，过驱动电压为 3.3-2.13-0.73=0.44V。 三、输入级设计： 为了提供高的增益和大的输入电压范围，输入级采用折叠式共源共栅结构，因为共源共栅结构具有极高的输出阻抗，输出节点上下电流源存在微小的适配也会导致静态工作点严重偏离， 所以还需要采用共模反馈单元来稳定静态工作点。输入级电路如图三所示，对折叠式共源共栅结构，增益预

5、计为(1/3)*50*50，约为 800。 图三、输入级电路 该电路中，M5、M6 通过调整流过 M7 的电流实现共模反馈，M7为差分输入级的尾电流源，M8、M9 为差分输入对管，M1320 为两级共源共栅结构， 均由电流源提供偏置。 M10 用来设定输出节点的静态工作点，M11 为 M7 提供偏置，使差分输入管的静态电流等于流过M12 的电流。 共模反馈原理如下： 假设输出节点上端电流源电流比下端电流源略大，则失配的电流灌入输出节点使得输出节点 out1、out2电压显著升高，输出节点电压的提高使流过 M5、M6 的电流减小，即输入对管灌入节点 X、Y 的电流减小。因为流过 M19、M20

6、的电流等于输出节点下端电流和输入对管电流之和且该值保持不变， 所以输入对管电流减小会使流过输出节点下端的电流增加， 最终当输出节点电压等于 M10 的栅电压时共源共栅结构上下端电流相等。通过反馈使得输出节点的电压稳定在 2.13V 左右。 为使输入电压范围最大要求节点d7电压尽量高， 为保证M5、 M6、M7 饱和， 电源与 d7 之间电压差应大于两个过驱动电压， 所以将节点d7 电压定为 2.5V，节点 d5 电压定为 3V，通过对 M10 的宽度进行扫描分析得当 M10 宽长比为 2/1 时节点 d10 电压电压为 3.11V， 基本满足要求。 为了增大输入尾电流源的并联阻抗， 令M57的

7、宽长比为2/2。因为流过 M19、M20 的电流是输入尾电流源电流和共源共栅电流源电流之和，令其宽长比为 2/1，为减少版图面积和电容，其余晶体管的宽长比均暂定为 1/1，对输入级进行静态工作点的初步仿真，结果显示节点 out1、out2 电压不到 1V，这是因为输出节点上部电流源电流太小，调整 M13、M14 的宽长比为 1.5/1 后交流仿真结果见图四，电路网表见附录一，仿真用信号源及仿真命令： VP IN+ VB DC 0 AC 0.5 EN IN- VB IN+ VB -1 *产生与正向输入端相产生与正向输入端相 *反相位的交流信号反相位的交流信号 VB VB 0 1 *直流偏置直流偏

8、置 .OP .AC DEC 10 10 1G 此时输出节点静态电压为 2.1V， 低频增益为 600， 与理论值接近。 四、输出级设计： 图四、输入级交流仿真结果 输出级将输入级的双端输出转化成单端输出，所以采用电流源做负载的差分放大结构，其增益接近晶体管本征增益。因为第一级的输出电压较高，为了提高输出电压摆幅第二级输入采用 PMOS，这样也能与放大器第一级输入相匹配， 在电压跟随结构中实现低至地电平的摆幅，输出级电路如图五。 下面初步确定晶体管尺寸。为了提高输出驱动能力，该级的晶体管采用较大的尺寸，令 M22、M23 的宽长比为 10/1，考虑到 NMOS与 PMOS 的驱动力不同，将 M2

9、4、M25 暂定为 5/1。为了增大输出级电流源的并联阻抗，同输入级一样令 M21 的宽长比为 15/2。对该级进行 AC 仿真，结果如图六,电路网表见附录一，仿真用信号源及仿真图五、输出级电路 命令： VP OUT1 VB DC 0 AC 0.5 EN OUT2 VB OUT1 VB -1 VB VB 0 1 .OP .AC DEC 10 10 1G 该级低频增益约为 40，与理论基本一致。 五、级联输出及频率补偿： 将输入级和输出级连接起来进行 AC 仿真， 仿真结果见图七。 低频增益大于 10K，单位增益带宽大于 100MHz，但是相位裕度约为 0，图六、输出级交流仿真结果 需要进行补偿

10、。因为输入级输出阻抗很高，同时输入级晶体管面积很大， 对输入级会造成很大的的负载电容， 所以补偿在节点 out1 进行，为了利用弥勒效应减小需要的补偿电容值，在节点 out1 和节点 out之间接入补偿电容，对该电容进行扫描分析得当该电容值为 200fF 时相位裕度大于 60， 单位增益带宽约为 70MHz。 AC 仿真结果见图八。 图七、级联输出交流仿真结果（补偿前） 六、晶体管参数微调、工艺角扫描： 在达到了增益和相位裕度的要求以后，需要对晶体管参数进行调整以提高放大器的综合性能，调整的原则如下：为了提高增益可以增加晶体管长度和减小补偿电容值； 为了提高单位增益带宽可以减小晶体管面积和减小

11、补偿电容值； 为了增加相位裕度可以增大补偿电容值；为了提高输出斜率可以增大输出晶体管尺寸； 为了提高放大器的共模抑制比可以增加作为电流源的晶体管的长度； 放大器的性能受电流源影响很大，为了减小工艺偏差对电流源的影响，可以适当增大 M3、图八、级联输出交流仿真结果（补偿后） M4 的宽度，但是以牺牲带宽为代价。通过多次的调整和仿真，最终电路中各个晶体管的尺寸见附录一， 在该参数下五个工艺角的增益和相位裕度均满足要求。 七、调整完成后放大器性能测试： 1、交流分析 仿真用信号源及仿真命令： VP IN+ VB DC 0 AC 0.5 EN IN- VB IN+ VB -1 VB VB 0 1 .O

12、P .TF V(OUT) VP .AC DEC 10 10 1G 仿真结果见图九，单位增益带宽 14MHz，相位裕度 100，低频增益95dB， 输入端静态电压为1V时输出端静态电压2.4V， 静态功耗425uW。 2、阶跃响应分析 仿真用信号源及仿真命令： RSC OUT IN- 1P *将输出端与反向输入端短路将输出端与反向输入端短路 CLOAD OUT 0 1P VIN IN+ 0 PULSE (0 3 200N 1N 1N 2U 4U) .OP .TRAN 0.1N 10U 图九、放大器性能测试交流仿真 图十、放大器性能测试阶跃响应（零负载） 零负载仿真结果见图十， 输出上升斜率 19

13、V/us， 下降斜率 7.9V/us，输出建立时间均小于 1us。1pF 容性负载仿真结果见图十一，输出跳变沿出现轻微震荡，但是建立时间仍小于 1us。 3、单位增益缓冲分析： 仿真用信号源及仿真命令： RSC IN- OUT 1P VIN IN+ 0 1 .DC VIN 0 3.3 0.1 图十一、放大器性能测试阶跃响应（1pF 容性负载） 仿真结果见图十二，当输入电压范围在 0 到 1.8V 时输出能完全跟随输入。 4、共模抑制比分析 仿真用信号源及仿真命令： RSC IN+ IN- 1P VIN IN- 0 DC 1 AC 1 .AC DEC 10 10 10G 图十二、放大器性能测试单

14、位增益缓冲 仿真结果见图十三，低频共模抑制比为 54dB，在共模输入信号为10MHz 时衰减到 48dB。 5、工艺角分析 仿真用信号源及仿真命令： .ALTER .DEL LIB MM0355V.L TT .LIB MM0355V.L FF .ALTER .DEL LIB MM0355V.L FF 图十三、放大器性能测试共模抑制比 .LIB MM0355V.L SS .ALTER .DEL LIB MM0355V.L SS .LIB MM0355V.L SF .ALTER .DEL LIB MM0355V.L SF .LIB MM0355V.L FS 工艺角 TT 仿真同图九，其余四个工艺角

15、仿真见图十四至图十七。 图十四、放大器性能测试工艺角扫描（FF） ，低频增益76dB，单位增益带宽 14MHz，相位裕度 100 图十五、放大器性能测试工艺角扫描（SS） ，低频增益 95dB，单位增益带宽 14MHz，相位裕度 100 图十六、放大器性能测试工艺角扫描（SF） ，低频增益 85dB，单位增益带宽 15MHz，相位裕度 100 图十七、放大器性能测试工艺角扫描（FS） ，低频增益 100dB，单位增益带宽 15MHz，相位裕度 110 八、放大器性能分析及结论 放大器的各参数基本符合设计要求，其中相位裕度、静态功耗较为理想，同时输出端向下能够摆动到低电平，可以应用于输入信号很低

16、的单电源系统。但是同理想情况相比还存在很多不足，主要表现在以下几个方面： 放大器的相位响应线性度太低， 容易引起信号的失真；空载输出上升和下降斜率不对称并且斜率不够大；输出驱动能力弱；共模抑制比不够高；虽然五个工艺角对应的性能都满足要求，但是放大器参数对工艺偏差还是太敏感。 以上缺点可以通过改变电路拓扑结构和更加细致的参数调整来改善，但是已经在本设计要求之外，所以不再深究。 附录一、电路网表及仿真命令 FINAL AMP .LIB MM0355V.L TT *CURRENT SOURCE VDD VDD 0 3.3 M1 D1 D4 0 0 NCH W=1U L=1U M2 D2 D1 0 0

17、 NCH W=15U L=1U M3 D2 D2 VDD VDD PCH W=30U L=1U M4 D4 D2 VDD VDD PCH W=30U L=1U RS D4 D1 14K *INPUT FOR INPUT STAGE M5 D5 OUT1 VDD VDD PCH W=2U L=2U M6 D5 OUT2 VDD VDD PCH W=2U L=2U M7 D7 D11 D5 D5 PCH W=2U L=2U M8 X IN+ D7 D7 PCH W=1U L=1U M9 Y IN- D7 D7 PCH W=1U L=1U *CMFB UNIT M10 D10 D2 VDD VDD

18、PCH W=2U L=1U M11 D11 D11 D10 VDD PCH W=1U L=1U M12 D11 D1 0 0 NCH W=1U L=1U *CASCODE UNIT M13 D13 D2 VDD VDD PCH W=1.5U L=1U M14 D14 D2 VDD VDD PCH W=1.5U L=1U M15 OUT1 D4 D13 D13 PCH W=1U L=1U M16 OUT2 D4 D14 D14 PCH W=1U L=1U M17 OUT1 D4 X 0 NCH W=0.5U L=1U M18 OUT2 D4 Y 0 NCH W=0.5U L=1U M19 X D

19、1 0 0 NCH W=2U L=1U M20 Y D1 0 0 NCH W=2U L=1U *OUTPUT STAGE M21 D21 D2 VDD VDD PCH W=15U L=2U M22 D24 OUT2 D21 D21 PCH W=10U L=1U M23 OUT OUT1 D21 21 PCH W=10U L=1U M24 D24 D24 0 0 NCH W=5U L=1U M25 OUT D24 0 0 NCH W=5U L=1U *MILLER COMPENSATION CC OUT1 OUT 200F *NETLIST END*TEST BEGIN* *CORNER SWE

20、EP* *.ALTER *.DEL LIB MM0355V.L TT *.LIB MM0355V.L SS *UNITY-GAIN BUFFER* *RSC IN- OUT 1P *VIN I N+ 0 1.65 *.DC VIN 0 3.3 0.1 *.PROBE *STEP INPUT* *RSC OUT IN- 1P *CLOAD OUT 0 1P *VIN IN+ 0 PULSE (0 3 200N 1N 1N 2U 4U) *.OP *.TRAN 0.1N 10U *.PROBE *AC ANALYSIS* VP IN+ VB DC 0 AC 0.5 EN IN- VB IN+ VB -1 VB VB 0 1 .OP .TF V(OUT) VP .AC DEC 10 10 1G *CMRR ANALYSIS* *RSC IN+ IN- 1P *VIN IN- 0 DC 1 AC 1 *.AC DEC 10 10 10G .END 附录二、完整电路图（由附录二、完整电路图（由 Capture CIS 生成）生成）