时序逻辑电路

《时序逻辑电路》由会员分享，可在线阅读，更多相关《时序逻辑电路（56页珍藏版）》请在金锄头文库上搜索。

1、第第第第5 5章章章章 时序逻辑电路时序逻辑电路时序逻辑电路时序逻辑电路5.1 双稳态触发器双稳态触发器5.2 寄存器寄存器5.3 计数器计数器触发器是构成时序逻辑电路的基本逻辑部件。触发器是构成时序逻辑电路的基本逻辑部件。 它有两个稳定的状态：它有两个稳定的状态：0状态和状态和1状态；状态； 在不同的输入情况下，它可以被置成在不同的输入情况下，它可以被置成0状态或状态或1状态；状态； 当输入信号消失后，所置成的状态能够保持当输入信号消失后，所置成的状态能够保持不变。不变。所以，触发器可以记忆所以，触发器可以记忆1位二值信号。根据逻辑位二值信号。根据逻辑功能的不同，触发器可以分为功能的不同，触

2、发器可以分为RS触发器、触发器、D触触发器、发器、JK触发器、触发器、T和和T触发器；按照结构形触发器；按照结构形式的不同，又可分为基本式的不同，又可分为基本RS触发器、同步触发触发器、同步触发器、主从触发器和边沿触发器。器、主从触发器和边沿触发器。5.1 双稳态触发器双稳态触发器 5.1 基本触发器基本触发器一、基本一、基本RS触发器触发器 1用与非门组成的基本用与非门组成的基本RS触发器触发器 （1 1）电路结构）电路结构: :由两个门电路交叉连接而成。由两个门电路交叉连接而成。置0端置1端低电平有效触发器有两个互补的输出端，触发器有两个互补的输出端，（2）逻辑功能）逻辑功能当Q=1， =

3、0时，称为触发器的1状态。当当 =1=1，Q=0=0时，称为触发器的时，称为触发器的0 0状态。状态。Qn+1R S功能功能Qn功能表功能表 0 1011100置置0 000011R称为置称为置0输入端输入端低电平有效低电平有效Qn+1R S功能功能Qn功能表功能表 0 1置置0 00001触发器有两个互补的输出端，触发器有两个互补的输出端，（2）逻辑功能）逻辑功能当当Q=1=1， =0=0时，称为触发器的时，称为触发器的1 1状态。状态。当当 =1=1，Q=0=0时，称为触发器的时，称为触发器的0 0状态。状态。1 01000111置置1 11101S称为置称为置1输入端输入端低电平有效低电

4、平有效Qn+1R S功能功能Qn功能表功能表 0 1置置0 00001触发器有两个互补的输出端，触发器有两个互补的输出端，（2）逻辑功能）逻辑功能当当Q=1=1， =0=0时，称为触发器的时，称为触发器的1 1状态。状态。当当 =1=1，Q=0=0时，称为触发器的时，称为触发器的0 0状态。状态。1 0置置1 111011 1111100001011保持保持Qn+1R S功能功能Qn功能表功能表 0 1置置0 00001触发器有两个互补的输出端，触发器有两个互补的输出端，（2）逻辑功能）逻辑功能当当Q=1=1， =0=0时，称为触发器的时，称为触发器的1 1状态状态。当当 =1=1，Q=0=0

5、时，称为触发器的时，称为触发器的0 0状态。状态。1 0置置1 111011 1001111011011保持保持0 0不定不定01（3 3）波形分析）波形分析例例1 1 在用与非门组成的基本在用与非门组成的基本RS触发器中，设初始触发器中，设初始0，已，已知输入知输入R、S的波形图，画出两输出端的波形图。的波形图，画出两输出端的波形图。基本触发器的特点总结：基本触发器的特点总结：（1 1）有两个互补的输出端，有两个稳定的状态。）有两个互补的输出端，有两个稳定的状态。（2 2）有复位（有复位（Q Q=0=0）、）、置位（置位（Q Q=1=1）、）、保持原状态三保持原状态三种功能。种功能。（3 3

6、）R R为复位输入端，为复位输入端，S S为置位输入端，可以是低电为置位输入端，可以是低电平有效，也可以是高电平有效，取决于触发器的结平有效，也可以是高电平有效，取决于触发器的结构。构。( (我们讲的是低电平有效我们讲的是低电平有效) )（4 4）无论是复位还是置位，有效信号只需要作用很）无论是复位还是置位，有效信号只需要作用很短的一段时间，即短的一段时间，即“一触即发一触即发”。二、二、 同步同步RS触发器触发器 给给触触发发器器加加一一个个时时钟钟控控制制端端CP，只只有有在在CP端端上上出出现现时时钟钟脉脉冲冲时，触发器的状态才能改变。这种触发器称为时，触发器的状态才能改变。这种触发器称

7、为同步触发器。同步触发器。 1 1同步同步RS触发器的电路结构触发器的电路结构2 2逻辑功能逻辑功能当当CP0 0时，控制门时，控制门G3 3、G4 4关闭，触发器的状态保持不变。关闭，触发器的状态保持不变。当当CP1 1时，时，G3 3、G4 4打开，其输出状态由打开，其输出状态由R、S端的输入信号决定。端的输入信号决定。同同步步RS触触发发器器的的状状态态转转换换分分别别由由R、S和和CP控控制制，其其中中，R、S控制状态转换的方向；控制状态转换的方向；CP控制状态转换的时刻。控制状态转换的时刻。Qn+1R S功能功能Qn功能表功能表 0 1 0 1输出状态输出状态同同S S状态状态110

8、1 1 0 1 0输出状态输出状态同同S S状态状态00011 11 101不定不定0 00 0保持保持01011001011013 3触发器功能的几种表示方法触发器功能的几种表示方法触发器的功能除了可以用功能表表示外，还有几种表示方法：触发器的功能除了可以用功能表表示外，还有几种表示方法： （1）特性方程）特性方程由功能表画出卡诺图得特性方程：由功能表画出卡诺图得特性方程：Qn+1R S功能功能Qn功能表功能表 0 1 0 1输出状态输出状态同同S S状态状态1101 1 0 1 0输出状态输出状态同同S S状态状态00011 11 101不定不定0 00 0保持保持0101（约束条件）（约

9、束条件）（2 2）状态转换图）状态转换图 状状态态转转换换图图表表示示触触发发器器从从一一个个状状态态变变化化到到另另一一个个状状态态或或保保持持原原状不变时，对输入信号的要求。状不变时，对输入信号的要求。Qn+1R S功能功能Qn功能表功能表 0 1 0 1输出状态输出状态同同S S状态状态1101 1 0 1 0输出状态输出状态同同S S状态状态00011 11 101不定不定0 00 0保持保持0101在数字电路中，凡根据输入信号在数字电路中，凡根据输入信号R、S情况的不同，具有置情况的不同，具有置0、置、置1和和保持功能的电路，都称为保持功能的电路，都称为RS触发器触发器。 （3）驱动

10、表）驱动表 驱驱动动表表是是用用表表格格的的方方式式表表示示触触发发器器从从一一个个状状态态变变化化到到另另一一个状态或保持原状态不变时，对输入信号的要求。个状态或保持原状态不变时，对输入信号的要求。Qn+1R S功能功能Qn功能表功能表 0 1 0 1输出状态输出状态同同S S状态状态1101 1 0 1 0输出状态输出状态同同S S状态状态00011 11 101不定不定0 00 0保持保持01010 00 11 01 1Qn Qn+1 00 11 00 R S RS触发器的驱动表触发器的驱动表 （4）波形图）波形图 已知同步已知同步RS触发器的输入波形，画出输出波形图。触发器的输入波形，

11、画出输出波形图。 4同步触发器存在的问题同步触发器存在的问题空翻空翻由由于于在在CP=1期期间间，G3、G4门门都都是是开开着着的的，都都能能接接收收R、S信信号号，所所以以，如如果果在在CP=1期间期间R、S发生多次变化，则触发器的状态也可能发生多次翻转。发生多次变化，则触发器的状态也可能发生多次翻转。在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做在一个时钟脉冲周期中，触发器发生多次翻转的现象叫做空翻空翻。 有效翻转有效翻转 空翻空翻三、三、 主从主从JK触发器触发器1 1电路结构电路结构 将将触触发发器器的的两两个个互互补补的的输输出出端端信信号号通通过过两两根根反反馈馈线线分分别别引

12、引到到输输入入 端端 的的 G7、 G8门门，这这样样，就就构构成了成了JK触发器。触发器。2 2工作原理工作原理Qn+1J K功能功能QnJK触发器触发器功能表功能表 0 1 0 1输出状态输出状态同同J J状态状态0001 1 0 1 0输出状态输出状态同同J J状态状态11011 11 101100 00 0保持保持0101Qn+!=Qn1101011010101101103 3JKJK触发器逻辑功能的几种表示方法触发器逻辑功能的几种表示方法(1(1）功能表：）功能表：（2 2）特性方程：）特性方程：Qn+1J K功能功能QnJK触发器触发器功能表功能表 0 1 0 1输出状态输出状态同

13、同J J状态状态0001 1 0 1 0输出状态输出状态同同J J状态状态11011 11 101100 00 0保持保持0101Qn+1=Qn（3 3）状态转换图）状态转换图（4 4）驱动表）驱动表0 00 11 01 1Qn Qn+10 1 1 0J K JK触发器的驱动表触发器的驱动表 Qn+1J K功能功能QnJK触发器触发器功能表功能表 0 1 0 1输出状态输出状态同同J J状态状态0001 1 0 1 0输出状态输出状态同同J J状态状态11011 11 101100 00 0保持保持0101Qn=Qn例例 已知主从已知主从JK触发器触发器J、K的波形如图所示，画出输出的波形如图

14、所示，画出输出Q的波的波形图（设初始状态为形图（设初始状态为0）。）。在在画画主主从从触触发发器器的的波波形形图图时时，应应注注意意以以下下两两点点：（1 1）触触发发器器的的触触发翻转发生在时钟脉冲的触发沿（这里是下降沿）发翻转发生在时钟脉冲的触发沿（这里是下降沿）（2）判判断断触触发发器器次次态态的的依依据据是是时时钟钟脉脉冲冲下下降降沿沿前前一一瞬瞬间间输输入入端端的的状态。状态。四、主从四、主从T触发器和触发器和T触发器触发器将将JK触发器的触发器的J和和K相连作为相连作为T输入端就构成了输入端就构成了T触发器触发器。T触发器特性方程：触发器特性方程：0 00 11 01 1 T Qn

15、 0 1 1 0 Qn+1 功能功能 T触发器的功能表触发器的功能表 Qn+1= QnQn+1= Qn 当当T触发器的输入端为触发器的输入端为T=1时，时， 称为称为T触发器。触发器。T触发器的特性方程：触发器的特性方程：CPQ1CP五、五、D触发器触发器 1 1D触发器的逻辑功能触发器的逻辑功能 D触发器只有一个触发输入端触发器只有一个触发输入端D，因此，逻辑关系非常简单；因此，逻辑关系非常简单；D触发器的特性方程为：触发器的特性方程为：Qn+1n+1= =D0011D0101Qn0011Qn+1输出状态输出状态同同D状态状态 功能功能D触发器的功能表触发器的功能表D触发器的状态转换图：触发

16、器的状态转换图：0011D0101Qn0011Qn+1输出状输出状态同态同D状态状态 功能功能D触发器的触发器的功能表功能表例例 已知已知D D触发器的输入波形，画出输出波形图。触发器的输入波形，画出输出波形图。解解：在波形图时，应注意以下两点：在波形图时，应注意以下两点：（1 1）触发器的触发翻转发生在）触发器的触发翻转发生在CPCP的上升沿。的上升沿。（2 2）判断触发器次态的依据是）判断触发器次态的依据是CPCP上升沿前一瞬间输入端上升沿前一瞬间输入端D D的状态。的状态。六、触发器应用举例六、触发器应用举例 例例 设设计计一一个个3人人抢抢答答电电路路。3人人A、B、C各各控控制制一一

17、个个按按键键开开关关KA、KB、KC和和一一个个发发光光二二极极管管DA、DB、DC。谁谁先先按按下下开开关关，谁谁的的发发光光二二极极管管亮亮，同同时时使使其其他他人人的的抢抢答答信信号号无效无效。 利用触发器的利用触发器的“记忆记忆”作用，使抢答电路工作更可靠、稳作用，使抢答电路工作更可靠、稳定。定。时序逻辑电路的基本概念时序逻辑电路的基本概念一、一、 时序逻辑电路的结构及特点时序逻辑电路的结构及特点 时时序序逻逻辑辑电电路路任任何何一一个个时时刻刻的的输输出出状状态态不不仅仅取取决决于于当当时时的的输输入信号，还与电路的原状态有关入信号，还与电路的原状态有关。 时序电路的特点：（时序电路

18、的特点：（1 1）含有记忆元件（最常用的是触发器）。）含有记忆元件（最常用的是触发器）。 （2 2）具有反馈通道。具有反馈通道。分析时序逻辑电路的一般步骤分析时序逻辑电路的一般步骤 1 1由逻辑图写出下列各逻辑方程式：由逻辑图写出下列各逻辑方程式： （1 1）各触发器的时钟方程。）各触发器的时钟方程。 （2 2）时序电路的输出方程。）时序电路的输出方程。 （3 3）各触发器的驱动方程。）各触发器的驱动方程。 2 2将将驱驱动动方方程程代代入入相相应应触触发发器器的的特特性性方方程程，求求得得时时序序逻逻辑辑电电路路的状态方程。的状态方程。 3 3根根据据状状态态方方程程和和输输出出方方程程，列

19、列出出该该时时序序电电路路的的状状态态表表，画画出出状态图或时序图。状态图或时序图。 4根根据据电电路路的的状状态态表表或或状状态态图图说说明明给给定定时时序序逻逻辑辑电电路路的的逻逻辑辑功功能。能。时序逻辑电路的一般分析方法时序逻辑电路的一般分析方法在数字电路中，用来存放二进制数据或代码的电路称在数字电路中，用来存放二进制数据或代码的电路称为为寄存器寄存器寄存器寄存器。寄寄存存器器是是由由具具有有存存储储功功能能的的触触发发器器组组合合起起来来构构成成的的。一一个个触触发发器器可可以以存存储储1位位二二进进制制代代码码，存存放放n位位二二进进制制代码的寄存器，需用代码的寄存器，需用n个触发器

20、来构成。个触发器来构成。按按照照功功能能的的不不同同，可可将将寄寄存存器器分分为为数数码码寄寄存存器器和和移移位位寄寄存存器器两两大大类类。数数数数码码码码寄寄寄寄存存存存器器器器只只能能并并行行送送入入数数据据，需需要要时时也也只只能能并并行行输输出出。移移移移位位位位寄寄寄寄存存存存器器器器中中的的数数据据可可以以在在移移位位脉脉冲冲作作用用下下依依次次逐逐位位右右移移或或左左移移，数数据据既既可可以以并并行行输输入入、并并行行输输出出，也也可可以以串串行行输输入入、串串行行输输出出，还还可可以以并并行行输输入入、串串行行输输出出，串串行行输输入入、并并行行输输出出，十十分分灵灵活，用途也

21、很广。活，用途也很广。5.2 寄存器寄存器一、一、 数码寄存器数码寄存器无论寄存器中原来的内容是什么，只要送数控制时钟脉冲无论寄存器中原来的内容是什么，只要送数控制时钟脉冲CP上升沿到来，加在并行数据输入端的数据上升沿到来，加在并行数据输入端的数据D0D3，就立即被就立即被送入进寄存器中，即有：送入进寄存器中，即有：二二、移位寄存器、移位寄存器 移移位位寄寄存存器器不不但但可可以以寄寄存存数数码码，而而且且在在移移位位脉脉冲冲作作用用下下，寄存器中的数码可根据需要向左或向右移动寄存器中的数码可根据需要向左或向右移动1 1位。位。1 1单向移位寄存器单向移位寄存器 （1 1）右移寄存器（）右移寄

22、存器（D触发器组成的触发器组成的4 4位右移寄存器）位右移寄存器）右移寄存器的结构特点：右移寄存器的结构特点：左边触发器的输出端接右邻触发器的输入端。左边触发器的输出端接右邻触发器的输入端。移位脉冲移位脉冲输入数码输入数码输输 出出CPDIQ0 Q1 Q2 Q300 0 0 0 设移位寄存器的初始状态为设移位寄存器的初始状态为0000，串行输入数码，串行输入数码DI=1101，从高从高位到低位依次输入。其位到低位依次输入。其状态表如下：状态表如下：111 0 0 01 1 0 012030 1 1 0141 0 1 1右移寄存器的时序图：右移寄存器的时序图： 由于右移寄存器移位的方向由于右移寄

23、存器移位的方向为为DIQ0 0Q1 1Q2 2Q3 3，所以又所以又称称上移寄存器上移寄存器。 在在4 4个个CPCP作作用用下下，输输入入的的4 4位位串串行行数数码码11011101全全部部存存入入了了寄寄存存器器中。中。这种方式称为这种方式称为串行输入方式串行输入方式。移位脉冲移位脉冲输入数码输入数码输输 出出CPDIQ0 Q1 Q2 Q30123411010 0 0 01 0 0 01 1 0 00 1 1 01 0 1 1（2 2）左移寄存器）左移寄存器 2 2 双向移位寄存器双向移位寄存器 将将右右移移寄寄存存器器和和左左移移寄寄存存器器组组合合起起来来，并并引引入入一一控控制制端

24、端S便便构构成成既可左移又可右移的双向移位寄存器。既可左移又可右移的双向移位寄存器。左移寄存器的结构特点：左移寄存器的结构特点：右边触发器的输出端接左邻触发器的输入端。右边触发器的输出端接左邻触发器的输入端。计数器计数器用以统计输入脉冲用以统计输入脉冲CPCP个数的电路。个数的电路。 5.3 5.3 计数器计数器计数器的分类：计数器的分类：（2 2）按按数数字字的的增增减减趋趋势势可可分分为为加加法法计计数数器器、减减法计数器和可逆计数器。法计数器和可逆计数器。（1 1）按按计计数数进进制制可可分分为为二二进进制制计计数数器器和和非非二二进进制计数器。制计数器。非二进制计数器中最典型的是十进制

25、计数器。非二进制计数器中最典型的是十进制计数器。（3 3）按按计计数数器器中中触触发发器器翻翻转转是是否否与与计计数数脉脉冲冲同同步分为同步计数器和异步计数器。步分为同步计数器和异步计数器。 一、二进制计数器一、二进制计数器1 1二进制异步计数器二进制异步计数器 （1 1）二进制异步加法计数器（）二进制异步加法计数器（4 4位）位） 工作原理：工作原理： 4个个JK触发器都接成触发器都接成T触发器。触发器。 每当每当Q2由由1变变0，FF3向相反的状态翻转一次。向相反的状态翻转一次。 每来一个每来一个CP的下降沿时，的下降沿时，FF0向相反的状态翻转一次；向相反的状态翻转一次； 每当每当Q0由

26、由1变变0，FF1向相反的状态翻转一次；向相反的状态翻转一次； 每当每当Q1由由1变变0，FF2向相反的状态翻转一次；向相反的状态翻转一次；用用“观察法观察法”作出该电路的时序波形图和状态图。作出该电路的时序波形图和状态图。由由时时序序图图可可以以看看出出，Q0 0、Ql、Q2 2、Q3 3的的周周期期分分别别是是计计数数脉脉冲冲( (CP) )周周期的期的2 2倍、倍、4 4倍、倍、8 8倍、倍、1616倍，因而计数器也可作为分频器。倍，因而计数器也可作为分频器。（2 2）二进制异步减法计数器）二进制异步减法计数器用用4 4个上升沿触发的个上升沿触发的D触发器组成的触发器组成的4 4位异步二

27、进制减法计数器。位异步二进制减法计数器。 工作原理：工作原理：D触发器也都接成触发器也都接成T触发器触发器。 由由于于是是上上升升沿沿触触发发，则则应应将将低低位位触触发发器器的的Q端端与与相相邻邻高高位位触发器的时钟脉冲输入端相连，即从触发器的时钟脉冲输入端相连，即从Q端取借位信号。端取借位信号。 它也同样具有分频作用。它也同样具有分频作用。二进制异步减法计数器的二进制异步减法计数器的时序波形图和状态图。时序波形图和状态图。 在在异异步步计计数数器器中中，高高位位触触发发器器的的状状态态翻翻转转必必须须在在相相邻邻触触发发器器产产生生进进位位信信号号（加加计计数数）或或借借位位信信号号（减减

28、计计数数）之之后后才才能能实实现现，所所以以工工作作速速度度较较低低。为为了提高计数速度，可采用同步计数器。了提高计数速度，可采用同步计数器。 二、非二进制计数器二、非二进制计数器N进制计数器又称模进制计数器又称模N计数器。计数器。当当N=2n时，就是前面讨论的时，就是前面讨论的n位二进制计数器；位二进制计数器；当当N2n时时，为为非非二二进进制制计计数数器器。非非二二进进制制计计数数器中最常用的是十进制计数器。器中最常用的是十进制计数器。1 1 84218421BCD码同步十进制加法计数器码同步十进制加法计数器用前面介绍的同步时序逻辑电路分析方法对该电路进行分析。用前面介绍的同步时序逻辑电路

29、分析方法对该电路进行分析。（1）写出驱动方程：）写出驱动方程：然后将各驱动方程代入然后将各驱动方程代入JK触发器的特性方程，得各触发器的次态方程触发器的特性方程，得各触发器的次态方程:（2）转换成次态方程：）转换成次态方程： 先写出先写出JK触发器的特性方程触发器的特性方程（3）作状态转换表。）作状态转换表。设初态为设初态为Q3 3Q2 2Q1 1Q0 0=0000=0000，代入次态方程进行计算，得状态转换表。代入次态方程进行计算，得状态转换表。现现 态态次次 态态Q3 n Q2 n Q1 n Q0 n Q3 n+1 Q2 n+1 Q1 n+1 Q0 n+1 0 0 0 010000 0 0

30、 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 1010011000010000010100110111000011001（4 4）作状态图）作状态图 和时序图。和时序图。（5）检查电路能否自启动）检查电路能否自启动 用用同同样样的的分分析析方方法法分分别别求求出出6种种无无效效状状态态下下的的次次态态，得得到到完完整整的的状状态态转转换图。换图。 由由于于电电路路中中有有4个个触触发发器器，它它们们的的状状态态组组合合共共有有16种种。而而在在8421BCD码码计计数器中只用了数器中只用了10种，称为有效状态。其余种，称为有效

31、状态。其余6种状态称为无效状态。种状态称为无效状态。 当当由由于于某某种种原原因因，使使计计数数器器进进入入无无效效状状态态时时，如如果果能能在在时时钟钟信信号号作作用用下，最终进入有效状态，我们就称该电路具有下，最终进入有效状态，我们就称该电路具有自启动自启动能力能力。可见，该计数器能够自启动。可见，该计数器能够自启动。28421BCD码异步十进制加法计数器码异步十进制加法计数器CP2 2= =Q1 1 （当（当FF1 1的的Q1 1由由1010时，时，Q2 2才可能改变状态。）才可能改变状态。）用前面介绍的异步时序逻辑电路分析方法对该电路进行分析：用前面介绍的异步时序逻辑电路分析方法对该电

32、路进行分析：（1 1）写出各逻辑方程式。）写出各逻辑方程式。 时钟方程：时钟方程： CP0 0= =CP （时钟脉冲源的下降沿触发。）时钟脉冲源的下降沿触发。）CP1 1= =Q0 0 （当（当FF0 0的的Q0 0由由1010时，时，Q1 1才可能改变状态。才可能改变状态。) )CP3 3= =Q0 0 （当（当FF0 0的的Q0 0由由1010时，时，Q3 3才可能改变状态才可能改变状态) )各触发器的驱动方程：各触发器的驱动方程：（2）将各驱动方程代入）将各驱动方程代入JK触发器的特性方程，得各触发器的次触发器的特性方程，得各触发器的次态方程：态方程：（CP由由10时此式有效）时此式有效

33、） （Q0由由10时此式有效）时此式有效） （Q1由由10时此式有效）时此式有效） （Q0由由10时此式有效）时此式有效） （3）作状态转换表。）作状态转换表。设初态为设初态为Q3Q2Q1Q0=0000，代入次态方程进行计算，得状态转换表。代入次态方程进行计算，得状态转换表。（CP由由10时）时） （Q0由由10时）时） （Q1由由10时）时） （Q0由由10时）时） 现现 态态次次 态态时钟脉冲时钟脉冲Q3 n Q2 n Q1 n Q0Q3 n+1 Q2 n+1 Q1 n+1 Q0 n+1 CP3 CP2 CP1 CP00 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00

34、 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11000010011000010000010100110111000011001000000000000000001举例举例例：例：试分析如图所示的时序逻辑电路。试分析如图所示的时序逻辑电路。解：该电路为同步时序逻辑电路，时钟方程可以不写。解：该电路为同步时序逻辑电路，时钟方程可以不写。（1）写出输出方程：）写出输出方程： （2 2）写出驱动方程：）写出驱动方程：（3）写出）写出JK触发器的特性方程，然后将各驱动方程代入触发器的特性方程，然后将各驱动方程代入JK触发器的触发器的特性方程，得各触发器的次态方程：特性方程，得各触发

35、器的次态方程：（4）作状态转换表及状态图）作状态转换表及状态图 当当X=0时：触发器的次态方程简化为：时：触发器的次态方程简化为：作出作出X=0的状态表：的状态表：输出方程简化为：输出方程简化为：现现 态态次次 态态输输 出出Q1 n Q0 n Q1 n+1 Q0 n+1 Z 0 00 1 0 11 0 0 1 0 0 0 0 1 当当X=1时：触发器的次态方程简化为：时：触发器的次态方程简化为：作出作出X=1的状态表：的状态表：将将X=0与与X=1的状态图合并起来得完整的状态图。的状态图合并起来得完整的状态图。输出方程简化为：输出方程简化为：各触发器的次态方程：各触发器的次态方程：现现 态态

36、次次 态态输输 出出Q1 n Q0 n Q1 n+1 Q0 n+1 Z 0 01 0 1 00 1 1 0 1 0 0 0 0 根据状态表或状态图，根据状态表或状态图， 可画出在可画出在CP脉冲作用下电路的时序图。脉冲作用下电路的时序图。（5 5）画时序波形图。）画时序波形图。（6 6）逻辑功能分析：）逻辑功能分析： 当当X=1=1时，按照减时，按照减1 1规律规律从从1001001010010010循环变化，循环变化，并每当转换为并每当转换为0000状态（最小数）时，状态（最小数）时，输出输出Z=1=1。 该电路一共有该电路一共有3 3个状态个状态0000、0101、1010。 当当X=0=0时，按照加时，按照加1 1规律从规律从0001100000011000循环变化，循环变化，并每当转换为并每当转换为1010状态（最大数）时，输出状态（最大数）时，输出Z=1=1。所以该电路是一个可控的所以该电路是一个可控的3 3进制计数器。进制计数器。