《IC工艺几种IC工艺流程》由会员分享，可在线阅读，更多相关《IC工艺几种IC工艺流程（46页珍藏版）》请在金锄头文库上搜索。
1、第五单元：集成技术简介第五单元：集成技术简介第十二章：几种第十二章：几种IC工艺流程工艺流程 12.1. CMOS工艺工艺 After studying the material in this chapter, you will be able to:1.Draw a diagram showing how a typical wafer flows in a sub-micron CMOS IC fab.2.画出典型的流程图画出典型的流程图2.Give an overview of the six major process areas and the sort/test area in
2、the wafer fab.3.对对6种主要工艺的应用和测试有大概的认识种主要工艺的应用和测试有大概的认识3.For each of the 14 CMOS manufacturing steps, describe its primary purpose.4.描述描述CMOS工艺工艺14个步骤的主要目的个步骤的主要目的4.Discuss the key process and equipment used in each CMOS manufacturing step.5.能讨论每一步流程的关键工艺和设备能讨论每一步流程的关键工艺和设备 Major Fabrication Steps in
3、MOS Process FlowOxidation(Field oxide)Silicon substrateSilicon dioxideSilicon dioxideoxygenPhotoresistDevelopoxideoxidePhotoresistCoatingphotoresistphotoresistMask-WaferAlignment and ExposureMaskUV lightExposed PhotoresistexposedexposedphotoresistphotoresistGGSDActive Regionstop nitridetop nitrideSD
4、GGsilicon nitridesilicon nitrideNitrideDepositionContact holesSDGGContactEtchIon ImplantationresistresistresistoxoxDGScanning ion beamSMetal Deposition and EtchdrainSDGGMetal contacts PolysiliconDepositionpolysiliconpolysiliconSilane gasDopant gasOxidation(Gate oxide)gate oxidegate oxideoxygenPhotor
5、esistStripoxideoxideRF PowerRF PowerIonized oxygen gasOxideEtchphotoresistphotoresistoxideoxideRF PowerRF Power Ionized CF4 gasPolysiliconMask and EtchRF PowerRF PoweroxideoxideoxideIonized CCl4 gaspoly gatepoly gateRF PowerRF PowerCMOS Process FlowOverview of Areas in a Wafer FabDiffusionPhotolitho
6、graphyEtchIon ImplantThin FilmsPolish Model of Typical Wafer Flow in a Sub-Micron CMOS IC FabTest/SortImplantDiffusionEtchPolishPhotoCompleted WaferUnpatterned WaferWafer StartThin FilmsWafer Fabrication (front-end) Simplified Schematic of High-Temperature FurnaceGas flowcontrollerTemperaturecontrol
7、lerPressurecontrollerHeater 1Heater 2Heater 3ExhaustProcess gasQuartz tubeThree-zoneHeating ElementsTemperature-setting voltagesThermocouplemeasurementsPhotolithography Bay in a Sub-micron Wafer FabLoad StationVapor PrimeSoft BakeCool PlateCool PlateHard BakeTransfer StationResist CoatDevelop-RinseE
8、dge-Bead RemovalWafer Transfer SystemWafer CassettesWafer Stepper (Alignment/Exposure System)Simplified Schematic of a Photolithography Processing ModuleSimplified Schematic of Dry Plasma Etchere-e-R+Glow discharge (plasma)Gas distribution baffleHigh-frequency energyFlow of byproducts and process ga
9、sesAnode electrodeElectromagnetic fieldFree electronIon sheathChamber wallPositive ionEtchant gas entering gas inletRF coax cablePhotonWaferCathode electrodeRadical chemicalVacuum lineExhaust to vacuum pumpVacuum gaugee-Simplified Schematic of Ion ImplanterIon sourceAnalyzing magnetAcceleration colu
10、mnBeamline tubeIon beamPlasmaGraphiteProcess chamberScanning diskMass resolving slitHeavy ionsGas cabinetFilamentExtraction assemblyLighter ionsThin Film Metallization BaySimplified Schematics of CVD Processing SystemCapacitive-coupled RF inputSusceptorHeat lamps WaferGas inletExhaustChemical vapor
11、depositionProcess chamberCVD cluster toolPolish Bay in a Sub-micron Wafer Fab1.Twin-well Implants2.双阱注入双阱注入2.Shallow Trench Isolation 3.浅槽隔离浅槽隔离3.Gate Structure4.多晶硅栅结构多晶硅栅结构4.Lightly Doped Drain Implants5.轻掺杂漏注入轻掺杂漏注入5.Sidewall Spacer6.侧墙形成侧墙形成 6.Source/Drain Implants7.源源/漏注入漏注入7.Contact Formation8
12、.接触孔形成接触孔形成Passivation layerBonding pad metalp+ Silicon substrateLI oxideSTIn-wellp-wellILD-1ILD-2ILD-3ILD-4ILD-5M-1M-2M-3 M-4Poly gatep- Epitaxial layerpp+ILD-6LI metalViapp+pp+n+n+n+2314567891011121314CMOS Manufacturing Steps 8.Local Interconnect9.局部互连局部互连9.Interlayer Dielectric to Via-110.通孔通孔1和金
13、属塞和金属塞1的形成的形成10.First Metal Layer11.金属金属1互连互连11.Second ILD to Via-212.通孔通孔2和金属塞和金属塞2的形成的形成12.Second Metal Layer to Via-313.金属金属2互连互连13.Metal-3 to Pad Etch14.金属金属3 压点形成压点形成14.Parametric Testing15.测试测试Passivation layerBonding pad metalp+ Silicon substrateLI oxideSTIn-wellp-wellILD-1ILD-2ILD-3ILD-4ILD-
14、5M-1M-2M-3 M-4Poly gatep- Epitaxial layerpp+ILD-6LI metalViapp+pp+n+n+n+2314567891011121314CMOS Manufacturing Steps n-well Formation 1-11、外延、外延2、初始氧化：、初始氧化：1000 C干氧，干氧，150；保；保护外延外延层、介、介质屏蔽屏蔽层、减少注入、减少注入损伤、控制注入深度。、控制注入深度。3、第一、第一层掩膜：由光刻胶作掩膜：由光刻胶作为离子注入的掩膜离子注入的掩膜 4、n阱注入：阱注入：200KeV高能磷（高能磷（P）注入，）注入，结深深1 m。
15、5、退火：先、退火：先进行氧等离子体去胶；退火的目的有裸露的行氧等离子体去胶；退火的目的有裸露的Si表面形成氧化阻表面形成氧化阻挡层、再分布、再分布、杂质电激激活、活、消除晶格消除晶格损伤p-well Formation 1-26、第二层掩膜：由光刻胶作为离子注入的掩蔽层；、第二层掩膜：由光刻胶作为离子注入的掩蔽层；检测检测。7、p阱注入：硼（阱注入：硼（B）注入（能量较磷注入时底），）注入（能量较磷注入时底），倒置阱倒置阱8、退火、退火STI Trench Etch9、清洗、清洗10、 1000 C干氧，干氧，150；保护外延层；保护外延层11、Si3N4膜淀积：膜淀积：750 C LPCV
16、D NH3+SiH2Cl2 ；保护有源区；保护有源区；CMP的阻挡材料的阻挡材料12、第三层掩膜：、第三层掩膜：检测检测；由于特征尺寸减小，光刻难度增加。；由于特征尺寸减小，光刻难度增加。13、STI槽刻蚀：槽刻蚀：F基或基或Cl基等离子体刻蚀；检测台阶高度、特征尺基等离子体刻蚀；检测台阶高度、特征尺 寸、和腐蚀缺陷寸、和腐蚀缺陷STI Oxide Fill14、沟槽衬垫氧化：、沟槽衬垫氧化： 1000 C干氧，干氧，150；15|、沟槽、沟槽CVD氧化物填充：可用高速淀积。氧化物填充：可用高速淀积。STI Formation16、沟槽氧化抛光（、沟槽氧化抛光（CMP）：）：17、氮化物去除：
17、热磷酸、氮化物去除：热磷酸Poly Gate Structure Process18、去除氧化层：栅氧化前进行。、去除氧化层：栅氧化前进行。19、栅氧化层生长：完成后立即进行多晶硅淀积（、栅氧化层生长：完成后立即进行多晶硅淀积（5000）20、第四层掩膜：光刻多晶硅栅；深紫外光刻；加抗反射涂层、第四层掩膜：光刻多晶硅栅；深紫外光刻；加抗反射涂层ARC；检测。；检测。21、多晶硅栅刻蚀：先进的各向异性的等离子刻蚀机。、多晶硅栅刻蚀：先进的各向异性的等离子刻蚀机。n- LDD Implant22、第五层掩膜：光刻、第五层掩膜：光刻n- LDD注入区注入区23、 n- LDD注入：注入：As离子低能
18、、浅结注入离子低能、浅结注入24、去胶：、去胶：p- LDD Implant26、第六层掩膜：光刻第六层掩膜：光刻p- LDD注入区注入区27、 p- LDD注入：注入：BF2离子低能、浅结注入离子低能、浅结注入Side Wall Spacer Formation28、淀积、淀积SiO2层：层：1000二氧化硅二氧化硅层；29、 SiO2层反刻：先进的各向异性的等离子刻蚀机；层反刻：先进的各向异性的等离子刻蚀机；无需光刻、并实现侧壁无需光刻、并实现侧壁n+ Source/Drain Implant30、第七层光刻：、第七层光刻：n+源源/漏注入区光刻；漏注入区光刻；31、源、源/漏注入：漏注入
19、：“中中”能量能量As离子注入；实现自对准。离子注入；实现自对准。p+ Source/Drain Implant32、第八层光刻：、第八层光刻：p+源源/漏注入区光刻；漏注入区光刻；33、源、源/漏注入：漏注入：“中中”能量能量B离子注入；实现自对准。离子注入；实现自对准。34、退火：、退火：RTP，1000 C，数秒钟；，数秒钟；Contact Formation35、钛、钛(Ti)的淀积：氩等离子体溅射的淀积：氩等离子体溅射Ti靶，（靶，（PVD）36、退火（合金）：、退火（合金）：700 C，RTP；与；与Si形成形成TiSi2，与与SiO2不反应。不反应。37、刻蚀金属钛：化学方法不腐
20、蚀、刻蚀金属钛：化学方法不腐蚀TiSi2，无需掩膜。，无需掩膜。LI Oxide Dielectric Formation38、Si3N4膜的膜的CVD：作为阻挡层，保护有源区。：作为阻挡层，保护有源区。39、掺杂氧化物膜的、掺杂氧化物膜的CVD：PSG（BPSG），提高介电特性，快速退），提高介电特性，快速退火火熔流熔流平坦化。平坦化。40、氧化层抛光：、氧化层抛光：CMP工艺工艺 8000。41、第九、第九层掩膜：局部互掩膜：局部互连刻刻蚀；形成窄沟槽；形成窄沟槽定义互连金属路径。定义互连金属路径。LI Metal Formation42、金属、金属Ti膜淀积：膜淀积：PVD；充当金属充当
21、金属W与与SiO2间的黏合剂。间的黏合剂。43、氮化钛淀积：立即淀积于、氮化钛淀积：立即淀积于Ti膜表面，膜表面，充当金属充当金属W 的扩散阻挡层。的扩散阻挡层。44、钨（、钨（W）淀积：）淀积：CVD；不用；不用Al的原因是，的原因是，W能填充小孔，且抛光性好。能填充小孔，且抛光性好。45、磨抛、磨抛W：CMP；除去介质膜上的；除去介质膜上的W，完成，完成“大马士革大马士革”工艺。工艺。LI Oxide as a Dielectric for Inlaid LI Metal (Damascene)大马士革工艺Via-1 Formation（多层金属布线间的通孔）46、氧化物膜淀积：、氧化物膜
22、淀积：CVD；SiO247、氧化物膜的磨抛：、氧化物膜的磨抛：CMP； 8000。48、第十层掩膜：光刻多层布线间的连接孔（、第十层掩膜：光刻多层布线间的连接孔（0.25 m)；检测；检测Plug-1 Formation49、淀积、淀积Ti阻挡层：阻挡层：PVD；充当金属充当金属W与与SiO2间的黏合剂。间的黏合剂。50、氮化钛淀积：、氮化钛淀积：CVD；立即淀积于；立即淀积于Ti膜表面，膜表面，充当金属充当金属W 的扩散阻的扩散阻挡层。挡层。51、淀积、淀积W：CVD；形成；形成W塞（塞（Plug）。）。52、磨抛钨：、磨抛钨：CMP；直到第一层的层间介质。；直到第一层的层间介质。SEM M
23、icrographs of Polysilicon, Tungsten LI and Tungsten Plugs PolysiliconTungsten LITungsten plugMag. 17,000 XMetal-1 Interconnect Formation53、金属、金属Ti膜淀积：膜淀积：PVD。54、Al-Cu合金膜淀积：合金膜淀积：PVD。55、氮化钛膜淀积：、氮化钛膜淀积：PVD；作为光刻的抗反射层作为光刻的抗反射层。56、第十一层掩膜：刻金属，形成连线。、第十一层掩膜：刻金属，形成连线。SEM Micrographs of First Metal Layer over
24、 First Set of Tungsten ViasTiN metal capMag. 17,000 XTungsten plugMetal 1, AlVia-2 Formation57、ILD-2间隙填充：间隙填充： ILD-2的形成与第一层层间介质膜的制作相似，的形成与第一层层间介质膜的制作相似，但需要先填充第一层金属刻出的间隙。通常是用高密但需要先填充第一层金属刻出的间隙。通常是用高密度等离子体度等离子体HDPCVD淀积空洞极少的致密氧化物。淀积空洞极少的致密氧化物。 58、 ILD-2氧化物淀积：氧化物淀积：PCVD；SiO259、 ILD-2氧化物平坦化：磨抛氧化物平坦化：磨抛60
25、、第十二层掩膜：用等离子体刻蚀、第十二层掩膜：用等离子体刻蚀ILD-2氧化层通孔。氧化层通孔。Plug-2 Formation61、淀积、淀积Ti阻挡层：阻挡层：PVD；充当金属充当金属W与与SiO2间的黏合剂。间的黏合剂。62、氮化钛淀积：、氮化钛淀积：CVD；立即淀积于；立即淀积于Ti膜表面，膜表面，充当金属充当金属W 的扩散阻的扩散阻挡层。挡层。63、淀积、淀积W：CVD；形成；形成W塞（塞（Plug）。）。64、磨抛钨：、磨抛钨：CMP；直到第一层的层间介质。；直到第一层的层间介质。Metal-2 Interconnect Formation65、淀积、刻蚀金属、淀积、刻蚀金属2：66
26、、填充第三层层间介质间隙：、填充第三层层间介质间隙：67、淀积、平坦化、淀积、平坦化ILD-3氧化物：氧化物：68、刻蚀通孔、刻蚀通孔3、淀积钛、淀积钛/氮化钛、淀积钨、平坦化：氮化钛、淀积钨、平坦化：69、。、。Full 0.18 mm CMOS Cross SectionPassivation layerBonding pad metalp+ Silicon substrateLI oxideSTIn-wellp-wellILD-1ILD-2ILD-3ILD-4ILD-5M-1M-2M-3 M-4Poly gatep- Epitaxial layerpp+n+ILD-6LI metalVi
27、app+pp+n+n+70、顶层氧化层：、顶层氧化层：CVD71、顶层氮化硅：、顶层氮化硅：PVD、2000 “钝化化层”使芯片免受潮使芯片免受潮 气、划气、划伤合沾合沾污等影响等影响72、后低温合金：、后低温合金：进一步加一步加强强金属互金属互连；消除；消除应力。力。该工艺与该工艺与0.18 m工艺工艺基本兼容基本兼容!SEM Micrograph of Cross-section of AMD MicroprocessorWafer Electrical Test using a Micromanipulator Prober(Parametric Testing)要点:1.Draw a
28、diagram showing how a typical wafer flows in a sub-micron CMOS IC fab.2.画出典型的流程图画出典型的流程图2.Give an overview of the six major process areas and the sort/test area in the wafer fab.3.对对6种主要工艺的应用和测试有大概的认识种主要工艺的应用和测试有大概的认识3.For each of the 14 CMOS manufacturing steps, describe its primary purpose.4.描述描述CMOS工艺工艺14个步骤的主要目的个步骤的主要目的4.Discuss the key process and equipment used in each CMOS manufacturing step.5.能讨论每一步流程的关键工艺和设备能讨论每一步流程的关键工艺和设备 123这是一个有电阻的这是一个有电阻的STTL的局部版图的局部版图。1) 画出该版图构成的局部电路图。2) 画出黑色直线位置的截面图。3) 给出工艺流程。衬底，埋层（ ），隔离槽（ ），基区、隔离槽、SBD保护环（ ），发射区、集电区和SBD阴极接触（ ），SBD、引线孔（ ），引线（ ）123123
