《COMS反相器原理》由会员分享，可在线阅读，更多相关《COMS反相器原理（21页珍藏版）》请在金锄头文库上搜索。
1、3.5CMOS电路3.5.13.5.1CMOS反相器工作原理反相器工作原理3.5.23.5.2CMOS反相器的主要特性反相器的主要特性3.5.33.5.3CMOS传输门传输门3.5.43.5.4CMOS逻辑门电路逻辑门电路3.5.53.5.5CMOS电路的锁定效应及电路的锁定效应及 正确使用方法正确使用方法图3- -5- -1 CMOS反相器DGSSGDvOVDDTLT0vI3.5.13.5.1CMOS反相器工作原理反相器工作原理CMOS反反相相器器由由一一个个P沟沟道道增增强强型型MOS管管和和一一个个N沟沟道道增增强强型型MOS管管串串联联组组成成。通通常常P沟沟道道管管作作为为负负载载管
2、管，N沟沟道道管管作作为为输输入管。入管。两两个个MOS管管的的开开启启电电压压VGS(th)P0，通通常常为为了了保保证证正正常常工工作作，要要求求VDD|VGS(th)P|+VGS(th)N。若若输输入入vI为为低低电电平平(如如0V)，则则负负载载管管导通，输入管截止，输出电压接近导通，输入管截止，输出电压接近VDD。若若输输入入vI为为高高电电平平(如如VDD)，则则输输入入管管导导通通，负负载载管管截截止止，输出电压接近输出电压接近0V。图3- -5- -2 CMOS反相器电压传输特性vIvOOVDDVDDVDD+VGS(th)PVGS(th)N 3.5.23.5.2CMOS反相器的
3、主要特性反相器的主要特性电压传输特性和电流传输特性电压传输特性和电流传输特性CMOS反反相相器器的的电电压压传传输输特特性曲线可分为五个工作区。性曲线可分为五个工作区。工工作作区区：由由于于输输入入管管截截止止，故故vO=VDD，处于稳定关态。，处于稳定关态。工工作作区区：PMOS和和NMOS均均处处于于饱饱和和状状态态，特特性性曲曲线线急急剧剧变化，变化，vI值等于阈值电压值等于阈值电压Vth。工工作作区区：负负载载管管截截止止，输输入入管管处处于于非非饱饱和和状状态态，所所以以vO0V，处于稳定的开态。，处于稳定的开态。工作区工作区工作区工作区输入电压输入电压输入电压输入电压v vI I范
4、围范围范围范围PMOSPMOS管管管管NMOSNMOS管管管管输出输出输出输出0 0 v vI I V VGS(th)NGS(th)N非饱和非饱和非饱和非饱和截止截止截止截止v vOO V VDDDDV VGS(th)NGS(th)N v vI I v vOO+ + V VGS(th)PGS(th)P非饱和非饱和非饱和非饱和饱和饱和饱和饱和v vOO+ + V VGS(th)PGS(th)P v vI I v vOO+ + V VGS(th)NGS(th)N饱和饱和饱和饱和饱和饱和饱和饱和v vOO+ + V VGS(th)NGS(th)N v vI I V VDDDD+ + V VGS(th
5、)PGS(th)P饱和饱和饱和饱和非饱和非饱和非饱和非饱和V VDDDD+ + V VGS(th)PGS(th)P v vI I V VDDDD截止截止截止截止非饱和非饱和非饱和非饱和v vOO00表3- -5- -1 CMOS电路MOS管的工作状态表图3- -5- -3 CMOS反相器电流传输特性vIOVDDiDSVDD+VGS(th)PVGS(th)N V thCMOS反反相相器器的的电电流流传传输输特特性性曲曲线线，只只在在工工作作区区时时，由由于于负负载载管管和和输输入入管管都都处处于于饱饱和和导导通通状状态态，会会产产生生一一个个较较大大的的电电流流。其其余余情情况况下下，电电流流都
6、都极小。极小。CMOS反相器具有如下特点：反相器具有如下特点：(1) 静静态态功功耗耗极极低低。在在稳稳定定时时，CMOS反反相相器器工工作作在在工工作作区区和和工工作作区区，总总有有一一个个MOS管管处处于于截截止止状状态态，流流过过的的电电流流为为极极小的漏电流。小的漏电流。(2) 抗抗干干扰扰能能力力较较强强。由由于于其其阈阈值值电电平平近近似似为为0.5VDD，输输入入信信号号变变化化时时，过过渡渡变变化化陡陡峭峭，所所以以低低电电平平噪噪声声容容限限和和高高电电平平噪噪声容限近似相等，且随电源电压升高，抗干扰能力增强。声容限近似相等，且随电源电压升高，抗干扰能力增强。(3) 电电源源
7、利利用用率率高高。VOH=VDD，同同时时由由于于阈阈值值电电压压随随VDD变变化而变化，所以允许化而变化，所以允许VDD有较宽的变化范围，一般为有较宽的变化范围，一般为+3+18V。(4) 输入阻抗高，带负载能力强。输入阻抗高，带负载能力强。图3- -5- -4 CMOS输入保护电路vOVDDTPTNvIC1D2N D1 D1C2PPPNR输入特性和输出特性输入特性和输出特性(1) 输入特性输入特性为为了了保保护护栅栅极极和和衬衬底底之之间间的的栅栅氧氧化化层层不不被被击击穿穿，CMOS输入端都加有保护电路。输入端都加有保护电路。由由于于二二极极管管的的钳钳位位作作用用，使使得得MOS管管在
8、在正正或或负负尖尖峰峰脉脉冲作用下不易发生损坏。冲作用下不易发生损坏。图3- -5- -5 CMOS反相器输入特性vIOVDDiI1V考考虑虑输输入入保保护护电电路路后后，CMOS反反相相器器的的输输入入特特性性如如图图3- -5- -5所示。所示。vO=VOLVDDTNRLvI=VDDTPIOL图3- -5- -6 输出低电平等效电路图3- -5- -7 输出低电平时输出特性VOL(vDSN)OIOL(iDSN)vI(vGSN)(2) 输出特性输出特性a. 低电平输出特性低电平输出特性当当输输入入vI为为高高电电平平时时，负负载载管管截截止止，输输入入管管导导通通，负负载载电电流流IOL灌灌
9、入入输输入入管管，如如图图3- -5- -6 所所示示。灌灌入入的的电电流流就就是是N沟沟道道管管的的iDS，输输出出特特性性曲曲线线如如图图3- -5- -7 所示。所示。输输出出电电阻阻的的大大小小与与vGSN(vI)有有关关，vI越越大大，输输出出电电阻阻越越小小，反相器带负载能力越强。反相器带负载能力越强。VOHVDDTNRLvI=0TPIOH图3- -5- -8 输出高电平等效电路图3- -5- -9 输出高电平时输出特性vSDPOIOH (iSDP)vGSPVDDb. 高电平输出特性高电平输出特性当当输输入入vI为为低低电电平平时时，负负载载管管导导通通，输输入入管管截截止止，负负
10、载载电电流流是是拉拉电电流流，如如图图3- -5- -8所所示示。输输出出电电压压VOH=VDD- -vSDP，拉拉电电流流IOH即即为为iSDP，输输出出特特性性曲曲线线如图如图3- -5- -9所示。所示。由由曲曲线线可可见见，|vGSP|越越大大，负负载载电电流流的的增增加加使使VOH下下降降越越小，带拉电流负载能力就越强。小，带拉电流负载能力就越强。电源特性电源特性CMOS反反相相器器的的电电源源特特性性包包含含工工作作时时的的静静态态功功耗耗和和动动态态功功耗耗。静态功耗非常小，通常可忽略不计。静态功耗非常小，通常可忽略不计。CMOS反反相相器器的的功功耗耗主主要要取取决决于于动动态
11、态功功耗耗，尤尤其其是是在在工工作作频频率率较较高高时时，动动态态功功耗耗比比静静态态功功耗耗大大得得多多。当当CMOS反反相相器器工工作作在在第第工工作作区区时时，将将产产生生瞬瞬时时大大电电流流，从从而而产产生生瞬瞬时时导导通通功功耗耗PT。此此外外，动动态态功功耗耗还还包包括括在在状状态态发发生生变变化化时时，对对负负载载电电容容充、放电所消耗的功耗。充、放电所消耗的功耗。TP图3- -5- -10 CMOS传输门及其逻辑符号VDDCCvO/vIvI/vOvO/vIvI/vOCCTGCvO/vIvI/vOCTN3.5.33.5.3CMOS传输门传输门CMOS传传输输门门是是由由P沟沟道道
12、和和N沟沟道道增增强强型型MOS管管并并联联互互补补组组成。成。当当C=0V，C=VDD时时，两两个个MOS管管都都截截止止。输输出出和和输输入入之之间间呈呈现现高高阻阻抗抗，传传输输门门截截止止。当当C=VDD，C=0V时时，总总有有一一个个MOS管导通，使输出和输入之间呈低阻抗，传输门导通。管导通，使输出和输入之间呈低阻抗，传输门导通。TP图3- -5- -11 传输门高、低电平传输情况VDDC=0C=VDDvOvI=VDDTNDSSDCLTPVDDC=0C=VDDvOvITNSDDSCL(a) 高电平传输高电平传输(b) 低电平传输低电平传输传传输输门门传传输输高高电电平平信信号号时时，
13、若若控控制制信信号号C为为有有效效电电平平，则则传传输输门门导导通通，电电流流从从输输入入端端经经沟沟道道流流向向输输出出端端，向向负负载载电电容容CL充充电，直至输出电平与输入电平相同，完成高电平的传输。电，直至输出电平与输入电平相同，完成高电平的传输。若若传传输输低低电电平平信信号号，电电流流从从输输出出端端流流向向输输入入端端，负负载载电电容容CL经经传传输输门门向向输输入入端端放放电电，输输出出端端从从高高电电平平降降为为与与输输入入端端相相同同的低电平，完成低电平传输。的低电平，完成低电平传输。YVDDT1BTP图3- -5- -12 CMOS与非门TPATNTNT4T3T2YVDD
14、T1B图3- -5- -13 CMOS或非门AT4T3T23.5.43.5.4CMOS逻辑门电路逻辑门电路CMOS与非与非门、门、或非或非门门当当输输入入信信号号为为0时时，与与之之相相连连的的N沟沟道道MOS管管截截止止，P沟沟道道MOS管导通；反之则管导通；反之则N沟道沟道MOS管导通，管导通，P沟道沟道MOS管截止。管截止。YVDDB图3- -5- -14 带缓冲级的与非门A上述电路虽然简单，但存在一些严重缺点：上述电路虽然简单，但存在一些严重缺点：(1) 输出电阻受输入端状态的影响；输出电阻受输入端状态的影响；(2) 当当输输入入端端数数目目增增多多时时，输输出出低低电电平平也也随随着
15、着相相应应提提高高，使使低电平噪声容限降低。低电平噪声容限降低。解解决决方方法法：在在各各输输入入端端、输输出出端端增增加加一一级级反反相相器器，构构成成带带缓冲级的门电路。缓冲级的门电路。带带缓缓冲冲级级的的与与非非门门是是在在或或非非门门的的输输入入端端、输输出出端端接接入入反反相相器器构成的。构成的。VDDEN图3- -5- -15 三态输出CMOS门 结构之一AYVDD1TNTNTPTP三态输出三态输出CMOS门门三三态态输输出出CMOS门门是是在在普普通通门门电电路路上上，增增加加了了控控制制端端和和控控制电路构成，一般有三种结构形式。制电路构成，一般有三种结构形式。第一种形式：第一
16、种形式：在在反反相相器器基基础础上上增增加加一一对对P沟沟道道TP和和N沟沟道道TN MOS管管。当当控控制制端端为为1时时，TP和和TN同同时时截截止止，输输出出呈呈高高阻阻态态；当当控控制制端端为为0时时，TP和和TN同同时时导导通通，反反相相器器正正常常工工作作。该该电电路路为为低低电平有效的三态输出门。电平有效的三态输出门。EN图3- -5- -16 三态输出CMOS门结构之二AYVDD1TNTPAY&TNTPVDDENTNTP第二种形式和第三种形式：第二种形式和第三种形式：EN图3- -5- -17 三态输出CMOS 门结构之三AYVDD1TGA图3- -5- -18 漏极开路输出门
17、VDD11&BVDD2RL漏漏极极开开路路输输出出门门如如图图3- -5- -18所所示示，其原理与其原理与TTL开路输出门相同。开路输出门相同。CMOS电电路路以以其其低低功功耗耗、高高抗抗干干扰扰能能力力等等优优点点得得到到广广泛泛的的应应用用。其其工工作作速速度度已已与与TTL电电路路不不相相上上下下，而而在在低功耗方面远远优于低功耗方面远远优于TTL电路。电路。目目前前国国产产CMOS逻逻辑辑门门有有CC 4000系系列列和和高高速速54HC/74HC系列，主要性能比较如下：系列，主要性能比较如下：25253 3最高工作频率最高工作频率最高工作频率最高工作频率/ /MHzMHz6 69
18、 9262654HC/74HC54HC/74HC系列系列系列系列80809090318318CC4000CC4000系列系列系列系列边沿时间边沿时间边沿时间边沿时间/ /nsns传输延迟传输延迟传输延迟传输延迟/ /nsns电源电压电源电压电源电压电源电压/ /V V系系系系 列列列列表3- -5- -2 CMOS门性能比较P+N+N+N+P+P+N+P+RRWT2T4T6T3T1T5RSP阱阱N衬底衬底VSSS2G2D2D1G1S1vOvIVDD图3- -5- -19 CMOS反相器结构示意图3.5.53.5.5CMOS电路的锁定效应及正确使用方法电路的锁定效应及正确使用方法CMOS电路的锁
19、定效应电路的锁定效应图中的图中的T1T6均为寄生三极管，是产生锁定效应的原因。均为寄生三极管，是产生锁定效应的原因。RvIvOVDDVSST5T6RWT1T2RST3T4P阱阱(N衬底衬底)图3- -5- -20 CMOS锁定效应等效电路寄寄生生三三极极管管等等效效电电路路中中，T1和和T2构构成成了了一一个个正正反反馈馈电电路路。在在CMOS电电路路中中如如果果发发生生了了T1、T2寄寄生生三三极极管管正正反反馈馈导导电电情情况况，称称为为锁锁定定效效应应，或或称称为为可控硅效应可控硅效应。为保证为保证CMOS电路不产生锁定效应，电路不产生锁定效应，vI和和vO必须满足：必须满足：CMOS器
20、件使用时应注意的问题器件使用时应注意的问题(1) 输入电路的静电防护输入电路的静电防护措措施施：运运输输时时最最好好使使用用金金属属屏屏蔽蔽层层作作为为包包装装材材料料；组组装装、调调试试时时，仪仪器器仪仪表表、工工作作台台面面及及烙烙铁铁等等均均应应有有良良好好接接地地；不不使使用的多余输入端不能悬空，以免拾取脉冲干扰。用的多余输入端不能悬空，以免拾取脉冲干扰。(2) 输入端加过流保护输入端加过流保护措措施施：在在可可能能出出现现大大输输入入电电流流的的场场合合必必须须加加过过流流保保护护措措施施。如如在在输输入入端端接接有有低低电电阻阻信信号号源源时时、在在长长线线接接到到输输入入端端时时
21、、在在输输入端接有大电容时等，均应在输入端接入保护电阻入端接有大电容时等，均应在输入端接入保护电阻RP。(3) 防止防止CMOS器件产生锁定效应器件产生锁定效应措措施施：在在输输入入端端和和输输出出端端设设置置钳钳位位电电路路；在在电电源源输输入入端端加加去去耦耦电电路路，在在VDD输输入入端端与与电电源源之之间间加加限限流流电电路路，防防止止VDD端端出出现现瞬瞬态态高高压压；在在vI输输入入端端与与电电源源之之间间加加限限流流电电阻阻，使使得得即即使使发发生生了了锁锁定定效效应应，也也能能使使T1、T2电电源源限限制制在在一一定定范范围围内内，不不致致于于损损坏器件。坏器件。如如果果一一个
22、个系系统统中中由由几几个个电电源源分分别别供供电电时时，各各电电源源开开关关顺顺序序必必须须合合理理，启启动动时时应应先先接接通通CMOS电电路路的的电电源源，再再接接入入信信号号源源或或负负载载电电路路；关关闭闭时时，应应先先切切断断信信号号源源和和负负载载电电路路，再再切切断断CMOS电源。电源。电路类型电路类型电路类型电路类型电源电电源电电源电电源电压压压压/V/V传输延传输延传输延传输延迟时间迟时间迟时间迟时间/ns/ns静态功耗静态功耗静态功耗静态功耗/mW/mW功耗延迟积功耗延迟积功耗延迟积功耗延迟积/mW-ns/mW-ns直流噪声容限直流噪声容限直流噪声容限直流噪声容限输出逻输出
23、逻输出逻输出逻辑摆幅辑摆幅辑摆幅辑摆幅/V/VV VNLNL/V/V V VNHNH/V/VTTLTTLCT54/74CT54/745 5101015151501501.21.22.22.23.53.5CT54LS/74LSCT54LS/74LS5 57.57.52 215150.40.40.50.53.53.5HTLHTL151585853030255025507 77.57.51313ECLECLCE10KCE10K系列系列系列系列5.25.22 2252550500.1550.1550.1250.1250.80.8CE100KCE100K系列系列系列系列4.54.50.750.75404030300.1350.1350.1300.1300.80.8CMOSCMOSV VDDDD=5V=5V5 545455105103 3225 10225 103 32.22.23.43.45 5V VDDDD=15V=15V15151212151015103 3180 10180 103 36.56.59.09.01515高速高速高速高速CMOSCMOS5 58 81101103 38 108 103 31.01.01.51.55 5表3- -5- -3 各类数字集成电路主要性能参数比较表各类数字集成电路主要性能参数的比较各类数字集成电路主要性能参数的比较
