《厦门三五互联科技股份有限公司章程84》由会员分享，可在线阅读，更多相关《厦门三五互联科技股份有限公司章程84（102页珍藏版）》请在金锄头文库上搜索。
1、 电路计算机辅助设计电路计算机辅助设计 吉林大学通信工程学院吉林大学通信工程学院 高燕梅高燕梅教学内容与要求教学内容与要求第第1 1章章 EDA EDA技术简介技术简介第第2 2章章 Verilog HDL Verilog HDL语言编程语言编程 1010学时学时第第3 3章章 VHDL VHDL语言编程语言编程8 8学时学时 第第4 4章章 MATLAB MATLAB程序入门程序入门 1212学时学时第第5 5章章 MATLAB MATLAB在电路中的应用在电路中的应用4 4学时学时 每章有实验室上机实验每章有实验室上机实验 dce.jlu.edu /eeec dce.jlu.edu /ee
2、ec 实验教学实验教学 第第1章章 EDA技术简介技术简介1.1 EDA技术的主要内容技术的主要内容1.2 EDA软件系统的构成软件系统的构成1.3 EDA的工程设计流程的工程设计流程1.4 数字系统的设计方法数字系统的设计方法第第2 2章章 Verilog HDL Verilog HDL语言编程语言编程2.1 Verilog HDL2.1 Verilog HDL设计模块的根本结构设计模块的根本结构2.2 Verilog HDL2.2 Verilog HDL词法构成词法构成2.3 Verilog HDL2.3 Verilog HDL的语句的语句2.4 Verilog HDL2.4 Verilo
3、g HDL模型模型2.5 Verilog HDL2.5 Verilog HDL设计电路流程设计电路流程2.6 2.6 用用Verilog HDLVerilog HDL描述逻辑电路的实例描述逻辑电路的实例第第3章章 VHDL 语言编程根底语言编程根底3.1 概述概述 3.2 VHDL程序根本结构程序根本结构 3.3 VHDL语言要素语言要素 3.4 VHDL顺序语句顺序语句 3.5 VHDL并行语句并行语句 3.6 子程序子程序(SUBPROGRAM) 3.7 库、程序包及其他库、程序包及其他 3.8 VHDL描述风格描述风格 3.9 根本逻辑电路设计根本逻辑电路设计 3.10 状态机的状态机的
4、VHDL设计设计 第第4章章 MATLAB程序入门程序入门4.1根本语法根本语法4.1.1 变量及其赋值变量及其赋值4.4.2 矩阵的初等运算矩阵的初等运算4.1.3 元素群运算元素群运算4.1.4 逻辑判断及流程控制逻辑判断及流程控制4.2 根本绘图方法根本绘图方法4.2.1 M文件及程序调试文件及程序调试4.2.2 MATLAB的开发环境和工具的开发环境和工具第第5章章 MATLAB在电路中的应用在电路中的应用5.1 电阻电路和动态电路电阻电路和动态电路5.2 正弦稳态电路和频率响应正弦稳态电路和频率响应5.3 二端口电路二端口电路5.4 滤波器滤波器第第1章章 EDA技术简介技术简介 1
5、.1 EDA技术的主要内容技术的主要内容EDA是电子设计自动化是电子设计自动化Electronic Design Automation的缩写。的缩写。 EDA技术就是以计算机为工具，设计者在技术就是以计算机为工具，设计者在EDA软件平台软件平台上，用硬件描述语言上，用硬件描述语言HDL完成设计文件，然后由计算完成设计文件，然后由计算机自动地完成逻辑编译、化简、分割、综合、优化、机自动地完成逻辑编译、化简、分割、综合、优化、布局、布线和仿真，直至对于特定目标芯片的适配编布局、布线和仿真，直至对于特定目标芯片的适配编译、逻辑映射和编程下载等工作。译、逻辑映射和编程下载等工作。EDA技术的出现，极大
6、地提高了电路设计的效率和可靠技术的出现，极大地提高了电路设计的效率和可靠性，减轻了设计者的劳动强度。性，减轻了设计者的劳动强度。在电子技术设计领域，可编程逻辑器件如在电子技术设计领域，可编程逻辑器件如CPLD、FPGA的应用，已得到广泛的普及，这些器件为数的应用，已得到广泛的普及，这些器件为数字系统的设计带来了极大的灵活性。字系统的设计带来了极大的灵活性。CPLD、FPGA器件可以通过软件编程而对硬件结构和工器件可以通过软件编程而对硬件结构和工作方式进行重构，从而使得硬件的设计可以如同软件作方式进行重构，从而使得硬件的设计可以如同软件设计那样方便快捷。促进了设计那样方便快捷。促进了EDA技术的
7、迅速开展。技术的迅速开展。EDA技术涉及面广，内容丰富，主要应掌握如下四个方面的技术涉及面广，内容丰富，主要应掌握如下四个方面的内容：内容： 大规模可编程逻辑器件，大规模可编程逻辑器件是利用大规模可编程逻辑器件，大规模可编程逻辑器件是利用EDA技术进行电子系统设计的载体。技术进行电子系统设计的载体。 FPGA和和CPLD 硬件描述语言，硬件描述语言是利用硬件描述语言，硬件描述语言是利用EDA技术进行电子系技术进行电子系统设计的主要表达手段。统设计的主要表达手段。VHDL、Verilog、ABEL 软件开发工具，软件开发工具是利用软件开发工具，软件开发工具是利用EDA技术进行电子系技术进行电子系
8、统设计的智能化的自动化设计工具。统设计的智能化的自动化设计工具。Altera的的MAX+plus II、Lattice的的ispEXPERT、Xilinx的的Foundation Series。 实验开发系统，实验开发系统那么是利用实验开发系统，实验开发系统那么是利用EDA技术进行电技术进行电子系统设计的下载工具及硬件验证工具。子系统设计的下载工具及硬件验证工具。 1 大规模可编程逻辑器件大规模可编程逻辑器件 可编程逻辑器件可编程逻辑器件(简称简称PLD)是一种由用户编程以实是一种由用户编程以实现某种逻辑功能的新型逻辑器件。现某种逻辑功能的新型逻辑器件。FPGA是现场可编程门阵列的简称，是现场
9、可编程门阵列的简称，CPLD是复杂可编程逻辑器件的简称。是复杂可编程逻辑器件的简称。高集成度、高速度和高可靠性是高集成度、高速度和高可靠性是FPGA/CPLD最明显最明显的特点，其时钟延时可小至的特点，其时钟延时可小至ns级，结合其并行工作方级，结合其并行工作方式，在超高速应用领域和实时测控方面有着非常广阔式，在超高速应用领域和实时测控方面有着非常广阔的应用前景。的应用前景。FPGA/CPLD的高可靠性还表现在几乎可将整个系统的高可靠性还表现在几乎可将整个系统下载于同一芯片中，实现所谓片上系统，从而大大缩下载于同一芯片中，实现所谓片上系统，从而大大缩小了体积，易于管理和屏蔽。小了体积，易于管理
10、和屏蔽。 2 硬件描述语言硬件描述语言(HDL) 常用的硬件描述语言有常用的硬件描述语言有VHDL、Verilog、ABEL。 VHDL：作为：作为IEEE的工业标准硬件描述语言，的工业标准硬件描述语言，在电子工程领域，已成为事实上的通用硬件在电子工程领域，已成为事实上的通用硬件描述语言。描述语言。 Verilog：支持的：支持的EDA工具较多，适用于工具较多，适用于RTL级存放器转换级和门电路级的描述，其级存放器转换级和门电路级的描述，其综合过程较综合过程较VHDL稍简单，但其在高级描述方稍简单，但其在高级描述方面不如面不如VHDL。有专家认为，在新世纪中，有专家认为，在新世纪中，VHDL与
11、与Verilog语语言将承担几乎全部的数字系统设计任务。言将承担几乎全部的数字系统设计任务。 3 软件开发工具软件开发工具 目前比较流行的、主流厂家的目前比较流行的、主流厂家的EDA的软件工具的软件工具有：有：Altera的的MAX+plus II、升级版、升级版Quartus II；Lattice的的ispEXPERT；Xilinx的的Foundation Series。 MAX+plus II是是Altera公司开发的公司开发的EDA工具软件。工具软件。Altera公司是世界上最大的可编程逻辑器件供给公司是世界上最大的可编程逻辑器件供给商之一。商之一。MAX+plus II软件是一个集成化
12、的可编软件是一个集成化的可编程逻辑器件开发环境，设计者能在这个环境下进程逻辑器件开发环境，设计者能在这个环境下进行逻辑设计，完成设计文件的输入编辑、编译、行逻辑设计，完成设计文件的输入编辑、编译、仿真、综合、布局布线和编程下载等设计工作。仿真、综合、布局布线和编程下载等设计工作。软件界面友好、方便易学、功能全面，是非常流软件界面友好、方便易学、功能全面，是非常流行的群众化行的群众化EDA平台。平台。MAX+plus II：支持原理图、：支持原理图、VHDL和和Verilog语语言文本文件，以及以波形与言文本文件，以及以波形与EDIF等格式的文件作等格式的文件作为设计输入，并支持这些文件的任意混
13、合设计。为设计输入，并支持这些文件的任意混合设计。它具有门级仿真器，可以进行功能仿真和时序仿它具有门级仿真器，可以进行功能仿真和时序仿真，能够产生精确的仿真结果。真，能够产生精确的仿真结果。在适配之后，在适配之后，MAX+plus II生成供时序仿真用的生成供时序仿真用的EDIF、VHDL和和Verilog这三种不同格式的网表文这三种不同格式的网表文件。件。它界面友好，使用便捷，被誉为业界最易学易用它界面友好，使用便捷，被誉为业界最易学易用的的EDA的软件的软件 ，并支持主流的第三方，并支持主流的第三方EDA工具，工具，支持所有支持所有Altera公司的公司的FPGA/CPLD大规模逻辑器大规
14、模逻辑器件。件。 4 实验开发系统实验开发系统 提供芯片下载电路及提供芯片下载电路及EDA实验实验/开发的外围资开发的外围资源源(类似于用于单片机开发的仿真器类似于用于单片机开发的仿真器)，供硬件验，供硬件验证用。一般包括：证用。一般包括： 实验或开发所需的各类根本信号发生模块，实验或开发所需的各类根本信号发生模块，包括时钟、脉冲、上下电平等；包括时钟、脉冲、上下电平等； FPGA/CPLD输出信息显示模块，包括数码显输出信息显示模块，包括数码显示、发光管显示、声响指示等；示、发光管显示、声响指示等； 监控程序模块，提供监控程序模块，提供“电路重构软配置；电路重构软配置； 目标芯片适配座以及上
15、面的目标芯片适配座以及上面的FPGA/CPLD目标目标芯片和编程下载电路。芯片和编程下载电路。自己阅读 1.2 EDA软件系统的构成软件系统的构成EDA技术研究的对象是电子设计的全过程，有系统级、技术研究的对象是电子设计的全过程，有系统级、电路级和物理级电路级和物理级3个层次的设计。个层次的设计。涉及的电子系统从低频、高频到微波，从线性到非线性，涉及的电子系统从低频、高频到微波，从线性到非线性，从模拟到数字，从通用集成电路到专用集成电路构造的从模拟到数字，从通用集成电路到专用集成电路构造的电子系统，因此电子系统，因此EDA技术研究的范畴相当广泛。技术研究的范畴相当广泛。EDA软件系统应当包含以
16、下子模块：软件系统应当包含以下子模块：设计输入子模块、设计输入子模块、设计数据库子模块、设计数据库子模块、分析验证子模块、分析验证子模块、综合仿真子模块、综合仿真子模块、布局布线子模块等。布局布线子模块等。自己阅读 (1) 设计输入子模块；用户编辑输入模块的设计描设计输入子模块；用户编辑输入模块的设计描述，并进行语义正确性、语法规那么的检查，检查述，并进行语义正确性、语法规那么的检查，检查通过后，将用户的设计描述数据转换为通过后，将用户的设计描述数据转换为EDA软件系软件系统的内部数据格式，存入设计数据库被其他子模块统的内部数据格式，存入设计数据库被其他子模块调用。调用。设计输入子模块不仅能接
17、受图形描述输入、硬件描述设计输入子模块不仅能接受图形描述输入、硬件描述语言语言(HDL)描述输入，还能接受图文混合描述输入。描述输入，还能接受图文混合描述输入。该子模块一般包含针对不同描述方式的编辑器，如图该子模块一般包含针对不同描述方式的编辑器，如图形编辑器、文本编辑器等，同时包含对应的分析器。形编辑器、文本编辑器等，同时包含对应的分析器。自己阅读 (2)设计数据库子模块：该模块存放系统提供的库单设计数据库子模块：该模块存放系统提供的库单元以及用户的设计描述和中间设计结果。元以及用户的设计描述和中间设计结果。 (3) 分析验证子模块：该模块包括各个层次的模拟验分析验证子模块：该模块包括各个层
18、次的模拟验证、设计规那么的检查、故障诊断等。证、设计规那么的检查、故障诊断等。 (4) 综合仿真子模块：该模块包括各个层次的综合工综合仿真子模块：该模块包括各个层次的综合工具，理想的情况是：从高层次到低层次的综合仿真具，理想的情况是：从高层次到低层次的综合仿真全部由全部由EDA工具自动实现。工具自动实现。 (5) 布局布线子模块：该模块实现由逻辑设计到物理布局布线子模块：该模块实现由逻辑设计到物理实现的映射，因此与物理实现的方式密切相关。例实现的映射，因此与物理实现的方式密切相关。例如，最终的物理实现可以是门阵列、可编程逻辑器如，最终的物理实现可以是门阵列、可编程逻辑器件等，由于对应的器件不同
19、，因此各自的布局布线件等，由于对应的器件不同，因此各自的布局布线工具会有很大的差异。工具会有很大的差异。 自己阅读1.3 EDA的工程设计流程的工程设计流程1 源程序的编辑和编译源程序的编辑和编译 利用利用EDA技术进行一项工程设计，首先技术进行一项工程设计，首先需利用需利用EDA工具的文本编辑器或图形编辑工具的文本编辑器或图形编辑器将它用文本方式或图形方式表达出来，器将它用文本方式或图形方式表达出来，进行排错编译，变成进行排错编译，变成Verilog、VHDL文件文件格式，为进一步的逻辑综合作准备。格式，为进一步的逻辑综合作准备。 常用的源程序输入方式有三种。常用的源程序输入方式有三种。 (
20、1) 原理图输入方式：利用原理图输入方式：利用EDA工具提供的工具提供的图形编辑器以原理图的方式进行输入。原图形编辑器以原理图的方式进行输入。原理图输入方式比较容易掌握，直观且方便，理图输入方式比较容易掌握，直观且方便，所画的电路原理图与传统的器件连接方式所画的电路原理图与传统的器件连接方式完全一样，很容易被人接受，而且编辑器完全一样，很容易被人接受，而且编辑器中有许多现成的单元器件可以利用，自己中有许多现成的单元器件可以利用，自己也可以根据需要设计元件。也可以根据需要设计元件。 (2) 状态图输入方式：以图形的方式表示状态图进行输入。当填好时钟信号名、状态转换条件、状态机类型等要素后，就可以
21、自动生成VHDL程序。这种设计方式简化了状态机的设计，比较流行。 (3) Verilog、VHDL软件程序的文本方式：最一般化、最具普遍性的输入方法，任何支持VHDL的EDA工具都支持文本方式的编辑和编译。 2 逻辑综合和优化逻辑综合和优化 将将VHDL的软件设计与硬件的可实现性挂钩，需要利的软件设计与硬件的可实现性挂钩，需要利用用EDA软件系统的综合器进行逻辑综合。软件系统的综合器进行逻辑综合。 综合器的功能就是将设计者在综合器的功能就是将设计者在EDA平台上完成的针平台上完成的针对某个系统工程的对某个系统工程的HDL、原理图或状态图形的描述，、原理图或状态图形的描述，针对给定硬件结构组件进
22、行编译、优化、转换和综针对给定硬件结构组件进行编译、优化、转换和综合，最终获得门级电路甚至更底层的电路描述文件。合，最终获得门级电路甚至更底层的电路描述文件。综合器工作前，必须给定最后实现的硬件结构参数，综合器工作前，必须给定最后实现的硬件结构参数，它的功能就是将软件描述与给定硬件结构用某种网它的功能就是将软件描述与给定硬件结构用某种网表文件的方式联系起来。表文件的方式联系起来。综合器是软件描述与硬件实现的一座桥梁。综合过程综合器是软件描述与硬件实现的一座桥梁。综合过程就是将电路的高级语言描述转换成低级的，可与就是将电路的高级语言描述转换成低级的，可与FPGA/CPLD或构成或构成ASIC的门
23、阵列根本结构相映射的门阵列根本结构相映射的网表文件。的网表文件。自己阅读 1.4数字系统的设计方法数字系统的设计方法 数字系统设计有多种方法，如模块设计法、自顶向数字系统设计有多种方法，如模块设计法、自顶向下设计法和自底向上设计法等。下设计法和自底向上设计法等。 数字系统的设计一般采用自顶向下、由粗到细、逐数字系统的设计一般采用自顶向下、由粗到细、逐步求精的方法。步求精的方法。自顶向下是指将数字系统的整体逐步分解为各个子系统自顶向下是指将数字系统的整体逐步分解为各个子系统和模块，假设子系统规模较大，那么还需将子系统进和模块，假设子系统规模较大，那么还需将子系统进一步分解为更小的子系统和模块，层
24、层分解，直至整一步分解为更小的子系统和模块，层层分解，直至整个系统中各子系统关系合理，并便于逻辑电路级的设个系统中各子系统关系合理，并便于逻辑电路级的设计和实现为止。计和实现为止。采用该方法设计时，高层设计进行功能和接口描述，说采用该方法设计时，高层设计进行功能和接口描述，说明模块的功能和接口，模块功能的更详细的描述在下明模块的功能和接口，模块功能的更详细的描述在下一设计层次说明，最底层的设计才涉及具体的存放器一设计层次说明，最底层的设计才涉及具体的存放器和逻辑门电路等实现方式的描述。和逻辑门电路等实现方式的描述。 采用自顶向下的设计方法有如下优点采用自顶向下的设计方法有如下优点: (1) 自
25、顶向下设计方法是一种模块化设计方法。对设计自顶向下设计方法是一种模块化设计方法。对设计的描述从上到下逐步由粗略到详细，符合常规的逻辑思的描述从上到下逐步由粗略到详细，符合常规的逻辑思维习惯。由于高层设计同器件无关，设计易于在各种集维习惯。由于高层设计同器件无关，设计易于在各种集成电路工艺或可编程器件之间移植。成电路工艺或可编程器件之间移植。 (2) 适合多个设计者同时进行设计。随着技术的不断进适合多个设计者同时进行设计。随着技术的不断进步，许多设计由一个设计者已无法完成，必须经过多个步，许多设计由一个设计者已无法完成，必须经过多个设计者分工协作完成一项设计的情况越来越多。在这种设计者分工协作完
26、成一项设计的情况越来越多。在这种情况下，应用自顶向下的设计方法便于由多个设计者同情况下，应用自顶向下的设计方法便于由多个设计者同时进行设计，对设计任务进行合理分配，用系统工程的时进行设计，对设计任务进行合理分配，用系统工程的方法对设计进行管理。方法对设计进行管理。 针对具体的设计，实施自顶向下的设计方法的形式会有针对具体的设计，实施自顶向下的设计方法的形式会有所不同，但均需遵循以下两条原那么：逐层分解功能，所不同，但均需遵循以下两条原那么：逐层分解功能，分层次进行设计。同时，应在各个设计层次上，考虑相分层次进行设计。同时，应在各个设计层次上，考虑相应的仿真验证问题。应的仿真验证问题。自己阅读第
27、第2章章 Verilog HDL语言语言 2.1 Verilog HDL设计模块的根本结构设计模块的根本结构Verilog HDL程序设计由模块程序设计由模块(module)构成的，构成的， 设计模块设计模块的根本结构如图，一个完整的的根本结构如图，一个完整的Verilog HDL设计模块包设计模块包括端口定义、括端口定义、I/O声明、信号类型声明和功能描述声明、信号类型声明和功能描述4个局个局部。部。 一、模块端口的定义一、模块端口的定义模块端口定义用来声明电路设计模块模块端口定义用来声明电路设计模块 的输入的输入/输出端口，端口定义格式如下：输出端口，端口定义格式如下： module 模块
28、名模块名 端口端口1，端口，端口2，端口，端口3，；在端口定义的括号中，是设计电路模块与外界联系的全部在端口定义的括号中，是设计电路模块与外界联系的全部输入输入/输出端口信号或引脚，是设计实体对外的一个通输出端口信号或引脚，是设计实体对外的一个通信界面，是外界可以看到的局部不包含电源和接地端信界面，是外界可以看到的局部不包含电源和接地端，多个端口之间用，多个端口之间用“，分隔。例如，分隔。例如1位全加器位全加器adder模块的端口定义为模块的端口定义为module adder (sum, cout, ina, inb, cin)； 模块名模块名adder 二、模块内容二、模块内容 模块内容包括
29、模块内容包括I/O声明、信号类型声明和功能描述。声明、信号类型声明和功能描述。 1模块的模块的I/O声明声明 模块的模块的I/O声明用来声明模块端口定义中各端口数据流动声明用来声明模块端口定义中各端口数据流动方向，包括输入方向，包括输入(input)、输出、输出(output)和双向和双向(inout)。I/O声明格式如下：声明格式如下： input 端口端口1，端口，端口2，端口，端口3，； /声明输入端口声明输入端口 output 端口端口1，端口，端口2，端口，端口3，；/声明输出端口声明输出端口例如，例如，1位全加器的位全加器的I/O声明为声明为 input ina, inb, cin
30、; output sum, cout; 2信号类型声明信号类型声明信号类型声明是声明设计电路的功能描述中所用的信信号类型声明是声明设计电路的功能描述中所用的信号的数据类型和函数。信号的数据类型主要有连线号的数据类型和函数。信号的数据类型主要有连线wire、存放器、存放器reg、整型、整型integer、实、实型型real、和时间、和时间time等。等。 3功能描述功能描述 功能描述是功能描述是Verilog HDL程序设计中最主要的局程序设计中最主要的局部，用来描述设计模块的内部结构和模块端口间的部，用来描述设计模块的内部结构和模块端口间的逻辑关系，在电路上相当于器件的内部电路结构。逻辑关系，
31、在电路上相当于器件的内部电路结构。功能描述可以用功能描述可以用assign语句、元件例化语句、元件例化instantiate方式、方式、always块语句、块语句、initial块语句块语句等方法来实现，通常将设计模块描述的方法称为建等方法来实现，通常将设计模块描述的方法称为建模。模。 用用assign语句建模语句建模 用用assign语句建模的方法很简单，只需要在语句建模的方法很简单，只需要在“assign后面再加一个表达式。后面再加一个表达式。Assign语句一般适合对组合逻语句一般适合对组合逻辑进行赋值，称为连续赋值方式。辑进行赋值，称为连续赋值方式。例例1 一位全加器的设计一位全加器的
32、设计1位全加器的逻辑符号：位全加器的逻辑符号：sum是全加器的和输出端，是全加器的和输出端，cout是进位输出端，是进位输出端，ina和和inb是两个加数输入端，是两个加数输入端，cin是低位进位输入端。是低位进位输入端。全加器的全加器的Verilog HDL源程序如下：源程序如下： module adder1 (sum, cout, ina, inb, cin); input ina, inb, cin; output sum, cout; assign cout, sum = ina+inb+cin; endmodule “assign cout, sum = ina+inb+cin;语语
33、句实现句实现1位全加器的进位输出位全加器的进位输出cout与和输出与和输出sum的建模。的建模。在语句表达式中，用拼接运算符在语句表达式中，用拼接运算符“将将cout、sum这两个这两个1位操作数拼接为一个位操作数拼接为一个2位操作数。位操作数。 用元件例化用元件例化instantiate方式建模方式建模元件例化方式建模是利用元件例化方式建模是利用Verilog HDL提供的元提供的元件库实现的。例如，用与门例化元件定义一个件库实现的。例如，用与门例化元件定义一个三输入端与门可以写为三输入端与门可以写为and myand3(y,a,b,c); and是是Verilog HDL元件元件库中与门元
34、件名，库中与门元件名，myand3是例化出的三输入是例化出的三输入端与门名，端与门名，y是与门输出端，是与门输出端，a、b、c是输入端。是输入端。 用用always块语句建模块语句建模 always块语句可以产生各种逻辑，常用于时块语句可以产生各种逻辑，常用于时序逻辑的功能描述。一个程序设计模块中，可序逻辑的功能描述。一个程序设计模块中，可以包含一个或多个以包含一个或多个always语句。程序运行中，语句。程序运行中，在某种条件满足时，就重复执行一遍在某种条件满足时，就重复执行一遍always结结构中的语句。构中的语句。 例例2 8位二进制加法计数器的设计位二进制加法计数器的设计8位二进制加法
35、计数器的逻辑符号如图。位二进制加法计数器的逻辑符号如图。OUT是是8位二进制计数器的输出端位二进制计数器的输出端8位向位向量；量；COUT是进位输出端是进位输出端1位；位；DATA是并行数据输入端是并行数据输入端8位向量；位向量；LOAD是计数器的预置控制输入端，是计数器的预置控制输入端，当当LOAD=1时，时，OUT=DATA；CLK是时钟控制输入端，上升沿为有效边是时钟控制输入端，上升沿为有效边沿；沿；CLR是同步复位输入端，当是同步复位输入端，当CLK的上升沿的上升沿到来时且到来时且CLR=1，那么计数器被复位，那么计数器被复位，OUT=00000000。逻辑符号图是由计算机对计数器电路
36、的逻辑符号图是由计算机对计数器电路的Verilog HDL源代码源代码编译后产生的元件符号，图中的输入编译后产生的元件符号，图中的输入/输出标识符自动被改为大输出标识符自动被改为大写，而源程序中的标识符都是小写。写，而源程序中的标识符都是小写。 8位二进制加法计数器的Verilog HDL 源程序如下： module cnt8 (out, cout,data,load,cin,clk, clr); input 7:0 data; input load, cin, clk, clr output 7:0 out; output cout; reg 7:0 out; always (posedge
37、 clk) begin if (load) out=data; else if(clr) out=b00000000; else out=out+1; end assign cout = &out; endmodule用always块语句实现8位二进制加法计数器的建模。(posedge clk)是时间控制敏感函数，表示clk上升沿到来的敏感时刻。每当clk的上升沿到来时，always块语句中的全部语句就执行一遍。“assign cout = &out;语句产生进位输出cout，在语句中“&out是与的缩减运算式，只有out中数字全为1时，结果才为1。 用用initial块语句建模块语句建模In
38、itial块语句与块语句与always语句类似，不过在程序中它只执行语句类似，不过在程序中它只执行1次就结束了。次就结束了。Initial块语句的使用格式块语句的使用格式 ： Initial Begin 语句语句1; 语句语句2; : end例例3 用用Initial过程语句对测试变量赋值过程语句对测试变量赋值 initial begin for(addr=0; addr 大于大于= 大于等于大于等于 右移右移4 结果结果A=8b00001101而而A4 结果结果A=8b00010000。条件条件操作操作符符 ?: 操作数操作数=条件？表达式条件？表达式1：表达：表达式式2；当条件为真（值为当
39、条件为真（值为1）时，操）时，操作数作数=表达式表达式1；为假（值为为假（值为0）时，操作数）时，操作数=表表达式达式2。 三元操作符，即条件操作符有三个操作数。三元操作符，即条件操作符有三个操作数。例如例如 a？b：c若条件操作数若条件操作数a是逻辑是逻辑1，则算子返回表达式，则算子返回表达式1操操作数作数b；若若a是逻辑是逻辑0，则算子返回表达式，则算子返回表达式2操作数操作数c。 并接并接操作操作符符 , 例如例如 a,2a,b 等价于等价于a,a,b,a,b。 将将1位全加器的进位位全加器的进位cout和和sum并接，表达式为并接，表达式为将两个或两个以上用逗号分隔的表达式按位将两个或
40、两个以上用逗号分隔的表达式按位连连接在一起。接在一起。还还可以用常数来指定重复的次数。可以用常数来指定重复的次数。cout,sum=ina+inb+cin; 同其他高级语言类似，各类操作符号之间有优先级之分，如下表：同其他高级语言类似，各类操作符号之间有优先级之分，如下表：优先级序号优先级序号操作符操作符操作符名称操作符名称! 、 逻辑非、按位取反逻辑非、按位取反*、/、%乘、除、求余乘、除、求余+、-加、减加、减左移、右移左移、右移、 、=小于、小于等于、大于、大于等于小于、小于等于、大于、大于等于=、!=、=、!=等于、不等于、全等、不全等等于、不等于、全等、不全等&、& 缩减与、缩减与非
41、缩减与、缩减与非 、缩减异或、缩减同或缩减异或、缩减同或|、 |缩减或、缩减或非缩减或、缩减或非&逻辑与逻辑与|逻辑或逻辑或?： 条件操作符条件操作符列表顶部是最高优先级，底部是最低优先级。列在同一行中的操作符具有相同的优先级。所有列表顶部是最高优先级，底部是最低优先级。列在同一行中的操作符具有相同的优先级。所有操作符？：除外在表达式中都是从左向右结合的。圆括号用于改变优先级或使得表达式操作符？：除外在表达式中都是从左向右结合的。圆括号用于改变优先级或使得表达式中运算顺序更加清晰，提高源文件的可读性。中运算顺序更加清晰，提高源文件的可读性。 3数值常量数值常量 Verilog HDL中的数值常
42、量有整型和实型两大类，分为十进制、十六进制、中的数值常量有整型和实型两大类，分为十进制、十六进制、八进制或二进制。假设在前面加上一个正八进制或二进制。假设在前面加上一个正“+或负或负“号就表示有号就表示有符号数，否那么所代表的就是无符号数。在数值常量的任意位置可以随符号数，否那么所代表的就是无符号数。在数值常量的任意位置可以随意插入下划线意插入下划线“_以提高可读性。以提高可读性。常量定义格式为：常量定义格式为：parameter 常量名常量名1=表达式，常量名表达式，常量名2=表达式，表达式，常量名，常量名n=表达式；表达式；parameter是常量定义关键字，常量名是用户定义的标识符，表达
43、式为常是常量定义关键字，常量名是用户定义的标识符，表达式为常量赋值。量赋值。例如例如 parameter Vcc=5, fbus=8b11010001;Verilog HDL中的整型数值常量就是整数，有两种书写格式：一种是无位宽中的整型数值常量就是整数，有两种书写格式：一种是无位宽的十进制表示法，如的十进制表示法，如-132。第二种是定义位宽和进制的表示法，这种表。第二种是定义位宽和进制的表示法，这种表示方法通常是无符号数。示方法通常是无符号数。常数书写格式是：常数书写格式是：sizebase value其中其中size是位宽，定义了数值常量的位数长度；是位宽，定义了数值常量的位数长度；bas
44、e 代表这个数据的代表这个数据的进制，取值范围和相应的进制如下表；进制，取值范围和相应的进制如下表；value是一个数值常量的值，书是一个数值常量的值，书写格式与进制写格式与进制base相对应。相对应。例如例如 4h6a8c，表示一个，表示一个4位十六进制数。位十六进制数。 2hf5 等于等于8b11110101； 8b1111xxxx 等价等价2hfx； 8b1101zzzz 等价等价2hdz。Verilog HDL中的中的进进制制base进进制代制代码码取取值值对应对应的的进进制制b或或B二二进进制制o或或O八八进进制制d或或D十十进进制制h或或H十六十六进进制制 Verilog HDL中
45、的实型数值常量就是浮点数，可以用十进制与科学计数法两种形式书写。如果采用十进制格式，小数点两边必须都有数字。 Verilog HDL的编程最终是与硬件相对应的。由于硬件电路中信号的逻辑状态具有特殊性，即不仅有0低电平和1高电平，还有可能是X未知状态和Z高阻态，因此Verilog HDL数值集合有四个根本值：0：逻辑0或假状态；1：逻辑1或真状态；X：逻辑不确定；Z：高阻态。4字符串字符串字符串是双引号字符串是双引号“括起来的字符序列，必须包含在同括起来的字符序列，必须包含在同 一行一行中，不能多行书写。在表达式或赋值语句中作为操作数的中，不能多行书写。在表达式或赋值语句中作为操作数的字符串被看
46、作字符串被看作ASCII值序列，即一个字符串中的每一个字值序列，即一个字符串中的每一个字符对应一个符对应一个8位位ASCII值。值。5标识符标识符标识符是模块、存放器、端口、连线、例如和标识符是模块、存放器、端口、连线、例如和begin-end块块等元素的名称，是赋给对象的唯一的名称。标识符可以是等元素的名称，是赋给对象的唯一的名称。标识符可以是字母、数字、字母、数字、$符和下划线符和下划线“_字符的任意组合序列。字符的任意组合序列。定义标识符规那么：定义标识符规那么：首字符不能是数字，必须以字母或下划线首字符不能是数字，必须以字母或下划线“_开头。开头。字符数不能多于字符数不能多于1024。
47、标识符区分大小写。标识符区分大小写。不要与关键字同名。不要与关键字同名。例如例如 ina、inb、adder、adder8、name_adder是正确的，是正确的，而而1a ?b是错误的。是错误的。6关键字关键字关键字是关键字是Verilog HDL预先定义的专用词。在预先定义的专用词。在IEEE标准标准Verilog HDL 1364-1995中规定了中规定了102个关键词，都采用个关键词，都采用小写形式。关键词有其特定和专有的语法作用，用户不能小写形式。关键词有其特定和专有的语法作用，用户不能再对它们做新的定义。再对它们做新的定义。关键字关键字AlwaysandAssignattribut
48、eBeginBufBufif0Bufif1CaseCasexCasezCmosDeassignDefaultdefparamDisableedgeelseendendattributeendcaseendfunctionendmoduleendprimitiveendspecifyendtableendtaskeventforforceforeverforkfunctionhighz0 highzlifinitialinoutinputintegerjoinlargemacromodulemediummodulenandnegedgenmosnornotnotif0 notifloroutpu
49、tparameterpmosposedgeprimitivepull0pull1pulldownpulluprcmosrealrealtimeregreleaserepeat rtraniflscalaredsignedsmallspecifyspecpramstrengthstrong0strong1supply0supply1tabletasktimetrantranif0tranif1 tritri0tri1triandtriortritegunsignedvectoredwaitwandweak0weak1whilewireworxnorxor 7变量变量变量是在程序运行时其值可以改变
50、的量。在变量是在程序运行时其值可以改变的量。在Verilog HDL中，中，变量分为网络型变量分为网络型nets type和存放器型和存放器型register type两种。两种。 网络型变量网络型变量nets型变量是输出值始终根据输入变化而更新的变量，一般用型变量是输出值始终根据输入变化而更新的变量，一般用来定义硬件电路中的各种物理连线。来定义硬件电路中的各种物理连线。Verilog HDL提供了多提供了多种种nets型变量。型变量。常见的常见的nets型变量及说明型变量及说明类型类型功能说明功能说明wire、 tri连线类型（两者功能完全相同）连线类型（两者功能完全相同）wor、 trio
51、r具有线或特性的连线（两者功能一致）具有线或特性的连线（两者功能一致）wand、 triand具有线与特性的连线（两者功能一致）具有线与特性的连线（两者功能一致）tri1、 tri0分别为上拉电阻和下拉电阻分别为上拉电阻和下拉电阻supply1、 supply0分别为电源（逻辑分别为电源（逻辑1）和地（逻辑）和地（逻辑0）s1s2s3 存放器型变量存放器型变量register型变量是用来描述硬件系统的根本数据对象。作为一型变量是用来描述硬件系统的根本数据对象。作为一种数值容器，可以容纳当前值，也可以保持历史值。与存放种数值容器，可以容纳当前值，也可以保持历史值。与存放器的记忆功能相对应，可以作
52、为模块各器件间的信息传递通器的记忆功能相对应，可以作为模块各器件间的信息传递通道。道。register型变量与型变量与wire型变量的区别在于型变量的区别在于register型变量需要型变量需要被明确的赋值，被明确的赋值， 并且在重新赋值前一直保持原值。并且在重新赋值前一直保持原值。register型变量是在型变量是在always、initial等过程语句种定义，并通过过程等过程语句种定义，并通过过程语句赋值。语句赋值。常见的常见的register型变量及说明型变量及说明类型类型功能说明功能说明reg常用的寄存器型变量常用的寄存器型变量integer32位带符号整数型变量位带符号整数型变量re
53、al64位带符号实数型变量位带符号实数型变量time无符号时间型变量无符号时间型变量2.3 Verilog HDL的语句的语句Verilog HDL的语句包括赋值语句、条件语句、循环语句、结的语句包括赋值语句、条件语句、循环语句、结构声明语句和编译预处理语句等类型，每一类语句又包括几构声明语句和编译预处理语句等类型，每一类语句又包括几种不同的语句。在这些语句中，有些语句属于顺序执行语句，种不同的语句。在这些语句中，有些语句属于顺序执行语句，有些语句属于并行执行语句。有些语句属于并行执行语句。1赋值语句赋值语句在在Verilog HDL中，赋值语句常用于描述硬件设计电路输出与中，赋值语句常用于描
54、述硬件设计电路输出与输入之间的信息传送，改变输出结果。输入之间的信息传送，改变输出结果。Verilog HDL有有4种赋种赋值方法：门基元、连续赋值、过程赋值和非阻塞赋值。值方法：门基元、连续赋值、过程赋值和非阻塞赋值。门基元赋值语句门基元赋值语句门基元赋值语句的格式为：门基元赋值语句的格式为：根本逻辑门关键字根本逻辑门关键字 门输出，门输入门输出，门输入1，门输入，门输入2，门输，门输入入n；例如例如 4输入与非门的门基元赋值语句为输入与非门的门基元赋值语句为 nand (y,a,b,c,d); /与语句与语句assign y=(a&b&c&d)等效等效 连续赋值语句连续赋值语句连续赋值语句
55、的关键字连续赋值语句的关键字assign，赋值符号是，赋值符号是“=，赋值语句，赋值语句的格式为的格式为 assign 赋值变量赋值变量=表达式；表达式；例如例如 assign y=(a&b&c&d)；连续赋值语句的连续赋值语句的“=两边的变量都应该是两边的变量都应该是wire型变量。在执型变量。在执行中，输出行中，输出y的变化跟随输入的变化跟随输入a、b、c、d的变化而变化，反的变化而变化，反映了信息传送的连续性。连续赋值语句用于逻辑门和组合逻映了信息传送的连续性。连续赋值语句用于逻辑门和组合逻辑电路的描述。辑电路的描述。例例1 四输入端与非门的四输入端与非门的Verilog HDL源程序源
56、程序 module example1(y,a,b,c,d); output y; input a,b,c,d; assign #1 y=(a&b&c&d); /#1表示输出与输入信号之间具有表示输出与输入信号之间具有1个单位的时间延迟个单位的时间延迟 endmodule 过程赋值语句过程赋值语句过程赋值语句出现在过程赋值语句出现在initial和和always块语句中，赋值块语句中，赋值符号是符号是“=，语句格式为：，语句格式为： 赋值变量赋值变量=表达式；表达式；过程赋值语句过程赋值语句“=左边的赋值变量必须是存放器左边的赋值变量必须是存放器reg型变量，其值在该语句结束时即可得到。型变量，
57、其值在该语句结束时即可得到。如果一个块语句中包含假设干条过程赋值语句，按顺如果一个块语句中包含假设干条过程赋值语句，按顺序一条一条执行，前面的语句没完成，后面的语句序一条一条执行，前面的语句没完成，后面的语句就不能执行。就不能执行。因此，过程赋值语句也称为阻塞赋值语句。因此，过程赋值语句也称为阻塞赋值语句。 非阻塞赋值语句非阻塞赋值语句非阻塞赋值语句也是出现在非阻塞赋值语句也是出现在initial和和always块语句中，赋值符号是块语句中，赋值符号是“=，语句，语句格式为：格式为： 赋值变量赋值变量=表达式；表达式；非阻塞赋值语句非阻塞赋值语句“=左边的赋值变量必须是存放器左边的赋值变量必须
58、是存放器reg型变量，其值在块型变量，其值在块语句结束时才可得到，与过程赋值语句不同。语句结束时才可得到，与过程赋值语句不同。例如例如 下面的块语句包含下面的块语句包含4条赋值语句条赋值语句 always (posedge clock) m=3; n=75; n=m; r=n;语句执行结束后，语句执行结束后，r的值是的值是75，而不是，而不是3，因为第，因为第3行是非阻塞赋值语句行是非阻塞赋值语句“n=m，该语句要等到本块语句结束时，该语句要等到本块语句结束时，n的值才能改变。的值才能改变。块语句的块语句的“(posedge clock)是定时控制敏感寒暑，表示时钟信号是定时控制敏感寒暑，表示
59、时钟信号clock的上升的上升沿到来的敏感时刻。沿到来的敏感时刻。例例2 上升沿触发的上升沿触发的D触发器的触发器的Verilog HDL源程序源程序 module D_FF(q,d,clock); input d,clock; /属于属于wire型变量型变量 output q; /属于属于reg型变量型变量 reg q; always (posedge clock) q=d; endmodule 2条件语句条件语句条件语句包含条件语句包含if语句和语句和case语句，它们都是顺序语句，应放在语句，它们都是顺序语句，应放在always块中。块中。 if语句语句完整的完整的Verilog HDL
60、的的if语句结构如下：语句结构如下： if表达式表达式 begin 语句；语句； end else if表达式表达式 begin 语句；语句； end else begin 语句；语句； end在在if语句中，语句中，“表达式是逻辑表达式或关系表达式，也可以是位宽为表达式是逻辑表达式或关系表达式，也可以是位宽为1位的变量。位的变量。系统对表达式的值进行判断，系统对表达式的值进行判断， 假设为假设为0，x，z按按“假处理；假设为假处理；假设为1，按，按“真真处理，执行指定的语句。处理，执行指定的语句。 例例3 8线线-3线优先编码器的设计线优先编码器的设计8线线-3线优先编码器的功能表线优先编码
61、器的功能表 module code(y,a); input7:0 a; output2:0 y; reg2:0 y; always (a) begin if(a7) y=3b111; else if(a6) y=3b110; else if(a5) y=3b101; else if(a4) y=3b100; else if(a3) y=3b011; else if(a2) y=3b010; else if(a1) y=3b001; else y=3b000; end endmodule输入输入输出输出in0 in1 in2 in3 in4 in5 in6 in7out2 out1 out0 x
62、 x x x x x x 0 x x x x x x 0 1 x x x x x 0 1 1 x x x x 0 1 1 1 x x x 0 1 1 1 1 x x 0 1 1 1 1 1 x 0 1 1 1 1 1 1 0 1 1 1 1 1 1 1 1 1 1 1 1 0 1 0 1 1 0 0 0 1 1 0 1 0 0 0 1 0 0 0 case语句语句case语句是一种多分支的条件语句，语句是一种多分支的条件语句，case语句的格式为：语句的格式为： case表达式表达式 选择值选择值1： 语句语句1； 选择值选择值2： 语句语句2； 选择值选择值n： 语句语句n； default
63、: n+1 endcase执行执行case语句时，首先计算表达式的值，然后执行条件句中相应语句时，首先计算表达式的值，然后执行条件句中相应的的“选择值的语句。当所有的条件句的选择值的语句。当所有的条件句的“选择值与表达式选择值与表达式的值不同时，那么执行的值不同时，那么执行“default后的语句。后的语句。default可以省可以省略。略。 case语句多用于数字系统中的译码器、数据选择器、状态机及微语句多用于数字系统中的译码器、数据选择器、状态机及微处理器的指令译码器等电路的描述。处理器的指令译码器等电路的描述。 例4：用case语句描述4选1数据选择器控制信号s1,s2有4种组合，控制a
64、,b,c,d中的一个数据送到输出端。4选1数据选择器Verilog HDL的描述如下： module mux41(z,a,b,c,d,s1,s2); input s1,s2; input a,b,c,d; output z; reg z; always (s1 or s2) begin case(s1,s2) 2b00: z=a; 2b01: z=b; 2b10: z=c; 2b11: z=d; endcase end endmodulecase语句还有两种变体形式，casez和casex语句。与case语句的区别是不考虑语句中的高阻z和未知x的那些位，只关注其他位的比较结果。s1 s2z0
65、00 11 01 1abcd4选选1数据选择器功能表数据选择器功能表 3循环语句循环语句循环语句包含循环语句包含for语句、语句、repeat语句、语句、while语句和语句和forever语句语句4种。种。 for语句语句for语句的格式为：语句的格式为： for循环指针循环指针=初值；循环指针初值；循环指针 终值；循环指针终值；循环指针=循环指针循环指针+步长值步长值 begin 语句；语句； endfor语句可以是一组语句重复执行，语句中的参数一般语句可以是一组语句重复执行，语句中的参数一般属于整型变量或常量。语句重复执行的次数由语句属于整型变量或常量。语句重复执行的次数由语句中的参数确
66、定。即中的参数确定。即 循环重复次数循环重复次数=终值终值-初值初值/步长值步长值 例5：8位奇偶校验器的描述用a表示输入信号，长度为8位的向量。在程序中，用for语句对a的值，逐位进行模2加运算即异或XOR，循环指针变量n控制模2加的次数。 11100110 奇数个1循环变量的初值为0，终值为8，因此，控制循环共执行了8次。 例5 用Verilog HDL对8位奇偶校验器的描述如下： module test8(a,out); input7:0 a; output out; reg out; integer n; always (a) begin out=0; for(n=0;n=b) max
67、=a; else max=b; end endfunction函数调用的格式如下 函数名 关联参数表；函数调用一般是出现在模块、任务或函数语句中。通过函数的调用来完成摹写数据的运算或转换。例如，调用上例中求最大值函数的语句为 peak=max(data, peak);其中，data和peak是与函数定义的两个参数a、b相关联的关联参数。通过函数的调用，求出data和peak中的最大值，并用函数名max返回。 函数和任务存在以下几处区别：函数和任务存在以下几处区别：1任务可以有任意不同类型输入任务可以有任意不同类型输入/输出参数，函数输出参数，函数不能将不能将inout类型作为输出。类型作为输出
68、。2任务只可以在过程语句中调用，不能在连续赋任务只可以在过程语句中调用，不能在连续赋值语句值语句assign中调用；函数可以作为表达式中的一中调用；函数可以作为表达式中的一个操作数，在过程赋值语句和连续赋值语句中调用。个操作数，在过程赋值语句和连续赋值语句中调用。3任务可以调用其他任务或函数；函数可以调用任务可以调用其他任务或函数；函数可以调用其他函数，但不能调用任务。其他函数，但不能调用任务。4任务不向表达式返回值，函数向调用它的表达任务不向表达式返回值，函数向调用它的表达式返回一个值。式返回一个值。5语句的顺序执行与并行执行语句的顺序执行与并行执行Verilog HDL中有顺序执行语句和并
69、中有顺序执行语句和并行执行语句之分。行执行语句之分。always块语句中的语句顺序语句，块语句中的语句顺序语句，按照程序书写的顺序执行。按照程序书写的顺序执行。always块本身确是并行语句，它与块本身确是并行语句，它与其他其他always语句及语句及assign语句、语句、例化元件语句都是同时即并行例化元件语句都是同时即并行的。的。例例9 同步去除十进制加法计数器的描同步去除十进制加法计数器的描述述同步清同步清0是在时钟信号作用下，计数是在时钟信号作用下，计数器的状态被器的状态被clr清清0，清，清0信号信号clr高高电平有效；电平有效；时钟信号时钟信号clk上升沿触发。计数器计上升沿触发。
70、计数器计数状态从数状态从4b0000到到4b1001循环。循环。module cnt10(clr,clk,cnt,out); input clr,clk; output3:0 out; output cnt; reg cnt; reg3:0 out; always (posedge clk) begin if(clr) begin cnt=0;out=4b0000;end else if (out=4b1001) begin out=4b0000;cnt=1;end else begin cnt=0;out=out+1;end end endmodule 2.4.不同抽象级别的不同抽象级别的V
71、erilog HDL模型模型Verilog HDL具有行为描述和结构描述功能。具有行为描述和结构描述功能。行为描述是对设计电路的逻辑动能的描述，并行为描述是对设计电路的逻辑动能的描述，并不关心设计电路使用哪些元件及这些元件之不关心设计电路使用哪些元件及这些元件之间的连接关系。行为描述属于高层次的描述间的连接关系。行为描述属于高层次的描述方法，在方法，在Verilog HDL中，行为描述包括系统中，行为描述包括系统级级System Level、算法级、算法级Algorithm Level和存放器传输级和存放器传输级RTL:Register Thansfer Level等等3种抽象级别。种抽象级别
72、。结构描述是对设计电路的结构进行描述，既描结构描述是对设计电路的结构进行描述，既描述设计电路使用的元件及这些元件之间的连述设计电路使用的元件及这些元件之间的连接关系。结构描述属于低层次的描述方法，接关系。结构描述属于低层次的描述方法，在在Verilog HDL，结构描述包括门级，结构描述包括门级Gate Level和开关级和开关级Switch Level两种抽象两种抽象级别。级别。应重点掌握高层次描述方法，结构描述也可以应重点掌握高层次描述方法，结构描述也可以用来实现电路的系统设计。用来实现电路的系统设计。 1Verilog HDL门级描述方式门级描述方式Verilog HDL提供了丰富的门类
73、型关键字，用于门级提供了丰富的门类型关键字，用于门级的描述。常用的：的描述。常用的： not非门、非门、and与门、与门、nand与非门、与非门、or或门、或门、nor或或非门、非门、xor异或门、异或门、xnor同或门、同或门、buf缓冲器、及缓冲器、及bufif1、bufif0、 notif1、notif0各种三态门。各种三态门。门级描述语句格式为门级描述语句格式为 门类型关键字门类型关键字 端口列表；端口列表；其中，其中，“例化门的名称是用户定义的标识符，属可例化门的名称是用户定义的标识符，属可选项；端口列表按：选项；端口列表按：(输出、输入，使能控制端输出、输入，使能控制端)的的顺序列
74、出。例如：顺序列出。例如： nand nand2 (y,a,b); /二输入端与非门二输入端与非门 xor myxor(y,a,b) /异或门异或门 bufif0 mybuf (y,a,en); /低电平使能的三态缓冲低电平使能的三态缓冲器器例10 采用结构描述方式描述硬件电路module example_4_11(y,a,b,c); input a,b,c; output y; wire s1,s2,s3; not (s1,a); nand (s2,c,s1); nand (s3,a,b); nand (y,s2,s3);endmodule 2Verilog HDL行为级描述行为级描述Ver
75、ilog HDL行为描述方式是通过行为语句来描述电行为描述方式是通过行为语句来描述电路要实现的功能，表示输入输出间转换的行为，路要实现的功能，表示输入输出间转换的行为，不涉及具体结构。不涉及具体结构。行为建模是一种行为建模是一种“高级的描述方式。行为描述既可高级的描述方式。行为描述既可以描述简单的逻辑门，又可以描述复杂的数字系以描述简单的逻辑门，又可以描述复杂的数字系统，乃至微处理器。既可以描述组合逻辑电路，统，乃至微处理器。既可以描述组合逻辑电路，又可以描述时序逻辑电路。又可以描述时序逻辑电路。例例11 2选选1数据选择器，用数据选择器，用Verilog HDL对它做行为对它做行为描述。描述
76、。 module mux_2_to_1 (a, b, out,outbar,sel); /这是一个这是一个2选选1数据选择器，名为数据选择器，名为mux_2_to_1 input a, b, sel; /定义模块的输入端口为定义模块的输入端口为a, b和和sel output out, outbar; /定义模块的输出端口为定义模块的输出端口为out和和outbar assign out=sel? a:b; /如果如果sel=1，将，将a赋值给赋值给out /如果如果sel=0，将，将b赋值给赋值给out assign outbar =out; /将将out取反后赋值给取反后赋值给outbar
77、 endmodule /模块描述结束模块描述结束作 业365计数器和计数译码显示电路的计数译码显示电路的编程， MAX+plus II 仿真。 例例12 3线线-8线译码器的线译码器的Verilog HDL设计设计module decode3_8 (a, b, c, y, en); /这是一个这是一个3线线-8线译码器，名为线译码器，名为decode3_8input a, b, c, en; /定义模块的输入端口定义模块的输入端口output 7:0 y; /定义模块的输出端口为定义模块的输出端口为outreg7:0 y; always (en or a or b or c) begin if
78、(en) y=8b11111111; else begin case(c, b, a) 3b000: y=8b11111110; 3b001: y=8b11111101; 3b010: y=8b11111011; 3b011: y=8b11110111; 3b100: y=8b11101111; 3b101: y=8b11011111; 3b110: y=8b10111111; 3b111: y=8b01111111; endcase end endendmodule /模块描述结束模块描述结束例例13 8D锁存器的设计锁存器的设计module D_8 (d,q,en); output7:0
79、q; input en; input7:0 d; reg7:0 q; always (en or d) begin if(en) q=q; else q=d; endendmodule 例例14 异步去除十进制加法计数器的描述异步去除十进制加法计数器的描述异步去除是指复位信号有效时，计数器立即被清零，不考虑时钟。异步去除是指复位信号有效时，计数器立即被清零，不考虑时钟。复位信号复位信号clr，高电平有效；时钟信号，高电平有效；时钟信号clk，上升沿触发；，上升沿触发；当当clr=1，计数器清，计数器清0。clr=0时，计数器正常计数。时，计数器正常计数。module cnt10a (clr,
80、clk, cnt, out); /模块名称和端口名模块名称和端口名 input clr, clk; output3:0 out; output cnt; reg3:0 out; reg cnt; always (posedge clk or posedge clr) begin if (clr) begin out=4b0000; cnt=0; end else if (out=4b1001) begin out=4b0000; cnt=1; end else begin cnt=0; out=out+1; end end endmodule 3用结构描述实现电路系统设计用结构描述实现电路系统
81、设计任何用任何用Verilog HDL描述的电路设计模块描述的电路设计模块module，均可用模块例化语句，例化一个元件，来实现电路均可用模块例化语句，例化一个元件，来实现电路系统的设计。模块例化语句格式与逻辑门例化语句系统的设计。模块例化语句格式与逻辑门例化语句格式相同，具体格式：格式相同，具体格式： 设计模块名设计模块名 端口列表；端口列表； 其中，其中，“例化电路名是用户为系统设计定义的标例化电路名是用户为系统设计定义的标识符，相当于系统电路板上为插入设计模块元件的识符，相当于系统电路板上为插入设计模块元件的插座，而端口列表相当于插座上引脚名表，应与设插座，而端口列表相当于插座上引脚名表
82、，应与设计模块的输入计模块的输入/输出端口一一对应。输出端口一一对应。用模块例化方式设计用模块例化方式设计8位计数译码器电路系统。位计数译码器电路系统。在在8位计数译码系统电路设计中，需要事先设计一个位计数译码系统电路设计中，需要事先设计一个4位二进制加法计数器位二进制加法计数器cnt4e模块和一个七段数码显模块和一个七段数码显示器的译码器示器的译码器Dec7s模块，然后用例化方式将这两模块，然后用例化方式将这两种模块组成计数译码系统电路。种模块组成计数译码系统电路。 例例15 4位二进制加法计数器的设计位二进制加法计数器的设计4位二进制加法计数器的符号如图，位二进制加法计数器的符号如图，CL
83、K是时钟输入端；是时钟输入端；CLR复位控制输入端，当复位控制输入端，当CLR=1时计数器被复位，输出时计数器被复位，输出Q3.0=0000；ENA 是使能控制输入端，当是使能控制输入端，当ENA=1时，计数器才能工作；时，计数器才能工作；COUT是进位输出端，当输出是进位输出端，当输出Q3.0=1111时，时，COUT=1。module cnt4e(clk,clr,ena,cout,q); input clk ,clr,ena; output 3:0 q; output cout; reg 3:0 q; always (posedge clr or posedge clk) begin if
84、 (clr) q= b0000; else if (ena) q=q+1; end assign cout=&q;endmodule例例16 七段数码显示器的译码器七段数码显示器的译码器 Dec7s的元件符号如图的元件符号如图A3.0是是4数据输入端，将接至数据输入端，将接至cnt4e的输出端的输出端Q3.0；Q7.0是译码器的输出端，提供七是译码器的输出端，提供七段数码显示数据。段数码显示数据。module Dec7s(a,q); output7:0 q; input3:0 a; reg7:0 q; always (a) begin case(a) 0: q=8b00111111; 1: q
85、=8b00000110; 2: q=8b01011011; 3: q=8b01001111; 4: q=8b01100110; 5: q=8b01101101; 6: q=8b01111101; 7: q=8b00000111; 8: q=8b01111111; 9: q=8b01101111; 10: q=8b01110111; 11: q=8b01111100; 12: q=8b00111001; 13: q=8b01011110; 14: q=8b01111001; 15: q=8b01110001; endcase endendmodule计数译码系统电路的设计计数译码系统电路的设计计
86、数译码系统电路是用MAX+plus II的图形编辑方式设计出来的。 例例17 用模块例化方式将用模块例化方式将cnt4e和和dec7s两种模块组成计数译码系统电路两种模块组成计数译码系统电路cnt_dec7s的源程序：的源程序： module cnt_Dec_v(clk,clr,ena,cout,q); input clk ,clr,ena; output 15:0 q; output cout; reg 15:0 q; wire 3:0 q1,q2; wire x; cnt4e u1(clk,clr,ena,x,q1); cnt4e u2(clk,clr,x,cout,q2); dec7s
87、u3(q1,q7:0); dec7s u4(q2,q15:8); endmodule 2.5 Verilog HDL设计电路流程设计电路流程 1MAX+plus II软件的应用入门软件的应用入门 安装安装MAX+plus II软件：软件： 安装完成软件，在运行软件之前，选择安装完成软件，在运行软件之前，选择Optins 菜单的菜单的license set up命令，翻开窗命令，翻开窗口如下，将口如下，将license数据文件安装完毕，即可数据文件安装完毕，即可运行软件。运行软件。 编辑文本输入文件：编辑文本输入文件： 选择菜单选择菜单File-New，翻开窗口如图，选，翻开窗口如图，选择文本编
88、辑器，翻开文本编辑窗口。择文本编辑器，翻开文本编辑窗口。输入英文程序，输入英文程序，注释可以有中文。注释可以有中文。保存文件的扩展名保存文件的扩展名(abc.v)。一般来讲，。一般来讲，最好是保存在英文路径最好是保存在英文路径Max2work下，每下，每一个工程一个工程建一个工程目录文件夹。建一个工程目录文件夹。 编译程序：编译程序： 将文本文件通过将文本文件通过“File-Projectset Project to Current File设置成为当前文件。设置成为当前文件。 再运行再运行“File-ProjectSave & Compile，即可编译程序。即可编译程序。 建立波形文件：建立
89、波形文件： 在在MAX+plus II菜单下，菜单下， 选择选择Waveform Editor， 翻开波形翻开波形编辑窗口。编辑窗口。 保存与文本文件同名，扩展名为保存与文本文件同名，扩展名为abc.scf。 选择选择NodeEnter Nodes from SNF， 软件会将输入输出端口列出，点击软件会将输入输出端口列出，点击list， 选择需要的输入输出端，点击选择需要的输入输出端，点击=，ok， 输入输出端就会列出在波形编辑窗口。输入输出端就会列出在波形编辑窗口。对输对输入波形入波形进进行行赋值编辑赋值编辑：第一步，第一步，编辑编辑输输入波形之前，入波形之前，先要先要设设置仿真置仿真时间
90、时间。选择选择FileEnd time，给给出仿真出仿真结结束束时间时间。第二步，第二步，选选中中输输入入变变量，量，选选中中时间时间段涂段涂黑，黑，选选0或或1值值。选选中中时钟时钟clk，点点击击 按按键键，设设置置时钟时钟信号。信号。选选中中输输入数据入数据组组，涂黑，点，涂黑，点击击 按按键键，设设置数据置数据组值组值。 电路仿真：电路仿真： 运行运行“File-ProjectSave & Simulate， 即可仿真电路，即可仿真电路， 输出波形出现在波形编辑窗口。输出波形出现在波形编辑窗口。 生成元件图形符号：生成元件图形符号： 在在File菜单下，菜单下， 选择选择Create
91、Default Symbol命命令，令， 对当前文本文件编译，对当前文本文件编译， 生成元件图形生成元件图形 符号如图符号如图 图形编辑器：图形编辑器： 图形编辑器可以调入图形编辑器可以调入Verilog HDL元件库里的元元件库里的元件，或调入自行设计的元件符号，进行绘制电路图。件，或调入自行设计的元件符号，进行绘制电路图。在在MAX+plus II菜单下，选择菜单下，选择Graphic Editor，翻开图，翻开图形编辑窗口。点击鼠标右键，选择形编辑窗口。点击鼠标右键，选择Enter Symbol，弹出弹出Verilog HDL元件符号库。元件符号库。选择自建的工程目录可以调出已生成的元件
92、符号。选择自建的工程目录可以调出已生成的元件符号。选择选择“maxplus2max2libprim,可以调出输入、输可以调出输入、输出信号符号出信号符号input、output等。等。选择选择“maxplus2max2libmf可以调出可以调出Verilog HDL元件库的常用数字电路元件。元件库的常用数字电路元件。在图形编辑窗口绘制电路，元件符号如输入、输出在图形编辑窗口绘制电路，元件符号如输入、输出端口名称可以用鼠标点击，在激活状态下编辑，端口名称可以用鼠标点击，在激活状态下编辑，输入自定义名称。输入自定义名称。对图形编辑的文件，保存为扩展名对图形编辑的文件，保存为扩展名abc.gdf,对
93、绘对绘制的电路图进行编译和仿真与上述方法相同。制的电路图进行编译和仿真与上述方法相同。 2Verilog HDL设计流程设计流程BCD码加法器电路包括码加法器电路包括BCD_adder.v、BCD_Dec.v和和TOP.gdf三个模块，三个模块，其中其中BCD_adder.v是是BCD加法器，加法器，BCD_Dec.v是七段显示译码器源程序，是七段显示译码器源程序，TOP.gdf是以原理图输入法设计的顶层文件。是以原理图输入法设计的顶层文件。在在TOP.gdf原理图中以原理图中以BCD_adder.v和和BCD_Dec.v作为元件，设计一个作为元件，设计一个BCD码加法码加法器电路。器电路。
94、建立一个工程目录，如建立一个工程目录，如d:myeda。然后在。然后在MAX+plus II环境下，翻开一个新文件，进入环境下，翻开一个新文件，进入Verilog HDL文本编辑方式文本编辑方式Text Editor file。编辑编辑BCD_adder.v源程序如下：源程序如下：module BCD_adder(a,b,cin,sum,cout); input 3:0 a,b; input cin; output 3:0 sum; output cout; reg cout; reg3:0 sum; always (a or b or cin) begin cout,sum=a+b+cin;
95、 if (cout,sumb01001) cout,sum=sum+4b0110; end endmodule保存的文件名与设计模块名相同，扩展名为保存的文件名与设计模块名相同，扩展名为.v。完成完成BCD_adder的编译后，用的编译后，用MAX+plus II的的File 菜单下菜单下“Create Default Symbol命令，对命令，对BCD_adder编译生成元件图形符号。编译生成元件图形符号。图中细的输入图中细的输入/输出线表示单信号线，粗的输入输出线表示单信号线，粗的输入/输输出线表示多信号总线。出线表示多信号总线。编辑编辑BCD_Dec7源程序如下：源程序如下：module
96、 BCD_Dec7(a,q); input 3:0 a; output 7:0 q; reg7:0 q; always (a) begin case(a) 4b0000: q=8b00111111; 4b0001: q=8b00000110; 4b0010: q=8b01011011; 4b0011: q=8b01001111; 4b0100: q=8b01100110; 4b0101: q=8b01101101; 4b0110: q=8b01111101; 4b0111: q=8b00000111; 4b1000: q=8b01111111; 4b1001: q=8b01101111; 4b
97、1010: q=8b01110111; 4b1011: q=8b01111100; 4b1100: q=8b00111001; 4b1101: q=8b01011110; 4b1110: q=8b01111001; 4b1111: q=8b01110001; endcase end endmodule 同样生成元件图形符号：同样生成元件图形符号： 3设计电路顶层文件设计电路顶层文件顶层设计文件是调用功能元件，将他们组装起来，成为一个完整顶层设计文件是调用功能元件，将他们组装起来，成为一个完整的设计。的设计。翻开一个新文件并进入图形编辑方式翻开一个新文件并进入图形编辑方式Graphic Edit
98、or file。在图形编辑框中，调出在图形编辑框中，调出BCD_Adder、BCD_Dec元件符号和输入、元件符号和输入、输出元件符号，连线完成，存为输出元件符号，连线完成，存为top.gdf，如以下图所示：，如以下图所示： 具体操作步骤如下：具体操作步骤如下：将输入元件将输入元件INPUT与与BCD_Adder的的CIN连接在一起，输入连接在一起，输入元件名称改为元件名称改为CIN，作为加法器的低位进位输入端。，作为加法器的低位进位输入端。将输入元件将输入元件INPUT与与BCD_Adder的加数输入连接在一起，的加数输入连接在一起，输入元件名称分别改为输入元件名称分别改为A3.0和和B3.
99、0，作为加法器，作为加法器4位加数位加数输入端。输入端。将将BCD_Adder输出输出SUM3.0与与BCD_Dec7的输入的输入A3.0连接在一起，将连接在一起，将BCD_Dec7的输出的输出Q7.0与输出元件连接在与输出元件连接在一起，并将输出元件的名称改为一起，并将输出元件的名称改为Q7.0，作为，作为8译码输出端。译码输出端。将输出元件将输出元件OUTPUT与与BCD_Adder的的COUT连接，并将输连接，并将输出元件的名称改为出元件的名称改为COUT，作为加法器的进位输出端。，作为加法器的进位输出端。顶层设计图形完成后，用顶层设计图形完成后，用TOP.gdf名存入工程目录中。名存入
100、工程目录中。 4编译顶层设计文件编译顶层设计文件执行执行“MAX+plus II菜单下的菜单下的“Compiler命令，完命令，完成对顶层文件成对顶层文件TOP.gdf的编译。的编译。如果要生成如果要生成TOP.gdf元件符号，还要执行元件符号，还要执行“File菜菜单下的单下的“Create Default Symbol命令。命令。 5仿真顶层设计文件仿真顶层设计文件在对顶层文件的编译过程中，系统为电路的仿真完成在对顶层文件的编译过程中，系统为电路的仿真完成了延时网表提取了延时网表提取Timing SNF Extractor操作，操作，支持电路的仿真。支持电路的仿真。仿真操作：建立仿真操作：
101、建立TOP.scf波形文件，对输入波形进行波形文件，对输入波形进行赋值编辑，运行赋值编辑，运行“File-ProjectSave & Simulate，即可仿真电路。，即可仿真电路。输出波形出现在波形编辑窗口。输出波形出现在波形编辑窗口。 6下载顶层设计文件下载顶层设计文件 略略2.6 2.6 用用Verilog HDLVerilog HDL描述逻辑电路的实例描述逻辑电路的实例1 1用用Verilog HDLVerilog HDL对对4 4位加法器做逻辑描述位加法器做逻辑描述加法器是常用的组合逻辑电路，串行进位方法构成的加法器是常用的组合逻辑电路，串行进位方法构成的4 4位全位全加器如图。加器
102、如图。/对对4 4位串行进位加法器的顶层结构的描述位串行进位加法器的顶层结构的描述module Four_bit_fulladd (A, B,CI, S, CO); module Four_bit_fulladd (A, B,CI, S, CO); /4 /4位全加器模块名称和端口名位全加器模块名称和端口名parameter size=4; /parameter size=4; /定义参数定义参数input size:1 A, B; input size:1 A, B; output size: 1 S;output size: 1 S;input CI;input CI;output CO;
103、output CO;wire 1: size-1 Ctemp wire 1: size-1 Ctemp / /定义模块内部的连接线定义模块内部的连接线onebit_fulladd /onebit_fulladd /调用调用1 1位全加器位全加器 add1 (A1, B1, CI, S1, Ctemp1, add1 (A1, B1, CI, S1, Ctemp1, / / 实例化，调用实例化，调用1 1位全加器位全加器 add2 (A2, B2, Ctemp1, S2, Ctemp2, / add2 (A2, B2, Ctemp1, S2, Ctemp2, / 实例化，调用实例化，调用1 1位全
104、加器位全加器 add3 (A3, B3, Ctemp2, S3, Ctemp3, / add3 (A3, B3, Ctemp2, S3, Ctemp3, / 实例化，调用实例化，调用1 1位全加器位全加器 add4 (A4, B4, Ctemp3, S4, Ctemp4, / add4 (A4, B4, Ctemp3, S4, Ctemp4, / 实例化，调用实例化，调用1 1位全加器位全加器endmodule /endmodule /结束结束上面的程序是对电路的顶层描述，在程序中调用了上面的程序是对电路的顶层描述，在程序中调用了1位全加器位全加器onebit_fulladd。对。对1位全加器
105、的内部结构用下面的程序模块进行描述。位全加器的内部结构用下面的程序模块进行描述。/对对1位全加器内部结构的描述位全加器内部结构的描述 module onebit_fulladd (A, B,CI, Sum, Cout); /1位全加器模块名称和端口名位全加器模块名称和端口名 input A, B, CI; output Sum, Cout; wire Sum_temp, C_1, C_2, C_3; /定义模块内部的连接线定义模块内部的连接线 xor XOR1(Sum_temp, A, B), XOR2(Sum, Sum_temp, CI), /两次调用异或门实现两次调用异或门实现Sum=A
106、B CI and /调用调用3个与门个与门AND1, AND2, AND3 AND1(C_1, A, B), AND2(C_2, A, CI), AND3(C_3, B, CI); or OR1(Cout, C_1, C_2, C_3); /调用或门实现调用或门实现Cout=AB+A(CI)+B(CI) endmodule /结束结束 2用Verilog HDL描述下面的状态转换图实现的逻辑功能module fsm (out, in, clock); /模块名称fsm，模块端口列表out, in, clock output out; /定义输出 input in, clock; /定义输入 r
107、eg out; /定义输出变量的类型 reg 1: 0 currentState, nextState; /状态机的编码位数，在电路实现时对应存放器个数 always (in or currentState) begin /根据输入和现态判断应当有的次态 out= currentState1 &( currentState0); /判断输出的逻辑值 if (currentState =0) if (in)nextState =1; /如现态为0，且输入为1，那么推断次态为1 if (currentState =1) if (in)nextState =2; /如现态为1，且输入为1，那么推断次
108、态为2 else nextstate =0; if (currentState =2) begin if (in)nextState =2; else nextstate =0; end endalways (posedge clock ) begin /接收到时钟的边沿触发信号后，完成状态转换 currentStateb01001) cout,sum=sum+4b0110; end endmodule64输入端与非门输入端与非门module example_4_4(y,a,b,c,d); /4input nand output y; input a,b,c,d; assign #1 y=(a
109、&b&c&d);endmodule7上升沿触发的上升沿触发的D触发器触发器module D_FF(q,d,clock); input d,clock; output q; reg q; always (posedge clock) q=d;endmodule8条件操作符条件操作符module example_4_3(y,a,b,c); input a,b,c; output y; assign y=a?b:c;endmodule98线线3线优先编码器线优先编码器module example_4_6(y,a); output2:0 y; input7:0 a; reg2:0 y; always
110、a begin if(a7) y=3b111; else if(a6) y=3b110; else if(a5) y=3b101; else if(a4) y=3b100; else if(a3) y=3b011; else if(a2) y=3b010; else if(a1) y=3b001; else y=3b000; endendmodule104选选1数据选择器数据选择器module example_4_7(z,a,b,c,d,s1,s2); output z; input a,b,c,d; input s1,s2; reg z;always (s1,s2) begin case (
111、s1,s2) 2b00: z=a; 2b01: z=b; 2b10: z=c; 2b11: z=d; endcase endendmodule118位奇偶校验器位奇偶校验器module example_4_8(a,out); output out; input7:0 a; reg out; integer n; always (a) begin out=0; for(n=0;n8;n=n+1) out=outan; endendmodule(y+B2E6H9KcOfRjUmXp!s&v)z0C4F7IaMdPgSkVnYq$t*x-A1D5G8JbNeQiTlWo#r%u(y+B3E6H9Lc
112、OfRjUmYp!s&w)z0C4F7JaMdPhSkVnZq$u*x-A2D5G8KbNfQiTlXo#r%v(y0B3E6I9LcOgRjUmYp!t&w)z1C4F7JaMePhSkWnZq$u*x+A2D5H8KbNfQiUlXo#s%v(y0B3F6I9LdOgRjVmYq!t&w-z1C4G7JbMePhTkWnZr$u*x+A2E5H8KcNfQiUlXp#s%v)y0B3F6IaLdOgSjVmYq!t*w-z1D4G7JbMeQhTkWoZr$u(x+B2E5H9KcNfRiUmXp#s&v)y0C3F6IaLdPgSjVnYq!t*w-A1D4G8JbMeQhTlWoZr%
113、u(x+B2E6H9KcOfRiUmXp!s&v)z0C3F7IaMdPgSkVnYq$t*x-A1D5G8JbNeQiTlWo#r%u(y+B2E6H9LcOfRjUmXp!s&w)z0C4F7IaMdPhSkVnZq$t*x-A2D5G8KbNeQiTlXo#r%v(y+B3E6I9LcOgRjUmYp!t&w)z1C4F7JaMdPhSkWnZq$u*x-A2D5H8KbNfQiTlXo#s%v(y0B3E6I9LdOgRjVmYp!t&w-z1C4G7JaMePhTkWnZr$u*x+A2E5H8KcNfQiUlXo#s%v)y0B3F6I9LdOgSjVmYq!t&w-z1D4G7J
114、bMePhTkWoZr$u(x+A2E5H9KcNfRiUlXp#s&v)y0C3F6IaLdPgSjVnYq!t*w-A1D4G8JbMeQhTkWoZr%u(x+B2E5H9KcOfRiUmXp#s&v)z0C3F7IaLdPgSkVnYq$t*w-A1D5G8JbNeQhTlWo#r%u(y+B2E6H9LcOfRjUmXp!s&v)z0C4F7IaMdPgSkVnZq$t*x-A1D5G8KbNeQiTlWo#r%v(y+B3E6H9LcOgRjUmYp!s&w)z1C4F7JaMdPhSkWnZq$u*x-A2D5H8KbNfQiTlXo#r%v(y0B3E6I9LcOgRjVmYp
115、!t&w)z1C4G7JaMePhSkWnZr$u*x+A2D5H8KcNfQiUlXo#s%v)y0B3F6I9LdOgSjVmYq!t&w-z1C4G7JbMePhTkWnZr$u(x+A2E5H8KcNfRiUlXp#s%v)y0C3F6IaLdOgSjVnYq!t*w-z1D4G8JbMeQhTkWoZr%u(x+B2E5H9KcNfRiUmXp#s&v)y0C3F7IaLTkWnZr$u(x+A2E5H8KcNfRiUlXp#s%v)y0C3F6IaLdOgSjVnYq!t*w-z1D4G8JbMeQhTkWoZr$u(x+B2E5H9KcNfRiUmXp#s&v)y0C3F7IaL
116、dPgSjVnYq$t*w-A1D4G8JbNeQhTlWoZr%u(y+B2E6H9KcOfRjUmXp!s&v)z0C3F7IaMdPgSkVnYq$t*x-A1D5G8JbNeQiTlWo#r%u(y+B3E6H9LcOfRjUmYp!s&w)z0C4F7JaMdPhSkVnZq$u*x-A2D5G8KbNfQiTlXo#r%v(y+B3E6I9LcOgRjUmYp!t&w)z1C4F7JaMePhSkWnZq$u*x+A2D5H8KbNfQiUlXo#s%v(y0B3F6I9LdOgRjVmYq!t&w-z1C4G7JaMePhTkWnZr$u*x+A2E5H8KcNfQiUlXp#s
117、%v)y0B3F6IaLdOgSjVmYq!t*w-z1D4G7JbMeQhTkWoZr$u(x+B2E5H9KcNfRiUlXp#s&v)y0C3F6IaLdPgSjVnYq!t*w-A1D4G8JbMeQhTlWoZr%u(x+B2E6H9KcOfRiUmXp!s&v)z0C3F7IaMdPgSkVnYq$t*x-A1D5G8JbNeQhTlWo#r%u(y+B2E6H9LcOfRjUmXp!s&w)z0C4F7IaMdPhSkVnZq$t*x-A2D5G8KbNeQiTlXo#r%v(y+B3E6I9LcOgRjUmYp!s&w)z1C4F7JaMdPhSkWnZq$u*x-A2D5H8
118、KbNfQiTlXo#s%v(y0B3E6I9LdOgRjVmYp!t&w-z1C4GbNeQiTlXo#r%v(y+B3E6H9LcOgRjUmYp!s&w)z1C4F7JaMdPhSkWnZq$u*x-A2D5H8KbNfQiTlXo#s%v(y0B3E6I9LdOgRjVmYp!t&w-z1C4G7JaMePhSkWnZr$u*x+A2D5H8KcNfQiUlXo#s%v)y0B3F6I9LdOgSjVmYq!t&w-z1D4G7JbMePhTkWoZr$u(x+A2E5H9KcNfRiUlXp#s%v)y0C3F6IaLdOgSjVnYq!t*w-z1D4G8JbMeQhTkWoZr%
119、u(x+B2E5H9KcOfRiUmXp#s&v)z0C3F7IaLdPgSkVnYq$t*w-A1D5G8JbNeQhTlWoZr%u(y+B2E6H9KcOfRjUmXp!s&v)z0C4F7IaMdPgSkVnZq$t*x-A1D5G8KbNeQiTlWo#r%v(y+B3E6H9LcOgRjUmYp!s&w)z0C4F7JaMdPhSkVnZq$u*x-A2D5G8KbNfQiTlXo#r%v(y0B3E6I9LcOgRjVmYp!t&w)z1C4G7JaMePhSkWnZr$u*x+A2D5H8KcNfQiUlXo#s%v(y0B3F6I9LdOgRjVmYq!t&w-z1C4G7J
120、bMePhTkWnZr$u(x+A2E5H8KcNfRiUlXp#s%v)y0C3F6IaLdOgSjVnYq!t*w-z1D4G7JbMeQhTkWoZr$u(x+B2E5H9KcNfRiUmXp#s&v)y0C3F7IaLdPgSjVnYq$t*w-A1D4G8JbNeQhTlWoZr%u(yF6IaLdOgSjVmYq!t*w-z1D4G7JbMeQhTkWoZr$u(x+B2E5H9KcNfRiUmXp#s&v)y0C3F7IaLdPgSjVnYq$t*w-A1D4G8JbNeQhTlWoZr%u(x+B2E6H9KcOfRiUmXp!s&v)z0C3F7IaMdPgSkVnYq$t*
121、x-A1D5G8JbNeQiTlWo#r%u(y+B3E6H9LcOfRjUmYp!s&w)z0C4F7IaMdPhSkVnZq$t*x-A2D5G8KbNeQiTlXo#r%v(y+B3E6I9LcOgRjUmYp!t&w)z1C4F7JaMePhSkWnZq$u*x3E6H9LcOfRjUmXp!s&w)z0C4F7IaMdPhSkVnZq$t*x-A2D5G8KbNeQiTlXo#r%v(y+B3E6I9LcOgRjUmYp!t&w)z1C4F7JaMePhSkWnZq$u*x-A2D5H8KbNfQiTlXo#s%v(y0B3E6I9LdOgRjVmYp!t&w-z1C4G7JaMeP
122、hTkWnZr$u*x+A2E5H8KcNfQiUlXp#s%v)y0B3F6IaLdOgSjVmYq!t&w-z1D4G7JbMePhTkWoZr$u(x+A2E5H9KcNfRiUlXp#s&v)y0C3F6IaLdPgSjVnYq!t*w-A1D4G8JbMeQhTlWoZr%u(x+B2E5H9KcOfRiUmXp#s&v)z0C3F7IaLdPgSkVnYq$t*w-A1D5G8JbNeQhTlWo#r%u(y+B2E6H9LcOfRjUmXp!s&w)z0C4F7IaMdPgSkVnZq$t*x-A1D5G8KbNeQiTlWo#r%v(y+B3E6H9LcOgRjUmYp!s&w
123、)z1C4F7JaMdPhSkWnZq$u*x-A2D5H8KbNfQiTlXo#s%v(y0B3E6I9LcOgRjVmYp!t&w)z1C4G7JaMePhSkWnZr$u*x+A2D5H8KcNfQiUlXo#s%v)y0B3F6I9LdOgSjVmYq!t&w-z1DKbNfQiTlXo#r%v(y0B3E6I9LcOgRjVmYp!t&w)z1C4G7JaMePhSkWnZr$u*x+A2D5H8KcNfQiUlXo#s%v)y0B3F6I9LdOgSjVmYq!t&w-z1C4G7JbMePhTkWnZr$u(x+A2E5H8KcNfRiUlXp#s%v)y0C3F6IaLdOgS
124、jVnYq!t*w-z1D4G8JbMeQhTkWoZr%u(x+B2E5H9KcNfRiUmXp#s&v)y0C3F7IaLdPgSjVnYq$t*w-A1D4G8JbNeQhTlWoZr%u(y+B2E6H9KcOfRjUmXp!s&v)z0C4F7IaMdPgSkVnYq$t*x-A1D5G8JbNeQiTlWo#r%u(y+B3E6H9LcOfRjUmYp!s&w)z0C4F7JaMdPhSkVnZq$u*x-A2D5G8KbNfQiTlXo#r%v(y0B3E6I9LcOgRjUmYp!t&w)z1C4F7JaMePhSkWnZq$u*x+A2D5H8KbNfQiUlXo#s%v(y
125、0B3F6I9LdOgRjVmYq!t&w-z1C4G7JbMePhXo#r%v(y+B3E6I9LcOgRjUmYp!t&w)z1C4F7JaMePhSkWnZq$u*x+A2D5H8KbNfQiUlXo#s%v(y0B3F6I9LdOgRjVmYq!t&w-z1C4G7JaMePhTkWnZr$u*x+A2E5H8KcNfQiUlXp#s%v)y0B3F6IaLdOgSjVmYq!t*w-z1D4G7JbMeQhTkWoZr$u(x+B2E5H9KcNfRiUlXp#s&v)y0C3F6IaLdPgSjVnYq!t*w-A1D4G8JbMeQhTlWoZr%u(x+B2E6H9KcOfRi
126、UmXp!s&v)z0C3F7IaMdPgSkVnYq$t*w-A1D5G8JbNeQhTlWo#r%u(y+B2E6H9LcOfRjUmXp!s&w)z0C4F7IaMdPhSkVnZq$t*x-A2D5G8KbNeQiTlXo#r%v(y+B3E6I9LcOgRjUmYp!s-A1D5G8JbNeQhTlWo#r%u(y+B2E6H9LcOfRjUmXp!s&w)z0C4F7IaMdPhSkVnZq$t*x-A2D5G8KbNeQiTlWo#r%v(y+B3E6H9LcOgRjUmYp!s&w)z1C4F7JaMdPhSkWnZq$u*x-A2D5H8KbNfQiTlXo#s%v(y0B3
127、E6I9LdOgRjVmYp!t&w-z1C4G7JaMePhSkWnZr$u*x+A2D5H8KcNfQiUlXo#s%v)y0B3F6I9LdOgSjVmYq!t&w-z1D4G7JbMePhTkWoZr$u(x+A2E5H9KcNfRiUlXp#s%v)y0C3F6IaLdOgSjVnYq!t*w-z1D4G8JbMeQhTkWoZr%u(x+B2E5H9KcOfRiUmXp#s&v)z0C3F7IaLdPgSkVnYq$t*w-A1D4G8JbNeQhTlWoZr%u(y+B2E6H9KcOfRjUmXp!s&v)zG8JbMeQhTkWoZr%u(x+B2E5H9KcOfRiUmXp#s&v)z0C3F7IaLdPgSjVnYq$t*w-A1D4G8JbNeQhTlWoZr%u(y+B2E6H9KcOfRjUmXp!s&v)z0C4F7IaMdPgSkVnZq$t*x-A1D5G8KbNeQiTlWo#r%u(y+B3E6
