微处理器及其结构

《微处理器及其结构》由会员分享，可在线阅读，更多相关《微处理器及其结构（125页珍藏版）》请在金锄头文库上搜索。

1、第第2 2章章 微处理器及其结构微处理器及其结构2.1 2.1 微处理器概述微处理器概述2.2 8086/8088 2.2 8086/8088 微处理器微处理器2.3 802862.3 80286Pentium 4 Pentium 4 微处理器微处理器2.4 80x862.4 80x86PentiumPentium系列微处理器的程序设计模型系列微处理器的程序设计模型2.5 2.5 实模式下的存储器寻址实模式下的存储器寻址2.6 2.6 保护模式下的存储器寻址保护模式下的存储器寻址本章主要目标本章主要目标硬件设计硬件设计: 掌握集成电路芯片8086/8088、8284、8282（74LS373）

2、、8286（74LS245）的基本工作原理；设计实现8086最小/最大两种工作模式下核心控制单元。时序：时序：掌握片级总线和系统总线的工作时序。软件编程软件编程: 掌握实方式和保护方式下的寻址方法。扩展：扩展：使用PROTEL软件绘制8086最小/最大两种工作模式下核心控制单元设计的原理图。第2章 微处理器及其结构2.1 2.1 微处理器概述微处理器概述 微处理器的主要性能指标 微处理器的工作方式2.1.12.1.1微处理器的主要性能指标微处理器的主要性能指标1.1.字长字长：一次处理二进制位数，通常为通用寄存器宽度。 2.2.主频主频：处理器时钟频率，如4GHz等。3.3.外外频：频：通常指

3、处理器外部总线频率，如100MHz等。4.4.工作电压工作电压：通常有5V，3.5V, 2.7V, 1.2V等5.5.制造制造工艺工艺：最小线距，通常以um或nm表示。6.6.地址地址线宽度：线宽度：指处理器外部地址线引脚条数，如20，32和36条等、2.1.12.1.1微处理器的主要性能指标微处理器的主要性能指标7.7.数据数据线宽度：线宽度：指处理器外部数据线条数，如16，32和64条等。8.8.内置内置协处理器：协处理器：指处理器内部是否集成了数学协处理器,如80387。9.9.超标量结构超标量结构：是否具有两个及以上指令流水线。10.Cache10.Cache：是否集成了高速缓冲存储器

4、。11.11.多媒体扩展技术：多媒体扩展技术：是否具有多媒体扩展技术,如MMX/SSE/SSE2等。12.12.是否具有超线程技术等。是否具有超线程技术等。2.1.1微处理器的主要性能指标 结束2.1.2 2.1.2 微处理器微处理器的的工作方式工作方式 实地址方式实地址方式 保护地址方式保护地址方式 虚拟虚拟8086方式方式 系统管理方式系统管理方式 工作方式间的相互转换工作方式间的相互转换实地址方式实地址方式 8086/80888086/8088微处理器采用的寻址方式。微处理器采用的寻址方式。 系统启动后，任何处理器（系统启动后，任何处理器（Intel)Intel)自动进入实地址方式。自动

5、进入实地址方式。 实地址方式的主要特点：实地址方式的主要特点：1.寻址方式、存储器管理、中断处理与8086一样.2.操作数默认长度为16位。3.不用虚拟地址，最大地址范围仍限于1MB，只采用分段方式，每段最大64KB。4.存储器中保留两个固定的区域，一个是初始化程序区FFFFFH-FFFF0H，另一个为中断向量表003FFH-00000H。5.所有程序在最高级0级上执行。保护地址方式保护地址方式 所谓保护是指在执行多任务操作时，对不同任务使用所谓保护是指在执行多任务操作时，对不同任务使用的虚拟存储器空间进行完全的隔离，保护每个任务顺利执的虚拟存储器空间进行完全的隔离，保护每个任务顺利执行。行。

6、 保护方式具有如下特点：保护方式具有如下特点：1.存储器采用虚拟地址空间、线性地址空间和物理地址空间三种方式来描述。2.强大的寻址空间。在保护方式下，80386可以寻址的空间大至64TB（246）（虚拟地址）。3.使用4级保护功能，可实现程序与程序、用户与用户、用户与操作系统之间的隔离和保护，为多任务操作系统提供优化支持。 4.在保护方式下，32位处理器既可以进行16位操作，又可进行32位操作。虚拟虚拟80868086方式方式 所谓虚拟所谓虚拟80868086模式是指一个多任务的环境，即模拟多模式是指一个多任务的环境，即模拟多个个80868086的工作方式。的工作方式。 虚拟虚拟8086808

7、6方式的主要特点如下：方式的主要特点如下：1.可执行原来采用8086书写的应用程序 。2.段寄存器的用法与实地址方式一样。3.可以使用分页方式，将1MB分为256个页面，每页4KB。4.在虚拟8086方式中，应用程序在最低特权级3级上运行，因此80386指令系统中的特权指令不能使用。系统管理方式系统管理方式 SMMSMM功能主要包括电源管理以及为操作系统和正在运行功能主要包括电源管理以及为操作系统和正在运行的程序提供安全性。的程序提供安全性。 SMMSMM最显著的应用就是电源管理。最显著的应用就是电源管理。 用于笔记本电脑的处理器从80386DL开始就支持SMM，目的是降低系统功耗。 用于台式

8、机支持SMM的处理器有Pentium、Pentium II、Pentium III以及Pentium 4等。 工工作作方方式式间间的的相相互互转转换换2.1.2 微处理器的工作方式 2.1 微处理器概述 结束2.2 8086/80882.2 8086/8088微处理器微处理器什么是什么是8086/80888086/8088微处理器？微处理器？ 8086是Intel 78 年推出的16位微处理器（79年推出8088 ） 4万多个晶体管(8088为2.9万个晶体管) 时钟频率4.77MHZ 数据线16位（8088的外部数据线8位） 地址线20位 40脚DIP封装 推出8088的主要目的是为了与当时

9、已有的一套Intel外部设备接口芯片直接兼容使用。2.2 8086/80882.2 8086/8088微处理器微处理器2.2.1 8086/8088 2.2.1 8086/8088 内部结构内部结构2.2.2 8086/8088 2.2.2 8086/8088 的工作模式与引脚信号的工作模式与引脚信号2.2.3 2.2.3 时钟发生器（时钟发生器（8284A8284A） 2.2.4 2.2.4 总线总线分离与缓冲分离与缓冲2.2.5 8086 2.2.5 8086 最小工作模式下控制核心单元的组成最小工作模式下控制核心单元的组成2.2.6 8288 2.2.6 8288 总线控制器总线控制器2

10、.2.7 8086 2.2.7 8086 最大工作模式下控制核心单元的组成最大工作模式下控制核心单元的组成2.2.8 8086/8088 2.2.8 8086/8088 的总线操作及时序的总线操作及时序2.22.2.1.1 8086/8088 8086/8088内部结构内部结构1 1、8086/80888086/8088由哪几部分组成？由哪几部分组成？2 2、BIUBIU和和EIUEIU的主要功能是什么？的主要功能是什么？3 3、8086/80888086/8088是否采用采用了指令流水技术？是否采用采用了指令流水技术？ 4 4、BIUBIU总线接口单元由哪几部分组成？总线接口单元由哪几部分组

11、成？5 5、为什么要设置段地址寄存器？、为什么要设置段地址寄存器？6 6、段地址寄存器用来存放什么？、段地址寄存器用来存放什么？7 7、指令指针寄存器、指令指针寄存器 IPIP中存放什么？中存放什么？8 8、地址加法器实现什么功能？、地址加法器实现什么功能？9 9、为什么设置指令队列？、为什么设置指令队列？1010、EUEU执行单元由哪几部分组成？执行单元由哪几部分组成？1 1、8086/80888086/8088由哪几部分组成？由哪几部分组成？按功能可分为两部分按功能可分为两部分：总线接口单元总线接口单元 BIUBIU (Bus Interface Unit)(Bus Interface U

12、nit)执行单元执行单元 EUEU (Execution Unit)(Execution Unit)。2.22.2.1.1 8086/8088 8086/8088内部结构内部结构2 2、BIUBIU和和EUEU的主要功能是什么？的主要功能是什么？BIU BIU 负责完成微处理器内部与外部负责完成微处理器内部与外部( (存储器和存储器和I IO O端口端口) )的信息传送，即负责取指令和存取数据。的信息传送，即负责取指令和存取数据。EU EU 负责执行指令。负责执行指令。3 3、8086/80888086/8088是否采用了指令流水技术？是否采用了指令流水技术？ BIU BIU 取指令和取指令和

13、 EU EU 执行指令可以并行操作执行指令可以并行操作, ,采用了指令采用了指令流水技术流水技术. .4 4、BIUBIU总线接口单元由哪几部分组成？总线接口单元由哪几部分组成？ 4个个16位的段地址寄存器位的段地址寄存器： CS：代码段寄存器 DS：数据段寄存器 SS：堆栈段寄存器 ES：扩展段寄存器 16位的指令指针寄存器位的指令指针寄存器 IP 20位的地址加法器位的地址加法器 6/4个字节的指令队列个字节的指令队列2.22.2.1.1 8086/8088 8086/8088内部结构内部结构2.22.2.1.1 8086/8088 8086/8088内部结构内部结构5 5、为什么、为什么

14、要设置段地址寄存器要设置段地址寄存器？6 6、段地址、段地址寄存器用来存放什么寄存器用来存放什么？段寄存器是为了通过段寄存器是为了通过“段加偏移段加偏移”的寻址机制实现对的寻址机制实现对2020位位实实际地址际地址( (物理地址物理地址) )的寻址的寻址 。4个16位段寄存器，用来存放1616位位的段地址段地址。 CSCS：用来存放程序当前使用的代码段代码段的段地址。 SSSS：用来存放程序当前所使用的堆栈段堆栈段的段地址。 DSDS：用来存放程序当前使用的数据段数据段的段地址。 ESES：用来存放程序当前使用的扩展段扩展段的段地址 。关于关于“段加偏移段加偏移”的寻址机制将在本章的后续部分详

15、细讨论。的寻址机制将在本章的后续部分详细讨论。7 7、指令、指令指针指针寄存器寄存器IPIP中存放什么？中存放什么？8 8、地址、地址加法器实现什么功能加法器实现什么功能？ 指令指针寄存器指令指针寄存器 IPIP中存放着下一条待执行指令的中存放着下一条待执行指令的偏移偏移地址地址。 地址加法器地址加法器将来自于段寄存器的将来自于段寄存器的1616位段地址位段地址左移左移4 4位位后后与来自于与来自于IPIP寄存器或寄存器或EUEU提供的提供的1616位偏移地址位偏移地址相加，形成一相加，形成一个个2020位的实际地址位的实际地址。9 9、为什么、为什么设置指令队列设置指令队列？ 用于存放预取的

16、指令用于存放预取的指令, ,减少等待时间减少等待时间, ,避免取指令和取避免取指令和取操作数发生冲突操作数发生冲突, ,从而提高运行效率。从而提高运行效率。 8086的指令队列长度为6个字节，当队列空闲两个字节时，BIU自动从存储器取出指令字节，存入指令队列中；而8088的指令队列为4个字节长，当队列空闲一个字节时，BIU就自动取指令字节，并存到指令队列中去。1010、EUEU执行单元由哪几部分组成？执行单元由哪几部分组成？算术算术逻辑单元逻辑单元ALUALU数据数据暂存寄存器暂存寄存器通用寄存器通用寄存器组组标志标志寄存器寄存器EUEU控制电路控制电路 关于关于通用寄存器组通用寄存器组和和标

17、志寄存器标志寄存器的内容将在本章后续的内容将在本章后续部分详细讨论。部分详细讨论。2.22.2.1.1 8086/8088 8086/8088内部结构内部结构2.2.1 8086/8088内部结构 结束2.22.2.2.2 8086/8088 8086/8088的的工作模式与引脚信号工作模式与引脚信号1.8086/80881.8086/8088有哪两种工作模式？有哪两种工作模式？2.2.如何设置如何设置8086/80888086/8088的两种工作模式？的两种工作模式？3.3.最大模式与最小模式有什么主要区别？最大模式与最小模式有什么主要区别？4.8086/80884.8086/8088采用什

18、么封装，有多少个引脚信号？采用什么封装，有多少个引脚信号？5.8086/80885.8086/8088有哪些基本引脚信号有哪些基本引脚信号? ?6.8086/80886.8086/8088在最小模式下有哪些专用引脚信号在最小模式下有哪些专用引脚信号? ? 7.8086/80887.8086/8088在最大模式下有哪些专用引脚信号在最大模式下有哪些专用引脚信号? ? 1.1.8086/80888086/8088有哪两种工作模式？有哪两种工作模式？最小模式（单处理器系统方式）：最小模式（单处理器系统方式）：系统中只有8086/8088一个微处理器，系统中的所有总线控制信号都直接由8086/8088

19、产生。最大模式（多处理器系统方式）：最大模式（多处理器系统方式）：系统中含有两个或两个以上微处理器，其中一个是8086/8088为主处理器，其它都是协处理器，总线控制信号由芯片8288产生。 在8086/8088系统中与其配合的协处理器有数值运算协处理器8087和输入输出协处理器8089。 8028680286及以后的处理器均采用最大模式。及以后的处理器均采用最大模式。2.2.如何设置如何设置8086/80888086/8088的两种工作模式？的两种工作模式？当当MNMNMX#MX#接电源电压时，系统就工作于最小模式。接电源电压时，系统就工作于最小模式。当当MNMNMX#MX#线接地，则系统就

20、工作于最大模式。线接地，则系统就工作于最大模式。 2.2.1 8086/8088的的工作模式与引脚信号工作模式与引脚信号! ! ! !3.3.最大最大模式与最小模式有什么主要区别模式与最小模式有什么主要区别？ 最大模式系统与最小模式系统的主要区别是外加有82888288总线控制器总线控制器，通过它对CPU发出的控制信号进行变换和组合，以得到对存储器和IO端口的读写信号和对锁存器8282及对总线收发器8286的控制信号，使总线控制功能更加完善。2.2.1 8086/8088的的工作模式与引脚信号工作模式与引脚信号! ! ! !2.2.1 8086/8088的的工作模式与引脚信号工作模式与引脚信号

21、! ! ! ! ! ! !4.4.8086/80888086/8088采用什么封装，有多少个引脚信号？采用什么封装，有多少个引脚信号？ 采用双列直插式封装采用双列直插式封装DIP，共有，共有40个引脚信号。个引脚信号。 一般每一个双列直插集成芯片的一侧都有一个半圆缺口或圆点凹槽标记，如果正视集成芯片的型号（此时标记应该在芯片的左侧）那么标记下方的引脚为第一引脚，依次逆时针计数，上述芯片引脚识别法国内外管脚均相同。 8086/8088采用引线分时复用技术，一条引线不同时间代表采用引线分时复用技术，一条引线不同时间代表不同信号，解决引线不够问题。不同信号，解决引线不够问题。2.2.1 8086/8

22、088的的工作模式与引脚信号工作模式与引脚信号2.2.1 8086/8088的的工作模式与引脚信号工作模式与引脚信号2.2.1 8086/8088的的工作模式与引脚信号工作模式与引脚信号5.5.8086/80888086/8088有哪些有哪些公共引脚信号公共引脚信号? ?AD15AD15AD0AD0（I/O,I/O,三态）：三态）：地址地址/ /数据复用。数据复用。A19/S6A19/S6A16/S3A16/S3（O,O,三态）：三态）：地址地址/ /状态复状态复用。用。BHE#/S7BHE#/S7（O,O,三态）三态）: :高字节允许高字节允许/ /状态复用。状态复用。NMINMI（InIn

23、）：）：非屏蔽中断请求输入，上升沿非屏蔽中断请求输入，上升沿触发。触发。INTR (In) INTR (In) ：可屏蔽中断请求输入，高电可屏蔽中断请求输入，高电平有效。平有效。RD# (O,RD# (O,三态三态) ) ：读选通信号，低电平有效。读选通信号，低电平有效。CLK (In) :CLK (In) : 时钟信号，处理器基本定时脉时钟信号，处理器基本定时脉冲。冲。RESET(InRESET(In) :) :复位信号，高电平有效。复位信号，高电平有效。5.5.8086/80888086/8088有哪些有哪些公共引脚信号公共引脚信号? ?READY (In)READY (In)：准备好信号

24、，高电平有效。准备好信号，高电平有效。处理器与存储器及处理器与存储器及I/OI/O接口速度同步的控制接口速度同步的控制信号。信号。TEST# (In):TEST# (In): 测试信号，低电平有效。处测试信号，低电平有效。处理器执行理器执行WAITWAIT指令指令的控制信号的控制信号( (有效时退出有效时退出等待状态等待状态) )。MN/MX# (In):MN/MX# (In):最大最大/ /最小工作模式选择信最小工作模式选择信号。硬件设计者用来决定号。硬件设计者用来决定80868086工作模式工作模式，MN/MX#=1 MN/MX#=1 ，80868086为最小模式，为最小模式， MN/MX

25、#= 0 MN/MX#= 0 ,8086,8086为最大模式。为最大模式。VccVcc (In): (In): 处理器的电源引脚，接处理器的电源引脚，接 +5V+5V电电源。源。GND :GND :处理器的地线引脚，接系统地线处理器的地线引脚，接系统地线。1616个地址个地址/ /数据引脚数据引脚AD15AD15AD0AD0SYMBOLSYMBOLPINPINNUMBERNUMBERTYPETYPEDESCRIPTIONDESCRIPTIONAD15-AD15-AD0AD02-16, 392-16, 39I/OI/OADDRESS DATA BUS: ADDRESS DATA BUS: The

26、se lines constitute the time multiplexed These lines constitute the time multiplexed memory/memory/lOlO address (T1) and data (T2, T3, TW, T4) address (T1) and data (T2, T3, TW, T4) bus.bus.A0 is analogous to BHE for the lower byte of the A0 is analogous to BHE for the lower byte of the data bus, pi

27、ns D7-D0.It is LOW during T1 when a data bus, pins D7-D0.It is LOW during T1 when a byte is to be transferred on the lower portion of the byte is to be transferred on the lower portion of the bus in memory or I/O operations. Eight-bit oriented bus in memory or I/O operations. Eight-bit oriented devi

28、ces tied to the lower half would normally use A0 devices tied to the lower half would normally use A0 to condition chip select functions (See BHE). to condition chip select functions (See BHE). 在在80888088中，只有中，只有AD7AD7AD0 8AD0 8条地址条地址/ /数据线，数据线，A15A15A8A8只用来输出地址。只用来输出地址。1616个地址个地址/ /数据引脚数据引脚AD15AD15

29、AD0AD0分时复用的地址分时复用的地址/ /数据引脚。数据引脚。传送地址时：单向、三态、输出。传送地址时：单向、三态、输出。传送数据时：双向、三态、输入传送数据时：双向、三态、输入/ /输出。输出。正是利用分时复用的方法才能使正是利用分时复用的方法才能使8086808680888088用用4040条引脚条引脚实现实现2020位地址、位地址、1616位数据及众多的控制信号和状态信号的位数据及众多的控制信号和状态信号的传输。传输。在在80888088中，只有中，只有AD7AD7AD0 8AD0 8条地址条地址/ /数据线，数据线，A15A15A8A8只只用来输出地址。用来输出地址。2.2.1 8

30、086/8088的的工作模式与引脚信号工作模式与引脚信号4 4个地址个地址/ /状态引脚状态引脚A19/S6A19/S6A16/S3A16/S3SYMBOLSYMBOLPINPINNUMBERNUMBERTYPETYPEDESCRIPTIONDESCRIPTIONA19/S6A19/S6A18/S5A18/S5A17/S4A17/S4A16/S3A16/S335-3835-38OOADDRESS/STATUS: ADDRESS/STATUS: During T1, these are the four most significant During T1, these are the four

31、 most significant address lines for memory operations.address lines for memory operations.During I/O operations these lines are LOW. During I/O operations these lines are LOW. During memory and I/O operations, status During memory and I/O operations, status information is available on these lines du

32、ring T2, T3, information is available on these lines during T2, T3, TW, T4. TW, T4. S6 is always LOW. S6 is always LOW. The status of the interrupt enable FLAG bit (S5) is The status of the interrupt enable FLAG bit (S5) is updated at the beginning of each clock cycle.updated at the beginning of eac

33、h clock cycle.S4 and S3 are encoded as shown. This information S4 and S3 are encoded as shown. This information indicates which segment register is presently being indicates which segment register is presently being used for data accessing.used for data accessing.4 4个地址个地址/ /状态引脚状态引脚A19/S6A19/S6A16/

34、S3A16/S3分时复用的地址分时复用的地址/ /状态引脚。状态引脚。S6S6始终为低始终为低S5S5与标志寄存器中的中断允许标志与标志寄存器中的中断允许标志IFIF一致。一致。S4S3S4S3表示使用的段寄存器表示使用的段寄存器S3、S4的代码组合与段寄存器关系S4 S3当前使用的段寄存器0 0 ES0 1 SS1 0对存储器寻址时，使用CS段；对I/O或中断矢量寻址时不用段寄存器1 1 DS2.2.1 8086/8088的的工作模式与引脚信号工作模式与引脚信号8 8个公用控制引脚个公用控制引脚MNMNMX#MX#RD#RD#NMI NMI INTRINTRRESET RESET READY

35、 READY TEST#TEST#BHE#BHE#S7S7工作模式选择引脚工作模式选择引脚 MNMNMX#MX#输入。输入。 当当MNMNMX#=1MX#=1时：工作于最小模式，在此操作模式下，全时：工作于最小模式，在此操作模式下，全部控制信号由部控制信号由CPUCPU本身提供。本身提供。当当MNMNMX#=0MX#=0时：时：8086808680888088工作于最大模式。这时，系工作于最大模式。这时，系统的控制信号由总线控制器统的控制信号由总线控制器82888288提供，而不是由提供，而不是由8086808680888088直接提供。直接提供。SYMBOLSYMBOLPINPINNUMBE

36、RNUMBERTYPETYPEDESCRIPTIONDESCRIPTIONMN/MXMN/MX# #3333I IMINIMUM/MAXIMUM: MINIMUM/MAXIMUM: Indicates what mode the processor is to operate in. Indicates what mode the processor is to operate in. The two modes are discussed in the following The two modes are discussed in the following sections.sectio

37、ns.读控制信号引脚读控制信号引脚 RD#RD#三态、输出。三态、输出。当当RD#RD#0 0时，表示时，表示CPUCPU将要执行一个对存储器或将要执行一个对存储器或I/OI/O端口端口的读操作。的读操作。SYMBOLSYMBOLPINPINNUMBERNUMBERTYPETYPEDESCRIPTIONDESCRIPTIONRDRD# #3232OOREAD: READ: Read strobe indicates that the processor is Read strobe indicates that the processor is performing a memory or I

38、/O read cycle, depending performing a memory or I/O read cycle, depending on the state of the M/IO# or S2 pin. This signal is on the state of the M/IO# or S2 pin. This signal is used to read devices which reside on the 80C86 used to read devices which reside on the 80C86 local bus.local bus.RD# is a

39、ctive LOW during T2, T3 and TW of any RD# is active LOW during T2, T3 and TW of any read cycle, and is guaranteed to remain HIGH in T2 read cycle, and is guaranteed to remain HIGH in T2 until the 80C86 local bus has floated.until the 80C86 local bus has floated.不可屏蔽中断请求信号引脚不可屏蔽中断请求信号引脚 NMINMI输入，上升沿触

40、发。输入，上升沿触发。此请求不受此请求不受IFIF状态的影响，也不能用软件屏蔽，只要此状态的影响，也不能用软件屏蔽，只要此信号一出现，就在现行指令结束后引起中断。信号一出现，就在现行指令结束后引起中断。SYMBOLSYMBOLPINPINNUMBERNUMBERTYPETYPEDESCRIPTIONDESCRIPTIONNMINMI1717I INON-MASKABLE INTERRUPT: NON-MASKABLE INTERRUPT: is an edge triggered input which causes a type 2 is an edge triggered input wh

41、ich causes a type 2 interrupt. interrupt. A subroutine is vectored to via an interrupt vector A subroutine is vectored to via an interrupt vector lookup table located in system memory. lookup table located in system memory. NMI is not NMI is not maskablemaskable internally by software. internally by

42、 software.A transition from LOW to HIGH initiates the interrupt A transition from LOW to HIGH initiates the interrupt at the end of the current instruction. at the end of the current instruction. 复位信号引脚复位信号引脚 RESET RESET输入，高电平有效。输入，高电平有效。复位脉冲宽度不得小于复位脉冲宽度不得小于4 4个时钟周期个时钟周期。接通电源时的复位高电平不小于接通电源时的复位高电平不小于

43、50s50s。复位后，复位后，CPUCPU的内部寄存器状态如表所示。的内部寄存器状态如表所示。SYMBOLSYMBOLPINPINNUMBERNUMBERTYPETYPEDESCRIPTIONDESCRIPTIONRESETRESET2121I IRESET: RESET: causes the processor to immediately terminate its causes the processor to immediately terminate its present activity. present activity. The signal must transition

44、 LOW to HIGH and remain The signal must transition LOW to HIGH and remain active HIGH for at least four clock cycles. It restarts active HIGH for at least four clock cycles. It restarts execution, as described in the Instruction Set execution, as described in the Instruction Set description, when RE

45、SET returns LOW. description, when RESET returns LOW. 2.2.1 8086/8088的的工作模式与引脚信号工作模式与引脚信号“准备好准备好”信号线引脚信号线引脚 READYREADY输入。输入。当当READYREADY1 1时，表示所寻址的内存或时，表示所寻址的内存或I/OI/O设备已准备就绪。设备已准备就绪。SYMBOLSYMBOLPINPINNUMBERNUMBERTYPETYPEDESCRIPTIONDESCRIPTIONREADYREADY2222I IREADY: is the acknowledgment from the ad

46、dressed READY: is the acknowledgment from the addressed memory or I/O device that will complete the data memory or I/O device that will complete the data transfer. transfer. The RDY signal from memory or I/O is synchronized The RDY signal from memory or I/O is synchronized by the 82C84A Clock Genera

47、torby the 82C84A Clock Generatorto form READY. This signal is active HIGH. The to form READY. This signal is active HIGH. The 80C86 READY input is not synchronized.80C86 READY input is not synchronized.等待测试信号引脚等待测试信号引脚 TEST#TEST#输入。输入。当当CPUCPU执行执行WAITWAIT指令指令时，进入空转的等待状态，并且每隔时，进入空转的等待状态，并且每隔5 5个时钟周期个

48、时钟周期对该线的输入进行一次测试；对该线的输入进行一次测试；如果如果TEST#TEST#0 0，结束等待状态，结束等待状态，CPUCPU继续执行下面的指令。继续执行下面的指令。SYMBOLSYMBOLPINPINNUMBERNUMBERTYPETYPEDESCRIPTIONDESCRIPTIONTEST#TEST#2323I ITEST: input is examined by the “Wait” instruction. If TEST: input is examined by the “Wait” instruction. If the TEST input is LOW execu

49、tion continues, the TEST input is LOW execution continues, otherwise the processor waits in an “Idle” state.otherwise the processor waits in an “Idle” state.分时复用的高字节数据允许分时复用的高字节数据允许状态引脚状态引脚BHE#BHE#S7S7三态、输出。三态、输出。仅仅80868086中有中有BHE#BHE#信号。信号。状态信号状态信号S7S7还没有定义。还没有定义。SYMBOLSYMBOLPINPINNUMBERNUMBERTYPET

50、YPEDESCRIPTIONDESCRIPTIONBHE/S7BHE/S73434OOBUS HIGH ENABLE/STATUS: During T1 the bus BUS HIGH ENABLE/STATUS: During T1 the bus high enable signal (BHE) should be used to enable high enable signal (BHE) should be used to enable data onto the most significant half of the data bus, data onto the most s

51、ignificant half of the data bus, pins D15-D8. Eight bit oriented devices tied to the pins D15-D8. Eight bit oriented devices tied to the upper half of the bus would normally use BHE to upper half of the bus would normally use BHE to condition chip select functions. condition chip select functions. B

52、HE is LOW during T1 for read, write, and interrupt BHE is LOW during T1 for read, write, and interrupt acknowledge cycles when a byte is to be transferred acknowledge cycles when a byte is to be transferred on the high portion of the bus. on the high portion of the bus. 分时复用的高字节数据允许分时复用的高字节数据允许状态引脚状

53、态引脚BHE#BHE#S7S74 4个其他引脚个其他引脚电源电源+ + VccVcc、电源地、电源地 GNDGND、系统时钟、系统时钟 CLK CLK VccVcc接入的电压为接入的电压为+5V10%+5V10%。两条两条GNDGND均应接地。均应接地。CLKCLK 输入输入，与时钟发生器与时钟发生器8284A8284A的时钟输出端的时钟输出端CLKCLK相连。相连。6.6.8086/80888086/8088在在最小模式下最小模式下有哪些有哪些专用引脚信号专用引脚信号? ? INTA# INTA# (O) :(O) :最小模式下的中断响应信号。最小模式下的中断响应信号。ALEALE (O)

54、:(O) :地址锁存允许信号。地址锁存允许信号。DEN# DEN# (O,(O,三态三态) ) ：数据总线缓冲器允许信号。：数据总线缓冲器允许信号。DT/DT/R# R# (O,(O,三态三态) ) ：数据总线缓冲器方向控制信号。：数据总线缓冲器方向控制信号。M/M/IO# IO# (O,(O,三态三态) ) ：存储器或：存储器或I/OI/O接口选择信号。接口选择信号。WR# WR# (O,(O,三态三态) ) ：写命令信号。：写命令信号。HOLD (In) :HOLD (In) :总线请求信号。总线请求信号。HLDA (O) :HLDA (O) :总线请求响应信号。总线请求响应信号。6.6.

55、8086/80888086/8088在在最小模式下最小模式下有哪些有哪些专用引脚信号专用引脚信号? ? SYMBOLSYMBOLPINPINNUMBERNUMBERTYPETYPEDESCRIPTIONDESCRIPTIONM/IO#M/IO#2828OOSTATUS LINE: It is used to distinguish a memory STATUS LINE: It is used to distinguish a memory access from an I/O access. M/access from an I/O access. M/lOlO# becomes vali

56、d in # becomes valid in the T4 preceding a bus cycle and remains valid until the T4 preceding a bus cycle and remains valid until the final T4 of the cycle (M = HIGH, I/O = LOW). the final T4 of the cycle (M = HIGH, I/O = LOW). SYMBOLSYMBOLPINPINNUMBERNUMBERTYPETYPEDESCRIPTIONDESCRIPTIONWR#WR#2929OO

57、WRITE: indicates that the processor is performing a WRITE: indicates that the processor is performing a write memory or write I/O cycle, depending on the write memory or write I/O cycle, depending on the state of the M/IO# signal. WR is active for T2, T3 state of the M/IO# signal. WR is active for T

58、2, T3 and TW of any write cycle. It is active LOW.and TW of any write cycle. It is active LOW.6.6.8086/80888086/8088在在最小模式下最小模式下有哪些有哪些专用引脚信号专用引脚信号? ? SYMBOLSYMBOLPINPINNUMBERNUMBERTYPETYPEDESCRIPTIONDESCRIPTIONINTA#INTA#2424OOINTERRUPT ACKNOWLEDGE: is used as a read INTERRUPT ACKNOWLEDGE: is used as

59、 a read strobe for interrupt acknowledge cycles. It is active strobe for interrupt acknowledge cycles. It is active LOW during T2, T3 and TW of each interrupt LOW during T2, T3 and TW of each interrupt acknowledge cycle. acknowledge cycle. SYMBOLSYMBOLPINPINNUMBERNUMBERTYPETYPEDESCRIPTIONDESCRIPTION

60、ALEALE2525OOADDRESS LATCH ENABLE: is provided by the ADDRESS LATCH ENABLE: is provided by the processor to latch the address into the 82C82/82C83 processor to latch the address into the 82C82/82C83 address latch. address latch. 6.6.8086/80888086/8088在在最小模式下最小模式下有哪些有哪些专用引脚信号专用引脚信号? ? SYMBOLSYMBOLPINP

61、INNUMBERNUMBERTYPETYPEDESCRIPTIONDESCRIPTIONDT/R#DT/R#2727OODATA TRANSMIT/RECEIVE: is used to control the DATA TRANSMIT/RECEIVE: is used to control the direction of data flow through the transceiver. direction of data flow through the transceiver. SYMBOLSYMBOLPINPINNUMBERNUMBERTYPETYPEDESCRIPTIONDES

62、CRIPTIONDEN#DEN#2626OODATA ENABLE: provided as an output enable for a DATA ENABLE: provided as an output enable for a bus transceiver in a minimum system which uses the bus transceiver in a minimum system which uses the transceiver. DEN is active LOW during each memory transceiver. DEN is active LOW

63、 during each memory and I/O access and for INTA cycles.and I/O access and for INTA cycles.2.2.1 8086/8088的的工作模式与引脚信号工作模式与引脚信号7.7.8086/80888086/8088在在最大模式下最大模式下有哪些有哪些专用引脚信号专用引脚信号? ? QS1QS1、QS0 (O) :QS0 (O) :指令队列状态信号。表明指令队列状态信号。表明80868086当前指令当前指令队列的状态。队列的状态。 S2#S2#、S1#S1#、S0# (O,S0# (O,三态三态) :) :最大模式总

64、线周期状态信号。最大模式总线周期状态信号。总线控制器总线控制器82888288的输入信号，的输入信号，82888288输出各种控制信号。输出各种控制信号。 LOCK (O,LOCK (O,三态三态) :) :总线封锁信号。有效时不允许其他主总线封锁信号。有效时不允许其他主控部件占用总线。控部件占用总线。 、 (I/O) :(I/O) :最大模式总线请求最大模式总线请求/ /总线总线响应信号，作为输入时是总线请求响应信号，作为输入时是总线请求RQRQ信号，作为输出时是信号，作为输出时是总线响应总线响应GTGT信号。信号。2.2.2 8086/8088的工作模式与引脚信号 结束2.2.3 2.2.

65、3 时钟发生器（时钟发生器（8284A8284A） 8284A8284A是是8086/80888086/8088微处理器的一个辅助器微处理器的一个辅助器件，用于为微处理器提件，用于为微处理器提供所需要的供所需要的时钟信号时钟信号时钟信号时钟信号CLKCLKCLKCLK，并为并为准备好信号准备好信号准备好信号准备好信号READYREADYREADYREADY和和复位信号复位信号复位信号复位信号RESETRESETRESETRESET进行同进行同步。步。82848284A A内部结构图内部结构图8284A8284A的引脚及其功能的引脚及其功能OSCOSC：晶振输出端晶振输出端。提供频率为14.31

66、818MHz14.31818MHz的时钟信号。CLKCLK：系统时钟信号输出端系统时钟信号输出端。提供提供频率为4.77MHz4.77MHz的系统时钟信号CLK。PCLKPCLK：外设时钟信号输出端外设时钟信号输出端。输出频率为2.385MHz2.385MHz的外设时钟信号PCLK。RES#RES#：复位输入端复位输入端。RESETRESET：复位信号输出端复位信号输出端。此引脚与8086/8088的RESET输入引脚相连。READY:READY:准备好信号输出端准备好信号输出端。此引脚与8086/8088的READY输入引脚相连。RDY1RDY1和和RDY2RDY2：准备好信号输入端准备好信

67、号输入端。当其为高电平时表示外设数据准备好。AEN1#AEN1#、AEN2#AEN2#：对应对应RDY1RDY1、RDY2RDY2的允许控制信号输入端的允许控制信号输入端，只有其为低电平时相应的RDY信号才能进入8284A。VccVcc：电源输入端电源输入端。为8284A提供+5V电源输入。 GNDGND：接端地接端地。8284A8284A的引脚及其功能的引脚及其功能8284A8284A的引脚及其功能的引脚及其功能2.2.3 时钟发生器（8284A） 8284A8284A的引脚及其功能的引脚及其功能2.2.3 时钟发生器（8284A） 8284A8284A的引脚及其功能的引脚及其功能82848

68、284与与80888088的连接的连接8284A8284A与与8086/8088CPU8086/8088CPU的连接的连接82848284与与80888088的连接的连接82848284与与80888088的连接的连接82848284与与8086/8088CPU8086/8088CPU的连接的连接82848284与与8086/8088CPU8086/8088CPU的连接的连接2.2.3 时钟发生器（8284A）结束2.2.4 2.2.4 总线分离总线分离与缓冲与缓冲利用地址锁存器地址锁存器和数据缓冲器数据缓冲器实现实现总线分离并提高总线的负载能力。 系统需要独立的地址总线，并在整个总线周期维持

69、地址系统需要独立的地址总线，并在整个总线周期维持地址有效。有效。需外加地址锁存器来存储地址。利用锁存器实现总线分离。 当数据线负载大于当数据线负载大于CPUCPU数据线扇出能力时，需要在数据线扇出能力时，需要在CPUCPU数数据线上连接总线缓冲器。据线上连接总线缓冲器。使用总线缓冲器增强总线的负载能力。2.2.4 2.2.4 总线分离总线分离与缓冲与缓冲按照总线在微机结构中所处的位置按照总线在微机结构中所处的位置, ,可分为：可分为： 片内总线：片内总线：CPU芯片内部各功能单元电路之间传送信息用的总线。芯片总线（片级总线）：芯片总线（片级总线）：同一块电路板上CPU芯片与外围芯片之间的互连。

70、系统总线（板级总线）：系统总线（板级总线）：微机特有的一种总线。微机系统多数采用模块结构，一个模块就是一个电路板，各电路板的插座之间就是采用系统总线连接的。系统总线一定是规范化的，可通用的，必须服从某一总线标准。 外部总线（外总线）：外部总线（外总线）：用于微机系统之间的通讯网络或用于微机系统与电子仪器和其它设备的连接。外部总线不是微机所特有的，而是借用了电子工业的总线标准，如串行总线EIA-RS232等。 2.2.4 总线分离与缓冲 结束常用常用锁存器芯片有哪些锁存器芯片有哪些？专用专用 8 8 位锁存器芯片位锁存器芯片: : Intel 8282Intel 8282 输入/输出同相型 In

71、tel 8283 输入/输出反相型通用通用 8 8 位锁存器芯片位锁存器芯片: : 74LS37374LS373、74LS377地址锁存器地址锁存器82828282-Pinouts-Pinouts地址锁存器地址锁存器82828282-PIN NAMES-PIN NAMES地址锁存器地址锁存器82828282-TRUTH TABLE-TRUTH TABLE地址锁存器地址锁存器82828282-Functional Diagram-Functional Diagram地址锁存器地址锁存器82828282-Timing Waveforms-Timing Waveforms2.2.4 总线分离与缓冲地

72、址锁存器地址锁存器82828282STBSTBDI0DI0DI1DI1直通直通直通直通保持保持保持保持高阻高阻高阻高阻DO0DO0DO1DO1DO0DO1DO2DO3DO4DO5DO6DO7STBVCC82821234567891020191817161514131211DI1DI2DI3DI4DI5DI6DI7OEGNDDI0OEOE82828282与与80868086的连接的连接锁存器从复用总线上分离地址信号锁存器从复用总线上分离地址信号锁存器从复用总线上分离地址信号锁存器从复用总线上分离地址信号将将80868086的的2020位地址和位地址和BHEBHE# #信号分为信号分为3 3组，和

73、组，和3 3片片82828282的的DI7DI7DI0DI0连接，连接，CPUCPU的的地址锁存使能地址锁存使能ALEALE与与82828282的的STBSTB端相连端相连。在在ALEALE的下降沿时，对地址信号进行锁存。的下降沿时，对地址信号进行锁存。可以采用可以采用7437374373替代替代82828282。OEOE# #直接接地：直接接地：输出允许信号一直有效（无高阻态），在输出允许信号一直有效（无高阻态），在不带不带DMADMA的单处理器系统中可以这样处理。的单处理器系统中可以这样处理。地址地址A A与数据与数据D D的复用信号作为锁存器的输入的复用信号作为锁存器的输入，ALEALE

74、控制信控制信号仅在新地址输出期间有效，使新地址输入锁存器，号仅在新地址输出期间有效，使新地址输入锁存器，从而从而从复用总线上分离出地址信号，使地址信号延长到整个总从复用总线上分离出地址信号，使地址信号延长到整个总线周期线周期。常用常用缓冲器缓冲器芯片有哪些芯片有哪些？专用专用 8 8 位缓冲器芯片位缓冲器芯片: : Intel 8286Intel 8286 输入/输出同相型 Intel 8287 输入/输出反相型通用通用 8 8 位缓冲器芯片位缓冲器芯片: : 74LS24474LS244 单向缓冲器 74LS24574LS245 双向缓冲器 双向数据收发器双向数据收发器8286-Pinout

75、8286-Pinout双向数据收发器双向数据收发器82868286双向数据收发器双向数据收发器82868286双向数据收发器双向数据收发器82868286双向数据收发器双向数据收发器8286828682868286与与80868086的连接的连接双向数据收发器双向数据收发器形成系统数据总线形成系统数据总线最小最小模式下的总线模式下的总线2.2.5 8086 2.2.5 8086 最小工作模式下控制核心单元的组成最小工作模式下控制核心单元的组成最小模式总线状态及操作最小模式总线状态及操作DT/R#DT/R#DT/R#DT/R#M/IO#M/IO#M/IO#M/IO#RD#RD#RD#RD#WR#

76、WR#WR#WR#对应的操作对应的操作对应的操作对应的操作指令示例指令示例指令示例指令示例0 0 0 00 0 0 00 0 0 01 1 1 1读读读读IOIOIOIOIN AL,DXIN AL,DXIN AL,DXIN AL,DX0 0 0 01 1 1 10 0 0 01 1 1 1读存储器读存储器读存储器读存储器MOV AX,1000HMOV AX,1000HMOV AX,1000HMOV AX,1000H1 1 1 10 0 0 01 1 1 10 0 0 0写写写写IOIOIOIOOUT DX,ALOUT DX,ALOUT DX,ALOUT DX,AL1 1 1 11 1 1 11

77、 1 1 10 0 0 0写存储器写存储器写存储器写存储器MOV 2000H,ALMOV 2000H,ALMOV 2000H,ALMOV 2000H,AL1 1 1 10 0 0 01 1 1 1非法操作非法操作非法操作非法操作无无无无0 0 0 01 1 1 10 0 0 0非法操作非法操作非法操作非法操作无无无无1 1 1 11 1 1 1无读写操作无读写操作无读写操作无读写操作无无无无2.2.5 8086 最小工作模式下控制核心单元的组成 结束2.2.6 8288 2.2.6 8288 总线控制器总线控制器多多多多CPU 8086/8088CPU 8086/8088CPU 8086/80

78、88CPU 8086/8088系统由总线控制器系统由总线控制器系统由总线控制器系统由总线控制器8288828882888288产生总线控制信号。产生总线控制信号。产生总线控制信号。产生总线控制信号。8288 8288 8288 8288 总线控制器的基本功能：总线控制器的基本功能：总线控制器的基本功能：总线控制器的基本功能： 根据根据根据根据S2S2S2S2、S1S1S1S1、S0S0S0S0信号译出对应的状态命令信号译出对应的状态命令信号译出对应的状态命令信号译出对应的状态命令 产生地址锁存信号和双向数据驱动器控制信号产生地址锁存信号和双向数据驱动器控制信号产生地址锁存信号和双向数据驱动器控

79、制信号产生地址锁存信号和双向数据驱动器控制信号 使总线控制信号浮空，以允许其他总线控制单元控制总线使总线控制信号浮空，以允许其他总线控制单元控制总线使总线控制信号浮空，以允许其他总线控制单元控制总线使总线控制信号浮空，以允许其他总线控制单元控制总线 产生简单或级联中断逻辑所需的控制信号产生简单或级联中断逻辑所需的控制信号产生简单或级联中断逻辑所需的控制信号产生简单或级联中断逻辑所需的控制信号82888288内部内部结构结构状态译码器控制逻辑控制信号发生器命令信号发生器S0S1S2AMWCIORCIOWCAIOWCINTAMWTCMRDCCLKAENCENIOBDT/RDENALEMCE/PDE

80、N+5VGND8086状态信息控制输入82888288引脚引脚信号信号IOBCLKS1DT/RALEAENMRDCAMWCMWTCGNDVCCS0S2MCE/PDENDENCENINTAIORCAIOWCIOWC8288总线控制器12345678910201918171615141312112.2.6 8288 总线控制器 结束2.2.7 80862.2.7 8086最大工作模式下控制核心单元的组成最大工作模式下控制核心单元的组成地地地地读写读写控制控制读写读写控制控制读写读写控制控制CSI/O接口接口 STB OE8282锁存器锁存器TOE8286TOE 8286 收发器收发器8284时钟时

81、钟发生器发生器RESETREADYA1 A19A0BHEABABD7 D0D15 D8DBDBCBCBD15D0CSH奇地址奇地址存储体存储体CSL偶地址偶地址存储体存储体8288S0 INTAS1 MRDCS2 MWTCDEN IORCDT/R IOWC ALE8086CPUS0S1S2MN/MX CLK READY RESET BHE A19-A16 AD15-AD0最大模式总线状态最大模式总线状态S0S1S2S0S1S2S0S1S2S0S1S2总线周期状态信号（输出、三态），经过总线周期状态信号（输出、三态），经过总线周期状态信号（输出、三态），经过总线周期状态信号（输出、三态），经过8

82、288828882888288总线控制器译码产生对总线控制器译码产生对总线控制器译码产生对总线控制器译码产生对存储器存储器存储器存储器、I/OI/OI/OI/O端口访问所需的控制信号端口访问所需的控制信号端口访问所需的控制信号端口访问所需的控制信号82888288输出命令输出命令CPUCPU状态状态中断响应中断响应读读I/OI/O端口端口写写I/OI/O端口端口暂停暂停取指令取指令读存储器读存储器写存储器写存储器无源状态无源状态INTAINTAIORCIORCIOWCIOWCAIOWCAIOWC无无MRDCMRDCMRDCMRDCMWTC,MWTC, AMWCAMWC无无0 0 00 0 00

83、 0 10 0 11 1 11 1 11 1 01 1 01 0 01 0 00 1 10 1 10 1 00 1 01 0 11 0 1S S2 2 S S1 1 S S0 080868086最小组态和最大组态的比较最小组态和最大组态的比较不同之处不同之处不同之处不同之处: : : :最小模式下系统控制信号直接由最小模式下系统控制信号直接由最小模式下系统控制信号直接由最小模式下系统控制信号直接由8086CPU8086CPU8086CPU8086CPU提供；最大模式下提供；最大模式下提供；最大模式下提供；最大模式下因系统复杂，芯片数量较多，为提高驱动能力和改善总线控制因系统复杂，芯片数量较多，

84、为提高驱动能力和改善总线控制因系统复杂，芯片数量较多，为提高驱动能力和改善总线控制因系统复杂，芯片数量较多，为提高驱动能力和改善总线控制能力，大多数的系统控制信号由总线控制器能力，大多数的系统控制信号由总线控制器能力，大多数的系统控制信号由总线控制器能力，大多数的系统控制信号由总线控制器8288828882888288提供提供提供提供最小模式下最小模式下最小模式下最小模式下8086808680868086的的的的31313131、30303030脚提供一组总线请求脚提供一组总线请求脚提供一组总线请求脚提供一组总线请求/ / / /响应信号响应信号响应信号响应信号（HOLDHOLDHOLDHOL

85、D、HLDAHLDAHLDAHLDA），而最大模式下），而最大模式下），而最大模式下），而最大模式下8086808680868086的的的的31313131、30303030脚将提供两组总脚将提供两组总脚将提供两组总脚将提供两组总线请求线请求线请求线请求/ / / /响应信号（响应信号（响应信号（响应信号（RQ/GT0RQ/GT0RQ/GT0RQ/GT0、RQ/GT1RQ/GT1RQ/GT1RQ/GT1）。）。）。）。2.2.7 8086最大工作模式下控制核心单元的组成 结束2.2.8 80862.2.8 8086总线操作及时序总线操作及时序时时序序图图：描描描描述述述述某某某某一一一一操操操

86、操作作作作过过过过程程程程中中中中，芯芯芯芯片片片片/ / / /总总总总线线线线上上上上有有有有关关关关引引引引脚脚脚脚信信信信号号号号随随随随时间发生变化的关系图。时间发生变化的关系图。时间发生变化的关系图。时间发生变化的关系图。总线周期总线周期：执行一个执行一个执行一个执行一个总线操作总线操作所需要的时间。所需要的时间。所需要的时间。所需要的时间。一个基本的一个基本的一个基本的一个基本的总线周期总线周期总线周期总线周期通常包含通常包含通常包含通常包含 4 4 4 4 个个个个T T T T状态。状态。状态。状态。存储器存储器/IO/IO读时序读时序 M/IO高高M低低IOCLKT1T2T

87、3T4A15A0ALEA19A16/ /S6S3S6 S3A19A16AD15AD0 A15 0D15 0RDDT/ /RDENCLKT1T2T3T4WR A19A16S6 S3A19A16/ /S6S3高高M低低IOM/ /IOA15A0DT/ /RDENA15 A0D15 D0AD15AD0ALE存储器存储器/IO/IO写时序写时序80868086最大模式下的读总线周期时序最大模式下的读总线周期时序2.2.8 8086总线操作及时序 结束课堂练习课堂练习1、利用Intel 8088 Intel 8284 74LS373 74LS245芯片设计采用最小工作模式的计算机核心控制单元，形成系统总

88、线，总线包含以下信号： A19-A0、D7-D0 、MEMW#、MEMR#、IOR#、IOW#、INTR、INTA#、NMI、HOLD、HLDA、READY、CLK、PCLK、OSC、RESET。2、8086工作在最小模式下，请画出执行指令MOV AL,BX和MOV BX,AL的时序图（无等待周期）。图中包括如下信号： A19-A0、D7-D0 、MEMW#、MEMR#、IOR#、IOW#、AEN、CLK。3、2.10课堂练习课堂练习课堂练习课堂练习集成集成8D8D锁存器锁存器74LS37374LS373集成集成8D8D锁存器锁存器74LS37374LS373集成集成8D8D锁存器锁存器74L

89、S373-TRUTH TABLE74LS373-TRUTH TABLE集成集成8D8D锁存器锁存器74LS37374LS373课堂练习课堂练习课堂练习课堂练习1课堂练习课堂练习1课堂练习课堂练习1课堂练习课堂练习1MOV AL,BXMOV AL,BXCLKT1T2T3T4A19A0BXD7D0MEMR#MEMW#IOR#IOW# 2、8086工作在最小模式下，请画出执行指令MOV AL,BXMOV AL,BX和MOV BX,AL的时序图（无等待周期）。图中包括如下信号： CLK、A19-A0、D7-D0 、/MEMW、/MEMR、/IOR、/IOW、AEN。MOV AL,BXMOV AL,BXCLKT1T2T3T4A19A0BXD7D0MEMR#MEMW#IOR#IOW# 2、8086工作在最小模式下，请画出执行指令MOV AL,BX和MOV MOV BX,ALBX,AL的时序图（无等待周期）。图中包括如下信号： CLK、A19-A0、D7-D0 、MEMW#、MEMR#、IOR#、IOW#、AEN。课堂练习课堂练习32.10答案:T1：地址锁存T2：地址撤销，准备数据T3：数据稳定到总线上T4：读写总线上的数据习题习题作业：作业：2.9。思考题：思考题：教案中提出的所有问题。