最新单片机2下幻灯片

上传人:M****1 文档编号:585039745 上传时间:2024-09-01 格式:PPT 页数:48 大小:687.50KB
返回 下载 相关 举报
最新单片机2下幻灯片_第1页
第1页 / 共48页
最新单片机2下幻灯片_第2页
第2页 / 共48页
最新单片机2下幻灯片_第3页
第3页 / 共48页
最新单片机2下幻灯片_第4页
第4页 / 共48页
最新单片机2下幻灯片_第5页
第5页 / 共48页
点击查看更多>>
资源描述

《最新单片机2下幻灯片》由会员分享,可在线阅读,更多相关《最新单片机2下幻灯片(48页珍藏版)》请在金锄头文库上搜索。

1、单片机单片机2 2下下u在在无片外无片外扩展存储器的系统中,这扩展存储器的系统中,这4个端口的个端口的每一位都可以作为每一位都可以作为准双向准双向通用通用I/O端口端口使用。使用。u在具有在具有片外片外扩展存储器的系统中,扩展存储器的系统中,P2口作为口作为高高8位位地址线,地址线,P0口分时作为口分时作为低低8位位地址线和地址线和双向数据总线。双向数据总线。u51单片机单片机4个个I/O端口线路设计的非常巧妙,端口线路设计的非常巧妙,学习学习I/O端口逻辑电路,不但有利于正确合理端口逻辑电路,不但有利于正确合理地使用端口,而且会给设计单片机外围逻辑地使用端口,而且会给设计单片机外围逻辑电路有

2、所启发。电路有所启发。*存在读锁存器方式的原因:如果此时该端口的负载恰是一个晶体管基极,且原端口输出值为1,那么导通了的PN结会把端口引脚高电平拉低;若此时直接读端口引脚信号,将会把原输出的“1”电平误读为“0”电平。现采用读输出锁存器代替读引脚,图中,上面的三态缓冲器就为读锁存器Q端信号而设,读输出锁存器可避免上述可能发生的错误。*D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/ /数据数据控制控制VCCT1T2P0P0口引口引脚脚uP0口必须接上拉电阻;口必须接上拉电阻;u在读信号数据之前,在读信号数据之前,先要向相应的锁存器做写先要向相

3、应的锁存器做写1操操作作。这种。这种I/O口称为准双向口;口称为准双向口;准双向口的概念: 从图中可以看出,在读入端口数据时,由于输出驱动FET并接在引脚上,如果T2导通,就会将输入的高电平拉成低电平,产生误读。所以在端口进行输入操作前,应先向端口锁存器写“1”,使T2截止,引脚处于悬浮状态,变为高阻抗输入。这就是所谓的准双向口。 D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/ /数据数据控制控制VCCT1T2P0P0口引口引脚脚2) P02) P0作为作为地址/数据总线 在系统扩展时,在系统扩展时,P0P0端口作为端口作为地址地址/ /数

4、据总线数据总线使使用时,分为:用时,分为: P0P0引脚引脚输出地址输出地址/ /数据数据信息。信息。 D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/ /数据数据控制控制VCCT1T2P0P0口引口引脚脚 CPU CPU发出发出控制电平控制电平“1 1”,打开,打开“与与”门,又使门,又使多路开关多路开关MUXMUX把把CPUCPU的的地址地址/ /数据总线数据总线与与T2T2栅极反相栅极反相接通,输出地址或数据。由图上可以看出,上下两接通,输出地址或数据。由图上可以看出,上下两个个FETFET处于反相,构成了推拉式的输出电路,其负处于反相

5、,构成了推拉式的输出电路,其负载能力大大增强。载能力大大增强。2) P02) P0作为作为地址/数据总线D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/ /数据数据控制控制VCCT1T2P0P0口引口引脚脚 P0P0引脚引脚输出地址输出地址/ /输入数据输入数据 输入信号是从引脚通过输入缓冲器进入输入信号是从引脚通过输入缓冲器进入内部总内部总线线。此时,。此时,CPUCPU自动使自动使MUXMUX向下,并向向下,并向P0P0口写口写“1”1”,“读引脚读引脚”控制信号有效,下面的缓冲器打开,控制信号有效,下面的缓冲器打开,外部数据读入内部总线

6、。外部数据读入内部总线。2) P02) P0作为作为地址/数据总线-真正的双向口D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/ /数据数据控制控制VCCT1T2P0P0口引口引脚脚u综上所述综上所述:当:当P0作为作为I/O口使用时,特别口使用时,特别是作为是作为输出输出时,输出级属于开漏电路,时,输出级属于开漏电路,必须外接必须外接上拉电阻上拉电阻才会有高电平输出;才会有高电平输出;如果作为如果作为输入输入,必须,必须先向相应的锁存器先向相应的锁存器写写“1”,才不会影响输入电平。,才不会影响输入电平。u当当CPU内部控制信号为内部控制信

7、号为“1”时,时,P0口作口作为为地址地址/数据总线数据总线使用,这时,使用,这时,P0口就无口就无法再作为法再作为I/O口口使用了。使用了。P0口小结口小结2、P2的内部结构1)P2口作为普通I/O口D QCLK QMUXP2.n读锁存器读锁存器内部总线内部总线写锁存器写锁存器读引脚读引脚地址地址控制控制VCCRTP2口引脚 CPU CPU发出发出控制电平控制电平“0 0” ” ,使多路开关,使多路开关MUXMUX倒向锁倒向锁存器输出存器输出Q Q端,构成一个准双向口。其功能与端,构成一个准双向口。其功能与P1P1相相同。同。 2) P22) P2口作为口作为地址总线地址总线 在系统扩展在系

8、统扩展片外片外程序存储器程序存储器扩展数据存储器且容量扩展数据存储器且容量超过超过256B 256B ( (用用MOVX DPTRMOVX DPTR指令指令) )时,时,CPUCPU发出发出控制电平控制电平“1 1”,使多路开关,使多路开关MUXMUX倒倒内部地址线内部地址线。此时,。此时,P2P2输出输出高高8 8位地址。位地址。D QCLK QMUXP2.n读锁存器读锁存器内部总线内部总线写锁存器写锁存器读引脚读引脚地址地址控制控制VCCRTP2口引脚3. P13. P1口、口、P3P3口的内部结构口的内部结构 P1口的一位的结构 它由一个输出锁存器、两个三态输入缓冲器和输出驱动电路组成-

9、准双向口。D QD QCLK QCLK QP1.nP1.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚VCCRT TP1口引脚P3P3的内部结构的内部结构第一、作为通用I/O口与P1口类似-准双向口(W=1)D QD QCLK QCLK QP3.nP3.n读读锁存器锁存器内部总线内部总线写锁存器写锁存器读读引脚引脚VCCRT TP3口引脚第二第二输入功能输入功能第二第二输出功能输出功能WP3P3的内部结构的内部结构第二、P3P3P3P3第二功能(Q=1)此时引脚部分输入(Q=1、W=1) ,部分输出(Q=1、W输出) 。D QD QCLK QCLK QP3.nP3.n读读锁存器

10、锁存器内部总线内部总线写锁存器写锁存器读读引脚引脚VCCRT TP3口引脚第二第二输入功能输入功能第二第二输出功能输出功能WP3.0P3.0:RXDRXD串行串行口输入口输入P3.1P3.1:TXDTXD串行串行口输出口输出P3.2P3.2:INT0INT0外部中断外部中断0 0输入输入P3.3P3.3:INT1INT1外部中断外部中断1 1输入输入P3.4P3.4:T0T0定时器定时器0 0外部输入外部输入P3.5P3.5:T1T1定时器定时器1 1外部输入外部输入P3.6P3.6:WRWR外部写外部写控制控制P3.7P3.7:RDRD外部读外部读控制控制P3第二功能各引脚功能定义:P1、P

11、2和和P3口为准双向口口为准双向口,在内部差别在内部差别不大不大,但使用功能有所不同。但使用功能有所不同。uP1口是用户专用口是用户专用8位位准双向准双向I/O口口,具有通具有通用输入用输入/输出功能输出功能,每一位都能独立地设定为输每一位都能独立地设定为输入或输出。当由输出方式变为输入方式时入或输出。当由输出方式变为输入方式时,该该位的锁存器必须写入位的锁存器必须写入“1”,然后才能进入输入操然后才能进入输入操作。作。uP2口是口是8位准双向位准双向I/O口。外接口。外接I/O设备时设备时,可作为扩展系统的地址总线可作为扩展系统的地址总线,输出高输出高8位地址位地址,与与P0口一起组成口一起

12、组成16位地址总线。位地址总线。对于对于8031而言而言,P2口一般只作为地址总线使用口一般只作为地址总线使用,而不作而不作为为I/O线直接与外部设备相连。线直接与外部设备相连。P1、P2 口小结:小结:三、三、MCS-51系列单片机的外系列单片机的外部引脚及片外总线部引脚及片外总线1.外部引脚外部引脚(1)输入输入/输出引脚输出引脚(2)控制线控制线(3)主电源引脚主电源引脚(4)外接晶体引脚外接晶体引脚2.片外总线结构片外总线结构(1)地址总线)地址总线(2)数据总线)数据总线(3)控制总线)控制总线1.外部引脚外部引脚(1)输入输入/输出引脚输出引脚u1)P0口口(3932脚):脚):P

13、0.0P0.7统称为统称为P0口。在不接片外存储器与不扩展口。在不接片外存储器与不扩展I/O口时,作口时,作为准双向输入为准双向输入/输出口。在接有片外存储器或输出口。在接有片外存储器或扩展扩展I/O口时,口时,P0口口分时复用分时复用为低为低8位地址总位地址总线和双向数据总线。线和双向数据总线。u2)P1口口(18脚):脚):P1.0P1.7统称为统称为P1口,口,可作为准双向可作为准双向I/O口使用。对于口使用。对于52子系列,子系列,P1.0与与P1.1还有第二功能:还有第二功能:P1.0可用作定时可用作定时器器/计数器计数器2的计数脉冲输入端的计数脉冲输入端T2,P1.1可用可用作定时

14、器作定时器/计数器计数器2的外部控制端的外部控制端T2EX。u3)P2口口(2128脚):脚):P2.0P2.7统称为统称为P2口,一般可作为准双向口,一般可作为准双向I/O口使用;在接有片口使用;在接有片外存储器或扩展外存储器或扩展I/O口且寻址范围超过口且寻址范围超过256字字节时,节时,P2口用作高口用作高8位地址总线。位地址总线。u4)P3口口(1017脚):脚):P3.0P3.7统称为统称为P3口。除作为准双向口。除作为准双向I/O口使用外,还可以将每口使用外,还可以将每一位用于第二功能,而且一位用于第二功能,而且P3口的每一条引脚口的每一条引脚均可独立定义为第一功能的输入输出或第二

15、均可独立定义为第一功能的输入输出或第二功能。功能。(2)控制线控制线u1)ALE/PROG*(30脚):地址锁存脚):地址锁存信号输出端。信号输出端。ALE在每个机器周期内输在每个机器周期内输出两个脉冲。出两个脉冲。u2)PSEN*(29脚):片外程序存储器脚):片外程序存储器读选通信号输出端,低电平有效。读选通信号输出端,低电平有效。 u3)EA*/VPP(31脚):脚):EA为片外程为片外程序存储器选用端。该引脚低电平时,选序存储器选用端。该引脚低电平时,选用片外程序存储器,高电平或悬空时选用片外程序存储器,高电平或悬空时选用片内程序存储器。用片内程序存储器。VPP是编程电源。是编程电源。

16、u4)RST/VPD(9脚):脚):RST即为即为RESET,VPD为为备用电源备用电源。当单片机振。当单片机振荡器工作时,该引脚上出现持续两个机荡器工作时,该引脚上出现持续两个机器周期的高电平,就可实现复位操作,器周期的高电平,就可实现复位操作,使单片机回复到初始状态。上电时,考使单片机回复到初始状态。上电时,考虑到振荡器有一定的起振时间,该引脚虑到振荡器有一定的起振时间,该引脚上高电平必须持续上高电平必须持续10ms以上才能保证以上才能保证有效复位。有效复位。(3)主电源引脚主电源引脚uVCC(40脚):接脚):接+5V电源正端。电源正端。uVSS(20脚):接地。脚):接地。(4)外接晶

17、体引脚外接晶体引脚uXTAL1、XTAL2(19、18脚):当使用单片脚):当使用单片机机内部内部振荡电路时,这两个引脚用来外接石振荡电路时,这两个引脚用来外接石英晶体和微调电容。在单片机内部,它是一英晶体和微调电容。在单片机内部,它是一个反相放大器的输入端,这个放大器构成了个反相放大器的输入端,这个放大器构成了片内振荡器。片内振荡器。u当采用当采用外部外部时钟时,对于时钟时,对于HMOS单片机,单片机,XTAL1引脚接地,引脚接地,XTAL2接片外振荡脉冲输接片外振荡脉冲输入(带上拉电阻);对于入(带上拉电阻);对于CHMOS单片机,单片机,XTAL2引脚接地,引脚接地,XTAL1接片外振荡

18、脉冲输接片外振荡脉冲输入(带上拉电阻),如下页图所示。入(带上拉电阻),如下页图所示。(a)内部时钟方式 XTAL1XTAL2外部振荡信号XTAL2XTAL1VccVssR(c)CHMOS工艺外接时钟外部振荡信号XTAL1XTAL2VccVssR(b)HMOS工艺外接时钟 2.片外片外总线结构总线结构(1)地址地址总线总线n地址总线宽度为地址总线宽度为16位,寻址范围为位,寻址范围为64KB。由。由P0口经地址锁存器提供口经地址锁存器提供低低8位位(A7A0),),P2口口提供提供高高8位位(A15A8)而形成。可对片外程序存)而形成。可对片外程序存储器和片外数据存储器寻址。储器和片外数据存储

19、器寻址。(2)数据数据总线总线n数据总线宽度为数据总线宽度为8位,由位,由P0口直接提供。口直接提供。(3)控制控制总线总线n控制总线由第二功能状态下的控制总线由第二功能状态下的P3口和口和4根独立的根独立的控制线控制线RST、EA、ALE和和PSEN组成。组成。P0.0P0.1P0.2P0.3P0.4P0.5P0.6P0.7P2.7P2.6P2.5P2.4P2.3P2.2P2.1P2.0P1.0P1.1P1.2P1.3P1.4P1.5P1.6P1.7P3.0P3.1P3.2P3.3P3.4P3.5P3.6P3.7PSENEAALERST用用户户I/O控控制制总总线线(CB)锁锁存存器器A15

20、A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0D7D6D5D4D3D2D1D0地地址址总总线线数数据据总总线线(AB)(DB)VccVssVccVss外部总线结构示意图外部总线结构示意图外部总线结构示意图外部总线结构示意图四、四、MCS-51系列单片机的工系列单片机的工作方式作方式1、复位方式、复位方式2、程序执行方式、程序执行方式3、单步执行方式、单步执行方式4、节电方式、节电方式5、编程和校验方式、编程和校验方式1复位方式复位方式u在时钟电路工作以后,当外部电路使得在时钟电路工作以后,当外部电路使得RST端出现端出现2个个机器周期机器周期(24个个时钟周时钟周期期)

21、以上的高电平,系统内部复位。复)以上的高电平,系统内部复位。复位有两种方式:位有两种方式:上电复位上电复位和和按钮复位按钮复位。VccRSTVssMCS-51VccRSTVssMCS-511k1k200(a) 上电复位电路 (b) 按钮复位电路2程序执行方式程序执行方式u是单片机最基本的工作方式是单片机最基本的工作方式u是复位后单片机从是复位后单片机从0000H地址开始地址开始运行运行程序程序的方式的方式3单步执行方式单步执行方式u单步执行,是指单步执行,是指一条一条地一条一条地执行指令,执行指令,每执行一条指令后暂停。每执行一条指令后暂停。u它通常用于调试程序、跟踪程序执行和它通常用于调试程

22、序、跟踪程序执行和了解程序执行过程。了解程序执行过程。4节电方式节电方式u“绿色电子绿色电子”是电子产品的趋势是电子产品的趋势u51系列具有系列具有掉电保护掉电保护功能功能uCHMOS芯片能提供更低功耗芯片能提供更低功耗5编程和校验方式编程和校验方式u不同类型的芯片具体操作不同不同类型的芯片具体操作不同u新型芯片提供较安全的新型芯片提供较安全的加密加密操作操作五、五、MCS-51系列单片机的时系列单片机的时序序1、机器周期和指令周期、机器周期和指令周期2、单机器周期指令的时序、单机器周期指令的时序3、双机器周期指令的时序、双机器周期指令的时序1机器周期和指令周期机器周期和指令周期u指令周期指令

23、周期:计算机取一条指令至执行完计算机取一条指令至执行完该指令需要的时间称为指令周期该指令需要的时间称为指令周期u不同的指令,指令周期的组成不同。不同的指令,指令周期的组成不同。uMCS-51系列单片机中,大多数指令的系列单片机中,大多数指令的指令周期由指令周期由1个个机器周期机器周期或或2个个机器周期机器周期组成,乘法、除法指令为组成,乘法、除法指令为4个个机器周期机器周期指令。指令。u机器周期机器周期:机器周期是单片机的基本操:机器周期是单片机的基本操作周期作周期u每个机器周期包含每个机器周期包含S1、S2、S6共共6个个状态状态,每个状态包含,每个状态包含2拍拍P1和和P2,每一拍为一个,

24、每一拍为一个时钟周期时钟周期(振荡周期)。(振荡周期)。u因此,因此,1个个机器周期包含机器周期包含12个时钟周期个时钟周期。依次可表示为依次可表示为S1P1、S1P2、S2P1、S2P2、S6P1、S6P2。S1P1P2S2P1P2S3P1P2S4P1P2S5P1P2S6P1P2 时钟周期时钟周期:即振荡源的振荡周期。振荡频率的倒:即振荡源的振荡周期。振荡频率的倒数数 一条指令包括一个或多个机器周期。一条指令包括一个或多个机器周期。图:图: 1个个机器周期机器周期组成示意图组成示意图2单机器周期指令的时序单机器周期指令的时序S1S2S3S4S5S6读操作码读操作码读无效(丢失)读无效(丢失)单字节单机器周期指令 S1S2S3S4S5S6读操作码读操作码读第二个字节读第二个字节双字节单机器周期指令 3双机器周期指令的时序双机器周期指令的时序S1S2S3S4S5S6读操作码读操作码S1S2S3S4S5S6三次读操作无效(丢失)三次读操作无效(丢失)单字节、双机器周期指令的时序单字节、双机器周期指令的时序E N DE N D结束语结束语谢谢大家聆听!谢谢大家聆听!48

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 建筑/环境 > 施工组织

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号