《多采样率数字信号处理》由会员分享，可在线阅读，更多相关《多采样率数字信号处理（87页珍藏版）》请在金锄头文库上搜索。
1、第六章 多采样数字信号处理目 录6.1 引言6.2 问题的描述和定义6.2 对下采样和上采样的分析6.3 有理因子的采样变换6.4 多采样信号处理6.5 数字滤波器的多级实现6.6 多采样率系统的高效实现6.7 多采样率信号处理的应用 6.7.1 数模变换 6.7.2 多采样率信号处理在ADC中的应用 6.7.3 多采样率信号处理在数字接收机中的应用6.1: 引言引言 在信号处理的很多应用中，需要用到变换数字信号采样频率的问题。原因： A：应用中需要混合不同标准的信号。 例不同音频信号的采样率：B：新技术的需要。 例信号的采样频率相对带宽很大情形。CD播放器数字音频磁带数字广播44.1KHZ4
2、8KHZ32KHZ信号处理过程可视为在两个数字序列时间的线性处理：需要重采样的输入序列xn和yn, 他们的采样速率分别为Fx和Fy，如下图所示：重采样DACFxFyxnynX(t)y(t)Fx Fy, 下采样Fx Fp，那么变换到新的采样频率Fx=Fx/D后，不会出现混叠和信息丢失。如果能将其分解D=D1D2DM，其中Di为整数，那么可以用M个抽取器完成抽样，每一级按Di，i=1，M降低采样率。图图6-26 多级抽取多级抽取 相对于采样频率而言，要通过的信号带宽很小，但只要细心设计每一个抽取器可使其计算复杂度足够低。在第i级中，将采样频率Fi降至Fi+1=Fi/Di。尽管不希望出现混叠，但即使
3、有混叠出现，只要它没有干扰要需要通过的信号，可以一直容忍它的存在。所以，第i级滤波器的带宽没必要为/Di，（对应与奈奎斯特频率Fi+1/2）,只要混叠频率高于频率Fx/2D，其带宽可以更宽。混叠部分最终都将被滤除。图图6-27 第第i个抽取器的频率指标个抽取器的频率指标第i个滤波器的频率相应如图6-28所示。图图6-28 第第i级低通滤波器的频率响应级低通滤波器的频率响应例6-9 回到本节开始时的例子，其要求如下：l 通过所有0，450Hz范围内的频率成分。l 阻止所有所有F500Hz的频率成分。l 采样频率为Fx=96kHz。 通过分析指标，可以降低采样频率到Fy=1kHz，整个过程不会丢失
4、需要通过的信号。因此，总的抽取因子D=96,可如下分解为D=96=862=D1D2D3，如图6-29所示。抽取因子的分解是任意的，可以有多种分解形式达到总的抽取要求。例如，也可分解为D1D2D3=268、D1D2D3=286、D1D2=128或其他形式。虽然存在一些得到有效设计的准则，但也可以通过计算每一种情况的复杂度而从中选取最佳的。图图6-29 示例示例 如上图所示，采用分解形式D=96=286=D1D2D3，下面计算所有相关的采样频率，即F1=Fx=96kHz、F2=F1/8=12kHz和F3=F2/6=2kHz和F4=F3/2=1kHz。所有滤波器的指标（通带和阻带）频率将在下表中列出
5、。所有的滤波器的通带均包含FP=0.45kHz，每一级滤波器的阶数N是基于汉明窗设计而得到的，且阻带衰减至少为40dB。当然，不同的设计（例如等纹波滤波器）可获得不同的（较低的）计算复杂度。如果将上述滤波器的阶数与没有抽取设计的滤波器做比较，可以发现不仅阶数降低很多，而且滤波器H2和H3工作在非常低的采样频率下，因此，其每秒所需要的计算量大幅度下降。在前面的章节中，已经介绍了无失真地实现数字信号采样频率的变换。其具体方法为先进行线性滤波再下采样，或先上采样在线性滤波。正如前面分析的那样，滤波器主要用于消除上采样和下采样产生的混叠。图图6-30 抽取器和内插器抽取器和内插器6.6 多采样系统的高
6、效实现多采样系统的高效实现 仔细观察这两个系统，会发现其效率很低。例如，抽取因子为D的抽取器中，对线性滤波器输出的每D个样值中，仅有一个被采样保留，而其余D-1个都被丢弃，因此对它们的计算是无意义的。 同样，在内插因子为L的内插器中，滤波器输入中每L个采样值中有L-1个为零，仅有一个是有用的数据。因此，针对多采样率系统，需要研究更有效的方式来实现上述滤波器，以避免不必要的运算。 1、恒等互换恒等互换 如果滤波器有着特殊的结构，那么可以推断上采样器（或下采样器）可以与滤波器交换位置而保持结果不变。这一点将导致恒等变换，如图6-31所示。滤波器要能够交换，其传输函数必须具有如下形式：图图6-31
7、Noble恒等式恒等式即滤波器的冲激响应在序号非M的整数倍数时为零，其中M为上采样（或下采样）因子，如图6-32所示。恒等互换的推导非常简单。首先，可以验证要一个简单的特例，当G（z）=z-1时，即仅包含一个时延，此时恒等互换满足。其次，对于因子为D的抽取，根据图中右边部分所示，可得：y（n+1）=xnD。做替换n+1n，可得到 yn=x(n-1)D=xnD-D再看图左边，令vn为下采样器的输入，则yn为 vn=xn-D yn=vnD两式联立，可得到与之前相同的结果yn=xnD-D。上采样时情况类似。图图6-32 Nobel恒等式的简单形式恒等式的简单形式因此，Nobel恒等式可以用图1和图2
8、中的任何一种方式实现。根据具体情况，下采样和上采样可以与求和、缩放系数和时延zl或zD交换位置。下采样和上采样位置改变后，滤波器的传输函数都变为G(z)。 观察图6-33和图6-34，后边的实现形式（传输函数为G（z）更合理，以为此时滤波器工作在较低的采样频率上（在下采样之后或上采样之前）。相比之下，左边的实现形式在计算量上是非常浪费，因为它对许多取值为零的项都做了处理。图图6-33图图6-342、线性滤波器的多相分解、线性滤波器的多相分解 给定一个传输函数为 的线性时不变滤波器（可以是FIR或是IIR）和整数M，希望将它分解成为形如G（zM）的滤波器的叠加。之所以要这样分解，是因为之前已经知
9、道这类滤波器可以与下采样处理和上采样处理交换位置，从而更有效地实现滤波器。 任意传输函数H(z)都可以直接分解为下面两种形式之一或其中， 。在分析上述公式之前，先看一个简单的例子，它可以作为一个佐证说明上述分解的意义 例6-10 FIR滤波器的传输函数为 若M=2，将各项重组为z的偶数次幂组和奇数次幂组，如下所示其中，从Z-1 奇数次幂中提出了Z-1 。例6-11 也可将上述传输函数分解为 例6-12 对同一滤波器，选择M=3，则 从图6-35中可以理解这种分解方式的意义，其中滤波器H（z）用其按2抽取的多相分解来替代。推广到一般情况，任意包含因子为D的下采样和线性滤波器H（z）的抽取处理都可
10、以用多相分解来实现，如图6-36所示。在该实现中，抽取器和滤波器Hk（zD）都交换了位置所以在抽取器之后的滤波器可以工作在最低的采样率上。同时也要注意，至少只在H(z)为FIR滤波器时多相分解在系数数目和每个样值处理操作数上没有发生变化。图图6-35 多相分解和多相分解和D=2的抽取的抽取图图6-36 抽取及其多相分解：一般情况抽取及其多相分解：一般情况 图6-37为相应的上采样实现，同样上采样器与多相滤波器Hk（zl）交换了位置。此时，在上采样前，所有的滤波器都工作在最低的采样频率上。6.7 多采样率信号处理的应用 模数转换器（analog to digital converter是把模拟信
11、号转换为离散数字信号的电子器件。经过ADC使模拟信号数字化，从而可以应用现有的数字处理设备对信号进行分析和处理。概念概念转化过程转化过程 转化过程包括采样和量化；以一定的间隔对信号振幅进行采样，采样间隔越小，则对振幅的记录得越准确。为了得到数字波形，模拟信号波形每秒钟被“采集”或者读取数百次，从而可以得到其离散形式的表示。而这些离散序列能否准确表示模拟信号则涉及到采样定理和数据位数。均匀采样定理均匀采样定理 对于一个频带限制在（0，fh）内的时间连续信号g（t），如果以小于等于1/（2 fh ）的时间间隔对其进行等间隔采样，则g（t）可由这些采样值准确确定。即抽样率大于等于信号带宽的两倍就可以
12、保证不会产生混叠， 1/（2 fh ）是采样的最大间隔，也称为乃奎斯特采样间隔乃奎斯特采样间隔。6.7.1数模变换： ADC的工作原理的工作原理ADC的基本分类的基本分类 输入与输出序列频率相同，即每一个输入模拟信号样本与输出的数字信号样本相对应。两种信号序列间的变换通过使用2N阶量化器实现，如果N足够大，那么量化噪声的功率频谱密度将均匀分布在从0到Fs/2的乃奎斯特频带内。 乃奎斯特转换器过采样-转换器 输入与输出信号数列具有不同的频率。在转换器中，信号变换（SC）程序对整个数字样本序列进行计算，而不是计算一个单一的样本，而且是在较高的频率上完成的，然后在一个很低的频率上获得数字字长，这个数
13、字字长表征了序列中所有样本准确的估计平均值。变换结果的分辨率不仅依赖量化器，更取决于低分辨率量化器和数字抽取中滤波器的功能合成情况。传统传统ADC的缺点的缺点 有采样定理，对于一个模拟信号，要想从它的离散数据点中得到原先信号的全部信息，则采样频率最小为信号最大频率的2倍。这样，在信号的fh很大的时候，要求的采样频率就十分巨大，不容易应用传统的ADC来实现，比如一个最大频率为500MHz的模拟信号，要想从其离散点中把此信号的信息完全恢复出来，则其最小采样频率为1000MHz（1G采样点/s），即采样时间间隔为10-9s，这样就对ADC硬件设备要求较高，而且采样的时间间隔太小，难以控制准确的采样时
14、刻。多路并行采集系统多路并行采集系统 多路并行采集系统应用现有的一些低速率采样设备来实现较高速的采样，也就是应用一些现有的ADC来实现高速采样系统，这样可以在单片ADC性能不高的情况下使系统整体性能有很大的改善，大大提高数据采集的速度和精度。 如为了实现上述1G采样点/s的抽样率，可以采用10片采样速率为100M采样点/s的ADC分时轮流对模拟信号进行采样，相邻两片ADC之间有一个时间的延迟。这样每片ADC的采样速率将为系统总采样速率的1/10，最后总的采样速率为1G采样点/s。 用这10个ADC来实现10x100M采样点/s= 1G采样点/s的信号数模转换的实现框图如下图所示。多路时间交织的
15、并行采集系统结构多路时间交织的并行采集系统结构 图1中有M个同样的ADC子系统，它们按照并行的方式工作，每个子系统以MT为周期采集并数字化输入信号，即每个子系统的抽样率为1/MT。尽管所有的子系统用一个系统时钟来驱动，但是采样点在时间上交错排列的，即在时间上它们是交织在一起的，如子系统m+1的采样时刻落后于子系统m的采样时刻T秒（见图2）。在这些并行的采集与ADC后是复用序列，它以1/T的速率采集从A/D转换器中输出采样点。因此应用M个并行的子系统就可以有效地把抽样率从1/MT提高到1/T，从而实现了由低速ADC来采集高速数据点。 然而，在进行采样点的数据交织的过程中，由于时间不能精确匹配，所
16、以将引入误差，引入的误差会影响系统的分辨率以及应用范围。基于抽取和内插的基于抽取和内插的ADC 乃奎斯特ADC在一个单独的采样间隔内完成准确的量化，而基于过抽样率的ADC一般是把输入端的过采样点粗略量化后，再经过数字域的抽取过程使之达到一个低的抽样率，在此低的抽样率上得到更加准确的对输入采样点的估计，这种估计所得到的结果和应用乃奎斯特转换器所得到的结果是一样的。 若不考虑量化影响，应用过采样的方法可以对混叠滤波器的设计带来好处。为了说明这一点，考虑典型的数字音频信号，信号通过一个乃奎斯特取样器，然后用两倍的过采样的方法来达到对信号的估计。在下面的讨论中，认为乃奎斯特采样器可以在理想状态下工作。
17、6.7.2多采样率信号处理在ADC中的应用基于抽取和内插的基于抽取和内插的ADC 从乃奎斯特转换器输出的数据采样点是以至少2倍的信号最大频率被采集的。例如，一个抽样率为fs=48kHz的乃奎斯特ADC可以允许最大24kHz的信号通过而不产生混叠现象。但是因为电路限制，实际可以通过的最大频率大约是22kHz，同时乃奎斯特ADC中抗混叠滤波器要求其在过渡频率范围内有扁平的响应，并且没有相位失真（如在数字音频中的20kHz）。为了防止信号的失真，同时要达到16位的分辨率，所有的频率范围在24kHz以上的信号频率必须被削弱至少96dB。 这些要求对于模拟低通滤波器来说是不容易达到的，下图分别给出了乃奎
18、斯特ADC对模拟滤波器响应和抽样率为48kHz的数字信号的数字域频谱。基于抽取和内插的基于抽取和内插的ADC 而对于同一个数字音频信号，若以2倍的抽样率2fs=96kHz抽取，抗混叠滤波器只需要除去信号频率在74kHz以上的频率的信号就可以了，中间过渡带的频率范围是52kHz（从22kHz到74kHz），所以滤波器可以有平滑的响应，这相比前面的滤波器来说更加容易实现-96dB。由于最后需要的抽样率是48kHz的数据，因此可以用多抽信号处理中的抽取器来把信号的抽样率从96kHz降低到48kHz的抽样率。相对于抗混叠滤波器是在模拟频率域实现来说，这个抽样率转化滤波器是在数字域实现的。 下图分别给出
19、了模拟抗混叠滤波器的要求、数字域的频率响应、数字抽取滤波器的频谱要求。基于抽取和内插的基于抽取和内插的ADC 应用多抽样信号处理中的抽取器和内插器可以实现以上的过采样过程，并且滤波器实现起来比较容易。以下给出在实现数据的采集过程中应用过采样的方法以及抽取器和内插器来实现对数据的分析与处理。 通常，基于抽取器和内插器的转换过程可以由上图所示系统分两步来实现，即把连续模拟信号以频率fs转化成模拟数据点的数列。基于抽取和内插的基于抽取和内插的ADC 首先，连续时间信号经过模拟低通滤波器Ha（s）限制带宽，如图a、b所示。 为了简化连续时间滤波器的设计复杂度，部分混叠响应在左图所示的采样方法中可以被允
20、许。基于抽取和内插的基于抽取和内插的ADC 然后，如图c所示，所获得的样本序列通过一个传递函数为H（z）的抽取滤波器将样本序列的抽样频率压缩为fs/M（如图d所示），从而消除了混叠成分。 最后再通过一个抽取因子为M的采样数据抽取器。 通常，Ha（s）的输出信号的抽样率是所要求抽样率的M倍过采样，因此，经常要用到具有低Q值的连续时间抗混叠滤波器。在频域中，抽取器的特性十分重要，因为它减少了那些在连续时间滤波器中没有被完全滤除的平移频率分量，使信号具有更低的抽样频率fs/M。基于抽取和内插的基于抽取和内插的ADC 将模拟信号的样本序列恢复为连续时间信号，也需要两步处理过程，其过抽样方法的实现结构如
21、下图所示。基于抽取和内插的基于抽取和内插的ADC 首先，样本数据内插器将输入序列的频率进行L倍折叠扩张，如图a、b所示，其中仅画出了带宽中心频率Fs，2Fs，（L-1）Fs的频带。基于抽取和内插的基于抽取和内插的ADC 在图c中通过插值滤波器滤除镜像成分，此时，使出信号序列的抽样率是LFs，再通过后面的连续时间滤波器将平移成分滤除。 最后的结果如图d所示，只要内插器和连续时间滤波器功能设计比较合理，就可任意从频率为fs的模拟信号样本序列中完整地恢复出连续时间信号。一般的多采样率模拟信号处理系统一般的多采样率模拟信号处理系统 基于以上的一些讨论，可以把应用内插器和抽取器的多抽样率系统作进一步的推
22、广与讨论。下图给出了一半的应用多抽样率信号实现模拟信号数据采集与处理的系统框图。 对于这种一般的推广形式的系统设计框图，我们可以按照实际需求来设计所阻要的一些结构，在现行的设计方法中，为了实现一个完整的系统大概只利用以上框图中的几个单元就可以。一般的多采样率模拟信号处理系统一般的多采样率模拟信号处理系统 例如在图a中，利用了基于乃奎斯特量化的模拟样本点数据采集系统，而在图b中，它是建立在一个过采样基础上的数据转化系统。 如果综合考虑性能和经济因素，还可以在这些方法中找到一些折衷的方案，从而可以建立许多其他形式的结构。小结小结 ADC即模数转换器（analog to digital conver
23、ter），它是把模拟信号转换为离散数字信号的电子器件。通过采样和量化把模拟信号数字化，应用数字器件处理数字化后的信号。 当采样频率很大时，用ADC实现高速采样系统就需要多路并行采样系统，每一路采样系统是低速率的，通过并行和时间延迟形成高速的ADC采样系统。 A/D转换器主要有两种：乃奎斯特转换器和过采样-转换器。两者的区别在于，前者输入与输出序列保持相同的频率，后者输入与输出序列的频率不同。乃奎斯特转A/D换器在单独一个采样间隔内完成量化，基于过采样的- A/D转换器粗略量化采样点，经过数字域的抽取后达到一个低的抽样率，在此基础上再准确估计采样点。 基于抽取器和内插器的过采样的方法可以对混叠滤
24、波器的设计带来好处，即使得抗混叠滤波器中间过渡带扩大，使滤波器有平滑响应。数字接收机介绍数字接收机介绍 接收机是无线通信系统的主要组成部分，传统的无线电接收机功能单一，对信号的适应能力，硬件依赖性强，扩展性差。随着软件无线电技术的出现，导致了接收机的革新，其基本思想是对射频信号进行采样，在高速DSP处理平台上进行信号的调制与解调。鉴于目前DSP处理器的水平，无法对射频信号进行直接采样，只能采取折中的方法，比如基带采样接收机、中频采样接收机、直接转换（零中频）接收机。在这些数字接收机组成结构当中，数字下变频器（Digital Down Converter，DDC）和数字上变频器（Digital
25、Up Converter，DUC）是比不可少的器件，其原因有二：一是为了降低输入DSP的信号的采样率，减轻DSP的运算负荷；二是通常信号的带宽仅为几百khz以下，没有必要采用过高的采样率，这就使得采样率的降低成为可能。DDC与DUC的理论基础就是多采样率数字信号处理（Multirate Digital Signal Processing，MRDSP）。6.7.3多采样率信号处理在数字接收机中的应用较为流行的几种数字接收机结构较为流行的几种数字接收机结构 基带采样接收机，射频信号通过下变频转换为I、Q两路基带信号，两路基带信号经过A/D变换器量化后进入DSP芯片就行数字解调及相应处理，A/D变换
26、器的采样速率最小为两倍基带信号带宽。该接收机的优点是DSP芯片能以较小的计算量来完成解调，缺点是可能存在I、Q两路信号通路模拟通路参数不一致，两路信号经A/D以后幅度和相位存在不平衡而造成系统性能变差。基带采样接收机中频采样接收机较为流行的几种数字接收机结构较为流行的几种数字接收机结构 中频采样接收机，在获得I、Q通道的平衡性方面，它比模拟实现方式有更好的特性，可以消除基带采样接收机的缺点，而且由于只用了一个A/D变换器，使结构更加简单。本地振荡器（NCO）产生同相、正交两路本地振荡信号，与输入数据相乘，低通滤波以后将中频信号下变频为基带信号。由于主要解调工作由数字芯片完成，中频采样接收机使用
27、起来更加灵活，并且可以方便应用与各种制式、各种速率的场合。但是要注意，A/D变换器的采样率至少为通带信号带宽的两倍。通常为获得更好的噪声性能和提高处理增益，而采用过采样技术，更加提高系统性能。零中频采样接收机较为流行的几种数字接收机结构较为流行的几种数字接收机结构 直接转换零中频接收机，能将射频信号直接变换为零中频信号，其中的数控振荡器（AFC信号的控制）需锁定于载波。直接转换接收机减少了下变频环节，对零中频转换以后的模拟低通滤波器要求也很低。但其缺点也很多：需要高增益低噪声混频器、高动态范围的模拟器件，I/Q两路模拟通路参数严格一致、精确的直流偏置抵消电路，高隔离度天线。因此直接转换接收机实
28、际上很少使用。中频采样数字接收机中频采样数字接收机模拟上、下变频 在射频的前端除了需要完成对信号的低噪声的放大、滤波、功率放大等功能外，为了适应目前AD/DA的技术特点，必须附加一个模拟上、下变频的环节，以便将射频信号转换为适合于A/D采样的宽带模拟中频信号或把D/A输出的宽带模拟中频信号变换为射频信号。中频采样数字接收机中频采样数字接收机DDC/DUC 按照目前普通DSP可提供的处理能力，在中频宽带采样后的信号需要信道选择滤波器选中某一窄带信道，而一个优良的FIR/IIR滤波器大约需要每个采样点100次操作，对于30MSPS的采样率，即需要3000MIPS完成信道选择和下变频。因此在DSP上
29、使用软件实现下变频目前还无法实现，DSP只能完成基带处理。于是引入数字上/下变频环节。其中数字下变频的基本功能是从输入的宽带高数据流的数字信号中提取所需的窄带信号，将其下频变为数字基带信号，并转换成较低的数据流；数字上变频则为数字下变频的逆过程。 DDC和DUC主要有三大功能：变频、采样率变换和低通滤波，其中采样率变换和低通滤波在实际系统中是以多级级联的形式由同一个功能模块来完成的，这里我们将该模块在DDC和DUC中分别称为数字抽取链（Digital Decimation Chain，DDCH）和数字内插链（Digital Interpolation Chain，DICH）。DDCH和DICH
30、本质上就是采样率变换的多级实现，理论基础就是MRDSP。中频采样数字接收机中频采样数字接收机两种高效的数字滤波器 在实际的可编程硬件采样率变换系统中，用得更多的FIR滤波器则是两类高效的数字滤波器：半带滤波器（Half-Band Filter，HBF）和级联积分梳状滤波器（Cascaded Intergrator-Comb Filter，CICF）。由于各自滤波器系数的特殊性，它们在节省运算量和存储量方面显得特别有效。HBF 设某一HBF的阶数为N，则 即除h0以外的所有偶序号的滤波器系数均为0。所以，应用HBF可以使系统的运算量和存储量同时再降低约一半。由于其频响特性的特殊性，HBF只能用于
31、变换因子为2的抽取或内插过程。中频采样数字接收机中频采样数字接收机CICF CICF又称为简单系数滤波器，在滤波器的实现时，CICF将只有加法而没有乘法，更无需专门的存储器用于存储滤波器的系数。滤波器的结构也相当规整，我们可以容易地写出一个N阶的CICF的系数函数 可见，一个CICF可以看作由一个积分器与一个梳状滤波器的级联。图2为M级CICF级联的D倍抽取器和I倍内插器的结构框图。由于在多级实现的抽取系统的首级和内插系统的末级，信号的归一化带宽较小，阻带特性容易满足，而且在这些变换级中信号的采样率过高，使得乘法运算极不经济，首要任务就是把信号的采样率降下来。因此CICF经常用于抽取系统的首级
32、或内插系统的末级。中频采样数字接收机中频采样数字接收机DDCH与DICH的两种典型的硬件实现小结小结 多采样率数字信号处理技术是现代数字接收机的重要理论基础，可以降低进入DSP信号的采样率，从而减轻DSP的运算负担。接收机是无线通信系统的主要组成部分，软件无线电的发展，促进了数字接收机的发展。现阶段，数字接收机的RF接收仍需要用模拟的处理方式，而在中频以下用数字方法进行处理。随着数字信号处理与VLSI技术的发展，接收机的全数字化越来越成为可能。在全数字接收中，解调用的本地参考载波和采样时钟都独立振荡于固定频率，载波的相位误差以及采样时钟相位误差的消除、信号的判决译码全部通过数字处理完成。这些特点使得接收机数字化、集成化成为可能。早在90年代初期，H.MEYR等人就成功研制出一种全数字接收机结构，并成功制成ASIC，其信息速率可以达到100 Mbits/s。进入90年代中期，在全数字接收机领域处于领先地位的德国亚琛大学的几名专家又采用全数字技术制作成功DVD接收机，标志着全数字接收机技术已经走向实用阶段。
