《第四部分触发器教学课件》由会员分享，可在线阅读，更多相关《第四部分触发器教学课件（46页珍藏版）》请在金锄头文库上搜索。
1、第四章第四章 触发器触发器【触触发发器器】是是能能够够存存储储一一位位二二进进制制数数字字信信号号的的基基本本单单元电路。元电路。 它是构成时序逻辑电路的基本单元电路。它是构成时序逻辑电路的基本单元电路。 触发器有三个基本特性：触发器有三个基本特性： 1）有有两两个个稳稳态态，可可分分别别表表示示二二进进制制数数码码0和和1，无无外外触发时可维持稳态，故也称触发时可维持稳态，故也称“双稳态双稳态触发器触发器” 2）外触发下，两个稳态可相互转换（称翻转）外触发下，两个稳态可相互转换（称翻转） 3）有两个互补输出端）有两个互补输出端【补充补充】 触发器的概念及其基本特性触发器的概念及其基本特性概述
2、概述一、基本要求一、基本要求1. 有两个稳定的状态有两个稳定的状态(0、1)，以表示存储内容；，以表示存储内容；2. 能够接收、保存和输出信号。能够接收、保存和输出信号。二、现态和次态二、现态和次态1. 现态：现态：触发器接收输入信号之触发器接收输入信号之前前的状态。的状态。2. 次态：次态：触发器接收输入信号之触发器接收输入信号之后后的状态。的状态。三、分类三、分类1. 按电路结构和工作特点：按电路结构和工作特点：基本、同步、基本、同步、边沿边沿。2. 按逻辑功能分：按逻辑功能分：RS、JK、D 和和 T(T )。3. 其它：其它： TTL 和和 CMOS，分立和集成。分立和集成。用得多用得
3、多G24.1 基本触发器基本触发器4.1.1 由与非门组成由与非门组成一、电路及符号一、电路及符号QG1R&SQQQRSRSQ = 0Q = 10 态态Q = 1Q = 01 态态Q与与Q正常情况下状态互补正常情况下状态互补G2QG1R&SQ二、工作原理二、工作原理Q = Q“保持保持”Q = 0Q = 10 态态“置置 0”或或“复位复位” (Reset)0110Q = 1Q = 01 态态“置置 1”或或“置位置位” (Set)R 后撤消：后撤消：0 态态S 后撤消：后撤消：1 态态0110Q = 1Q = 1不允许出现该情况！不允许出现该情况！复位端复位端置位端置位端R、S同时撤消（同时
4、撤消（0到到1）状态不定状态不定 (随机随机)简化波形图简化波形图状态翻转过程需要一定的延迟时间：状态翻转过程需要一定的延迟时间：(图图4.1.4) 1 0，延迟时间为延迟时间为 tPHL ； 0 1，延迟时间为延迟时间为 tPLH由于实际翻转延迟时间相对于脉冲的宽度和周期很小，由于实际翻转延迟时间相对于脉冲的宽度和周期很小，故可视为故可视为0。（简化为。（简化为4.1.5）设触发器初始状态为设触发器初始状态为0：QQSRQQ信号同时撤消信号同时撤消,出出现不确定状态现不确定状态信号不同时撤信号不同时撤消，状态确定消，状态确定三、现态、次态、特性表和特性方程三、现态、次态、特性表和特性方程1.
5、 现态和次态现态和次态现态现态Qn：触发器接收输入信号之前的状态。触发器接收输入信号之前的状态。次态次态Qn+1：触发器接收输入信号之后的新状态。触发器接收输入信号之后的新状态。2. 特性表和特性方程特性表和特性方程R S QnQ n+10 0 00 0 10 1 00 1 11 0 01 0 11 1 01 1 1011100不用不用不用不用特性表特性表简化特性表简化特性表R SQ n+10 00 11 01 1Q n保持保持1置置 10置置 0不用不用 不允许不允许Q n+1011100Q n+1= S + RQ n约束条件约束条件特性方程特性方程4.1.2 由或非门组成（略讲）由或非门组
6、成（略讲）一、电路及符号一、电路及符号QQSRSR二、工作原理二、工作原理“保持保持”“置置 0”“置置 1”“不允许不允许”若高电平同时撤消，则状态若高电平同时撤消，则状态不定不定G2QG1RSQ11SRQQ三、特性表和特性方程（同上）三、特性表和特性方程（同上）R SQ n+10 00 11 01 1Q n保持保持置置 1置置 0不许不许10不用不用Q n+1= S + RQ n约束条件约束条件四、主要特点四、主要特点1.优点：优点：结构简单结构简单具有置具有置 0、置、置 1、保持功能、保持功能2. 问题：问题：输入电平直接控制输出状态，输入电平直接控制输出状态，抗干扰能力差抗干扰能力差
7、R、S 之间有约束之间有约束波波形形图图4.1.3 集成基本触发器集成基本触发器一、一、CMOS 集成基本触发器集成基本触发器1. 由与非门组成：由与非门组成：CC4044Q&1TG11三三态态 RS 锁存触发器特性表锁存触发器特性表R S ENQ n+1 注注 0 Z 高阻态高阻态0 0 10 1 11 0 11 1 1Q n保保 持持 置置 1 置置 0不允许不允许10不用不用内内含含 4 个个基本基本 RS 触发器触发器2. 由或非门组成：由或非门组成：CC4043( (略略) )+VCCS1R1S2R2S3R3S4R4EN1Q2Q3Q4Q3475111215145139101Q1Q2Q
8、3Q4816CC4044CC4044S1R1S2R2S3R3S4R4EN二、二、TTL 集成基本触发器集成基本触发器74279、74LS279QR&SQR&S1S2+VCC1R1SA1SB2R2S3R3SA3SB4R4S1Q2Q3Q4Q12356101112141547913Q1Q2Q3Q4816742797427974LS27974LS279R1S11S12R2S2R3S31S32R4S4内含左边内含左边基本基本 RS 触发器触发器各各2 个个【同步触发器同步触发器】触发器的工作状态不仅受输入端触发器的工作状态不仅受输入端 (R、S)控制，而且还受时钟脉冲控制，而且还受时钟脉冲(CP) 的控
9、制。的控制。CP (Clock Pulse): 等周期、等幅的脉冲串。等周期、等幅的脉冲串。同步触发器同步触发器同步同步 RS 触发器触发器同步同步 D 触发器触发器4.2 同步触发器同步触发器(受受 CP 控制控制)一、电路组成及工作原理一、电路组成及工作原理1. 电路及逻辑符号电路及逻辑符号QG1R&SQG3R&SG2G4CPCP曾用符号曾用符号QQRSRS CPCP国标符号国标符号QQ1R1SRS CPC12. 工作原理工作原理 当当 CP = 0保持保持当当 CP = 1与基本与基本 RS 触发器功能相同触发器功能相同4.2.1 同步同步 RS 触发器触发器 特性表：特性表：CP R
10、S Q nQ n+1注注 0 Q n保持保持 1 0 0 0 1 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1011100不用不用不用不用保持保持 置置1 置置0不许不许特性方程特性方程:约束条件约束条件CP = 1期间有效期间有效二、主要特点二、主要特点1. 时钟电平控制时钟电平控制CP = 1 期间接受输入信号期间接受输入信号CP = 0 期间输出保持不变期间输出保持不变（抗干扰能力有所增强）抗干扰能力有所增强）2. RS 之间仍有约束之间仍有约束（4种情况，参见图种情况，参见图4.2.2）4.2.2 同步同步 D 触发器触发器
11、 一、电路组成及工作原理一、电路组成及工作原理QG1R&SQG3R&SG2G4CPCP1D D（CP = 1期间有效）期间有效）简化电路：省掉反相器简化电路：省掉反相器二、主要特点二、主要特点1. 时钟电平控制，时钟电平控制，无约束问题；无约束问题；2. CP = 1 时跟随时跟随下降沿下降沿到来时锁存下降沿瞬间到来时锁存下降沿瞬间D的值的值三、集成同步三、集成同步 D 触发器触发器1. TTL 74LS375CPCPD DQG1QG3R&SG2G4111G5RS+VCC74LS37574LS3751D01LE1D12D02LE2D11Q01Q01Q11Q12Q02Q02Q12Q1147912
12、15236510111413Q1Q1Q2Q2Q3Q3Q4Q4D1CP1、2D2D3CP3、4D4816 CP=1有效有效 集成集成4个同步个同步D触发器触发器2. CMOS：CC4042POL为为CP 极性控制信号极性控制信号+VCCD0D1D2D3CPPOLQ0Q0Q1Q1Q2Q2Q3Q347131456329101211151Q0Q0Q1Q1Q2Q2Q3Q3D0D1D2D3CPPOL816VSSCC4042CC4042真值表真值表 D CP POL Q注注 D 0 0 D 0 D 1 1 D 1 D锁存锁存D锁存锁存接接 收收CP 上升沿锁存上升沿锁存接接 收收CP 下降沿锁存下降沿锁存集
13、成集成4个同步个同步D触发器触发器4.3 边沿触发器边沿触发器4.3.1 边沿边沿 D 触发器触发器 一、电路组成及工作原理一、电路组成及工作原理QMQMCPRSQQS C1 R R S C1111D DG7CPCPQ&QG3&DG2G4&G6G81G1G511QMQM从从从从主主主主国标符号国标符号QQCPC11D D D 1. 电路组成及逻辑符号电路组成及逻辑符号由由2个同步个同步D触发器触发器级联构成级联构成2. 工作原理工作原理(1)接收信号接收信号CP = 1主触发器接收输入信号主触发器接收输入信号主触发器跟随主触发器跟随D变化变化(2) 输出信号输出信号CP = 0主触发器保持不变
14、；主触发器保持不变；从触发器由从触发器由CP到来之前的到来之前的 QnM 确定确定QMQMCPRSQQS C1 R R S C1111D D从从从从主主主主所以，所以， CP下降沿时刻有效下降沿时刻有效3. 异步输入端的作用异步输入端的作用G7CPCPQ&QG3&DG2G4&G6G81G1G511D 同步输入端同步输入端受时钟受时钟 CP 同步控制同步控制SDRD 异步输入端异步输入端不受时钟不受时钟 CP 控制控制10直直接接置置位位端端直直接接复复位位端端异异步步置置位位端端异异步步复复位位端端国标符号国标符号SD D CP RD QQ1110101001001101114. 波形波形QQ
15、CPC11D D D 触发器的初始触发器的初始 0 状态可利用异步复位端接低电平实现状态可利用异步复位端接低电平实现二、二、 集成边沿集成边沿D 触发器触发器1. CMOS 边沿边沿 D 触发器触发器CC4013 (双双 D 触发器触发器)符号符号引出端引出端功能图功能图Q1 Q1VDD SD1 CP1 SD2 CP2 D1 RD1 D2 RD2Q2 Q2VSS6 5 3 4 8 9 11 101 2 13 12147特性表特性表CP D RD SDQn+1注注 0 0 0 1 0 0 0 0 0 1 1 0 1 101Qn 10不用不用同步置同步置0同步置同步置1保持保持( ( 无效无效)
16、)异步置异步置1异步置异步置0不允许不允许QQCPC11D D D S RSD RDCP 上升沿触发上升沿触发RD、SD端均端均“1”有有效效CC40132. TTL 边沿边沿 D 触发器触发器7474 (双双 D 触发器触发器)符号符号引出端引出端功能图功能图特性表特性表CP D RD SDQn+1注注 0 1 1 1 1 1 1 1 0 1 1 0 1 101Qn 01不用不用同步置同步置0同步置同步置1保持保持( ( 无效无效) )异步置异步置0异步置异步置1不允许不允许Q1 Q1VCC SD1 CP1 SD2 CP2 D1 RD1 D2 RD2Q2 Q2地4 2 3 1 10 12 1
17、1 135 6 9 8147 QQCPC11D D D S RSD RD7474CP 上升沿触发上升沿触发RD、SD端均端均“0”有有效效 3. 边沿边沿 D 触发器主要特点触发器主要特点 CP 的的上升沿上升沿(正正边沿边沿)或或下降沿下降沿(负负边沿边沿)触发；触发； 抗干扰能力极强；抗干扰能力极强； 只有置只有置 1、置、置 0 功能，使用不便。功能，使用不便。4.3.2 边沿边沿 JK 触发器触发器一、电路组成及符号一、电路组成及符号二、工作原理二、工作原理QMQMCPRSQQS C1 R R S C1111D D11&J JK K冗余项冗余项CP 下降沿下降沿有效有效特性表特性表J
18、KQ n+1功能功能 0 0 0 1 1 0 1 1Q n01保持保持置置0置置1翻转翻转Q n二、二、 集成边沿集成边沿 JK 触发器触发器1. CMOS 边沿边沿 JK 触发器触发器CC4027国国标标符符号号曾曾用用符符号号QQCPC1 1J 1K J J K KS RSD RDQQCPCP J K J J K KSD RD SD RD引出端功能图引出端功能图Q1 Q1CC4027VDD J1 K1 SD2 CP2 RD2SD1 CP1 RD1 J2 K2 Q2 Q2VSS7 6 3 5 4 9 10 13 11121 2 15 14168 J K Qn RD SD CPQn+1注注 0
19、 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 0 0 01001110保保 持持同步置同步置0同步置同步置1翻翻 转转 0 0 0 1 0 0 01不不 变变 0 1 1 0 1 1 10不用不用异步置异步置1异步置异步置0不允许不允许特特 性性 表表2. TTL 边沿边沿 JK 触发器触发器 CP 下降沿下降沿触发触发 异步复位端异步复位端 RD、异步置位端异步置位端 SD 均为均为“0”有有效效74LS112 (双双 JK 触发器触发器)3. 主要特点主要特点 抗干扰能力极强，工作速度很
20、高，在触发沿瞬间，抗干扰能力极强，工作速度很高，在触发沿瞬间，按按 的规定更新状态；的规定更新状态；功能齐全功能齐全(保持、置保持、置 1、置、置 0、翻转、翻转)，使用方便。，使用方便。特性表见特性表见P247 表表4.3.5，与，与CC4027比，两点不同：比，两点不同： CP 的上升沿或下降沿触发；的上升沿或下降沿触发；4. 波形图波形图设输出端设输出端初态为初态为 0QJ = K = 0保持保持J = K = 1翻转翻转（下降沿下降沿有效）有效）4.3.3 边沿触发器功能分类、功能表示方法及转换边沿触发器功能分类、功能表示方法及转换一、边沿触发器功能分类一、边沿触发器功能分类定义定义在
21、在CP作用下，作用下，J、K取值不同时取值不同时， 具有具有保持保持、置置0、置置1、翻转、翻转功能的电路，都叫做功能的电路，都叫做JK型时钟型时钟触发器触发器。1. JK 型触发器型触发器符号符号特性表特性表J KQ n+1功能功能 0 0 0 1 1 0 1 1Q n01保持保持置置0置置1翻转翻转特性方程特性方程CP下降沿下降沿时刻有效时刻有效QQCPC11J IK J J K KQ n2. D 型触发器型触发器符号符号特性表特性表特性方程特性方程CP 上升沿上升沿 时刻有效时刻有效QQCPC11D D D DQ n+1功能功能 0 0 1 1置置 0置置 1定义定义在在CP作用下，作用
22、下，D 取值不同时取值不同时， 具有具有置置0、置置1功能的电路，都叫做功能的电路，都叫做 D 型时钟型时钟触发器触发器。3. T 型触发器型触发器QQCPC11TT T TQ n+1功能功能 0 Q n 1 Q n保持保持翻转翻转CP 下降沿下降沿时刻有效时刻有效4. T 型触发器型触发器QQCPC1Q n Q n+1功能功能 0 1 1 0翻转翻转 CP 下降沿下降沿时刻有效时刻有效 在在CP作用下，当作用下，当T = 0时时保持保持状态不变，状态不变，T =1 时状态时状态翻转翻转的电路，叫的电路，叫T 型时钟型时钟触发器触发器。每来一个每来一个CP就就翻转翻转一次的电路叫一次的电路叫T
23、型时钟触发器型时钟触发器.若若J=K=T,则则JK型变型变T型型若若T=1,则则 T型变型变T型型若若D=Qn,则则D型变型变T型型二、边沿触发器逻辑功能表示方法二、边沿触发器逻辑功能表示方法1.1. 特性表、卡诺图、特性方程特性表、卡诺图、特性方程特性表、特性表、卡诺图卡诺图、特性方程、特性方程、状态图状态图和时序图。和时序图。(1) (1) 特性表特性表( (真值表真值表) )DQ n+1功能功能 0 0置置 0 1 1置置 1J KQ nQ n+1功能功能 0 0 0 001Q n保持保持 0 1 0 101 0置置 0 1 0 1 0011置置 1 1 1 1 101 Q n翻转翻转(
24、2) 卡诺图卡诺图D 触发器：触发器： 单变量的函数，其卡诺图无意义。单变量的函数，其卡诺图无意义。JK 触发器：触发器：10011100Qn+1Qn J K0100 01 11 10(3) 特性方程特性方程D 触发器：触发器：JK 触发器：触发器：2. 状态图和时序图状态图和时序图(1)(1)状态图状态图D 触发器：触发器：010/ 1/1/ 0/JK 触发器触发器:010 /1 / 0/ 1/ 特点：特点：形象直观，将触发器状态转换关系及转换条件用形象直观，将触发器状态转换关系及转换条件用几何图形表示出来。几何图形表示出来。(2) 时序图时序图D 触发器触发器 特点：特点：反映了反映了CP
25、 、输入信号和触发器状态在时间上的对输入信号和触发器状态在时间上的对应关系，表述了应关系，表述了CP的控制或触发作用。的控制或触发作用。CP 上升沿触发上升沿触发JK 触发器触发器CP下降沿触发下降沿触发（P263图图4.3.15）（P263图图4.3.16）三、三、边沿边沿触发器逻辑功能表示方法间的转换触发器逻辑功能表示方法间的转换1.1.特性表特性表 卡诺图、特性方程、状态图和时序图卡诺图、特性方程、状态图和时序图Qn+1Qn J K0100 01 11 10J KQ n+1功能功能 0 0 Q n保持保持 0 0 10 0置置0 0 1 1 01 1置置1 1 1 1 Q n翻转翻转01
26、00111001 0 /1 / 0 / 1 /(1) 特性表特性表 卡诺图、状态图卡诺图、状态图(2) 特性表特性表 特性方程特性方程向时序图的转换向时序图的转换(略略)2. 状态图状态图 特性表、卡诺图、特性方程和时序图特性表、卡诺图、特性方程和时序图01 0 /1 / 0 / 1 / 00/ 01/10 /11 /00/ 10/ 01 /11 /J KQ nQ n+1Qn+1Qn JK01 00 01 11 100 00 0010101 0 1 0 1 0 1 0000 1 0 1 0011111 1 1 1 1011010状态图状态图 时序图时序图【例例 4.3.1】 已知已知 CP、J
27、、K 波形，波形，画输出波形。画输出波形。 假设初始状态为假设初始状态为 0。CPJK01 00/ 01/10 /11 /01 /11 /00/ 10/ 1001110000Q0100114.4 触发器的触发器的电气电气特性特性4.4.14.4.1 静态特性静态特性一、一、CMOS 触发器触发器 由于由于 CMOS 触发器的输入、输出以触发器的输入、输出以 CMOS反相器反相器作为缓冲级，故特性与作为缓冲级，故特性与 CMOS 反相器相同，不赘述。反相器相同，不赘述。二、二、TTL 触发器触发器与与 TTL 反相器相同，不赘述。反相器相同，不赘述。4.4.2 动态特性动态特性一、一、输入信号的
28、建立时间和保持时间输入信号的建立时间和保持时间1. 建立时间建立时间 tset指要求触发器输入信号指要求触发器输入信号 先于先于 CP 信号的时间。信号的时间。2. 保持时间保持时间 th 指保证触发器可靠翻转，指保证触发器可靠翻转， CP 到来后输入信号需保到来后输入信号需保持的时间。持的时间。边沿边沿 D 触发器的触发器的 tset 和和 th 均均在在 10 ns 左右。左右。CPCPD D0 1 01 0 1二、时钟触发器的传输延迟时间二、时钟触发器的传输延迟时间 指从指从 CP 触发沿到达开始，到输出端触发沿到达开始，到输出端 Q、Q 完成状完成状态改变所经历的时间。态改变所经历的时
29、间。1. tPHL为输出端由高电平变为低电平的传输延迟时间为输出端由高电平变为低电平的传输延迟时间TTL 边沿边沿 D 触发器触发器7474， tPHL 40 ns。2. tPLH为输出端由低电平变为高电平的传输延迟时间为输出端由低电平变为高电平的传输延迟时间7474， tPLH 25 ns。三、时钟触发器的最高时钟频率三、时钟触发器的最高时钟频率 fmax 由于每一级门电路的传输延迟，使时钟触发器的由于每一级门电路的传输延迟，使时钟触发器的最高工作频率受到限制。最高工作频率受到限制。7474， fmax 15 MHz。第四章第四章 小小 结结 一、触发器一、触发器和门电路一样，也是组成数字电
30、路的基和门电路一样，也是组成数字电路的基和门电路一样，也是组成数字电路的基和门电路一样，也是组成数字电路的基本逻辑单元。它有本逻辑单元。它有本逻辑单元。它有本逻辑单元。它有两个基本特性：两个基本特性：两个基本特性：两个基本特性：1. 有两个稳定的状态有两个稳定的状态（0 状态和状态和 1 状态）。状态）。 2. 在外信号作用下，两个稳定状态可相互转换；没在外信号作用下，两个稳定状态可相互转换；没有外信号作用时，保持原状态不变。有外信号作用时，保持原状态不变。因此，触发器具有记忆功能，常用来保存二进制信息因此，触发器具有记忆功能，常用来保存二进制信息二、触发器的逻辑功能二、触发器的逻辑功能 指触
31、发器输出的次态指触发器输出的次态 Qn+1 与输出的现态与输出的现态 Qn 及输入及输入信号之间的逻辑关系。信号之间的逻辑关系。 触发器逻辑功能的描述方法主要有触发器逻辑功能的描述方法主要有特性表、卡诺图、特性表、卡诺图、特性方程、状态转换图和波形图特性方程、状态转换图和波形图（时序图）。（时序图）。三、触发器的分类三、触发器的分类1. 根据电路结构不同，触发器可分为：根据电路结构不同，触发器可分为：（1）基本触发器：输入信号电平直接控制。）基本触发器：输入信号电平直接控制。特性方程特性方程（2）同步触发器：时钟电平直接控制。）同步触发器：时钟电平直接控制。特性方程特性方程同步同步 RS 触发
32、器触发器CP = 1（或或 0）时有效）时有效同步同步 D 触发器触发器（约束条件）约束条件）（3）边沿触发器：时钟边沿控制。）边沿触发器：时钟边沿控制。CP上升沿（或下降沿）时刻有效上升沿（或下降沿）时刻有效特性方程特性方程边沿边沿 D 触发器触发器边沿边沿 JK 触发器触发器2. 根据根据逻辑功能逻辑功能不同，时钟触发器可分为：不同，时钟触发器可分为：（1）RS 触发器触发器（约束条件）约束条件）（3）D 触发器触发器（4）T 触发器触发器（5）T 触发器触发器 利用特性方程可实现不同功能触发器间逻辑功能的利用特性方程可实现不同功能触发器间逻辑功能的相互转换。相互转换。（2）JK 触发器触发器 【练习练习】 在图中所示的在图中所示的 CC4013 边沿边沿 D 触发器中，触发器中，CP、D、SD、RD的波形见图，试画出的波形见图，试画出 Q、Q 的波形。的波形。【解解】QQCPC11D D D S S SD D R R RD D SD、RD 异步置位（置异步置位（置1）、复位（置）、复位（置0）端。）端。CP 上升沿触发。上升沿触发。CPDSDRDQQ
