《数字电子技术基础全套课件-5》由会员分享，可在线阅读，更多相关《数字电子技术基础全套课件-5（72页珍藏版）》请在金锄头文库上搜索。
1、-触 发 器第 五 章5.1 概述5.2 触发器的电路结构与动作特点5.3 触发器逻辑功能及其描述方法一.重点掌握的内容：1.触发器的特点，现态和次态的概念触发器逻辑功能的表示方法。2.触发器四种结构形式及其动作特点。3.触发器在逻辑功能上的四种主要类型，及其各自的功能特点和逻辑功能表示形式。二.一般掌握的内容：1.触发器的电路结构形式和逻辑功能的关系2.常用集成电路触发器逻辑符号、功能特点以及异步置位、复位端的作用。5.1 概述一、触发器.概念：能够存储位二值信号的基本单元电路。.特点：（）有两个稳定的状态：和。（）在适当输入信号作用下，可从一种状态翻转到另一种状态； 在输入信号取消后，能将
2、获得的新状态保存下来。二、触发器的现态和次态现态：次态：*三、触发器逻辑功能描述方法功能表（特性表）、特性方程、状态图、波形图按结构可分为SR锁存器边沿触发触发器电平触发的触发器脉冲触发的触发器四、触发器分类按逻辑功能可分为SR触发器 JK触发器 D触发器 T和T触发器 5.2 触发器的电路结构与动作特点一、SR锁存器1.或非门构成RD Reset直接复位端(置0端）SD Set直接置位端(置1端）（基本RS触发器）或非门组成的基本RS触发器的特性表0000111100或非门组成的基本RS触发器的特性表01001或非门组成的基本RS触发器的特性表10001或非门组成的基本RS触发器的特性表11
3、000000当SD、RD同时撤去时，输出端Q和Q状态不定。?设计电路时此种情况应避免特性方程： 已知或非门构成的基本RS触发器输入波形，试画出输出Q和Q的波形。2.与非门构成与非门组成的基本RS触发器的特性表1100111010与非门组成的基本RS触发器的特性表011100与非门组成的基本RS触发器的特性表101100与非门组成的基本RS触发器的特性表00111111?当SD、RD同时撤去时，输出端Q和Q状态不定。设计电路时此种情况应避免特性方程：基本RS触发器动作特点: 输入信号在全部作用时间内都直接改变输出端Q和Q的状态。例5.2.10011100111010110100111010110
4、0011二、电平触发的触发器1.电平触发SR触发器（同步触发器）同步SR触发器的特性表特性方程：带异步置位、复位端的电平触发SR触发器异步置位端（低电平有效）异步复位端（低电平有效）电平触发方式的动作特点: 在 CLK1期间，输入信号的变化都直接改变输出端Q和Q的状态;CLK=0期间输出状态保持不变。例：5.3.1不变不变不变2.D锁存器特性方程： Q*=D例：5.3.2特性方程： Q*=D三、脉冲触发的触发器1.主从SR触发器（主从触发器） （1）接收输入信号过程CLK=1期间：主触发器控制门G7、G8打开，接收输入信号S、R,从触发器控制门G3、G4封锁，其状态保持不变。1011（2）输出
5、信号过程CLK下降沿到来时，主触发器封锁，从触发器按照主触发器的状态改变。0111CLK下降沿到来时有效特性方程例5.4.12.主从JK触发器主从JK触发器没有约束。J=1 K=0时，CLK1期间主触发器置1；CLK下降沿到达时，从触发器置1，Q*=1。101101J=0 K=1时，CLK1期间主触发器置0；CLK下降沿到达时，从触发器置0，Q*=0。0000J=0 K=0时，触发器保持原来状态不变， Q*=Q。11J=1 K=1时，Q=0,G7 输出0，主触发器置1，CLK,Q*=1；Q=1,G8 输出0，主触发器置0，CLK,Q*=0。Q*=QJK触发器的特性表 具有多输入端的主从JK触发
6、器，输入端J1和J2、K1和K2是与的关系。集成主从JK触发器低电平有效低电平有效CP下降沿触发例5.4.2脉冲触发方式的动作特点: （1）触发器翻转分两步动作：第一步，在 CLK1期间主触发器接收输入端信号，被置成相应的状态，从触发器不变；第二步，CLK下降沿到来时从触发器按照主触发器的状态翻转，输出端Q和Q的状态改变发生在CLK下降沿。（2）在CLK=1的全部时间里输入信号都将对主触发器起控制作用。 在Q=0时，J端出现正向干扰，在Q=1时，K端出现正向干扰，触发器的状态只能根据输入端的信号（正向干扰信号）改变一次的现象称为一次变化现象。 一次变化现象降低了主从JK触发器的抗干扰能力。 主
7、从JK触发器在使用时要求J、K信号在CLK上升沿前加入，CLK=1期间保持不变，CLK下降沿时触发器状态发生改变。一次变化现象：例5.4.301第二个CLK1期间，Q=1,J=0,K=1,主触发器被置0；虽然CLK下降沿到达时又回到K=0,但从触发器输出Q*=0.011第三个CLK=1期间，Q=0，J=K=1,主触发器被置1，虽然CLK下降沿到达时又回到J=0,从触发器保持输出Q*=1。四、边沿触发的触发器 1.用两个电平触发D触发器组成的边沿触发器逻辑符号带异步置位 、复位端的CMOS边沿触发D触发器上升沿触发异步置位端（高电平有效）异步复位端（高电平有效）2.维持阻塞边沿触发器多输入端上升
8、沿触发低电平有效3.利用传输延迟时间的边沿触发器下降沿触发特性表边沿触发器动作特点: 触发器的次态仅仅取决于时钟信号的上升沿（下降沿）到达时输入的逻辑状态，而在这以前或以后，输入信号的变化对触发器输出的状态没有影响。 边沿触发器有效地提高了触发器的抗干扰能力，因而也提高了电路的工作可靠性。集成边沿D触发器注意注意：CC4013的异步输入端RD和SD为高电平有效。CP上升沿触发集成边沿JK触发器74LS112为CP下降沿触发。CC4027为CP上升沿触发，且其异步输入端RD和SD为高电平有效。注意例5.5.1已知D和CP的波形，试画出Q的波形。设触发器初始状态为0。课堂练习 题目:时钟CP及输入
9、信号D 的波形如图所示,试画 出各触发器输出端Q的波形,设各输出端Q的 初始状态为0.DQDCPQ1Q2DQDCPCPDQ1DQDCPQ1Q2DQDCPCPDQ25.6 触发器的逻辑功能及其描述方法按逻辑功能可分为SR触发器T和T触发器JK触发器D触发器一、触发器按逻辑功能的分类 SR触发器1. 特性表2.特性方程3.状态转换图01S=1 R=0S=0 R=1S=0 R=S= R=0(约束条件) RS触发器的特性方程为 JK触发器1. 特性表2.特性方程3.状态转换图01J=1 K=J= K=1J=0 K=J= K=0JK触发器的特性方程为 T触发器1. 特性表2.特性方程3.状态转换图01T
10、=1 T=1T=0 T=0当T=1时，称为T触发器。 D触发器1. 特性表2.特性方程3.状态转换图01D=1 D=0D=0 D=1例1：时钟CLK波形如图所示,试画出各触发器输出端Q的波形,设Q的初始状态为0. CLKQ1 Q2例2：时钟CP波形如图所示,试画出各触发器Q端的波形,设各输出端Q的初始状态Q=0 。K=1CPCP CPQ1 Q2 二、不同逻辑功能触发器之间的相互转换 利用已有触发器和待求触发器的特性方程相等的原则，求出转换逻辑，得到被转换触发器的驱动方程。关键：找出被转换触发器的激励条件。转换步骤：（1）写出已有触发器和待求触发器的特性方程。（2）变换待求触发器的特性方程，使之形式与已有触发器的特性方程一致。（3）比较已有和待求触发器的特性方程，根据两个方程相等的原则求出转换逻辑。（4）根据转换逻辑画出逻辑电路图。JK触发器RS触发器RS触发器特性方程变换RS触发器的特性方程，使之形式与JK触发器的特性方程一致：比较，得：电路图T触发器特性方程：与JK触发器的特性方程比较，得：电路图JK触发器T触发器D触发器T触发器D触发器T触发器三、触发器电路结构和逻辑功能的关系 同一种逻辑功能的触发器可以用不同的电路结构实现。反过来，用同一种电路结构形式可以作成不同逻辑功能的触发器。电路的结构形式决定了其触发方式。
