《第4讲数字系统的描述》由会员分享，可在线阅读，更多相关《第4讲数字系统的描述（24页珍藏版）》请在金锄头文库上搜索。
1、第四讲第四讲 数字系统的描述方法数字系统的描述方法 提纲提纲l系统的层次结构l对系统描述的要求l基本语言单元的特征l数字系统的特性：时序l数字系统的特性：信号值l数字系统的描述（建模）lVHDL程序的执行模式l数字系统的仿真l数字系统的综合l总结系统的层次结构系统的层次结构对系统描述的要求对系统描述的要求l系统的定义（From Websters Dictionary）： System: “An assemblage of objects united by some form of regular interaction or dependence”l数字系统有哪些方面需要我们描述接口功能：行
2、为与结构基本语言单元的特征基本语言单元的特征l描述应支持不同层次的抽象级别语言中的基本描述单元必须通用于系统结构中的不同层次l基本描述单元应该支持被描述硬件的精确模拟和仿真基本描述单元应在描述功能属性的同时，还应描述时序属性l针对物理实现（ASIC，FPGA），基本描述单元应能支持生成对应的硬件部分VLSI部件和基本描述单元存在对应关系基本语言单元的特征基本语言单元的特征l硬件描述应支持设计重用（design re-use）和设计的可移植针对不同的芯片工艺进行移植针对不同的价格和性能要求进行移植l数字系统的特性是我们选择基本描述单元的主要依据语言结构应该反映数字系统的特性的关键属性数字系统的特
3、性：时序数字系统的特性：时序l数字系统的本质是关于信号和信号取值l信号值在特定的时间点上发生变化，对应的语言描述中是事件（event)，延迟（delay）, 并发（concurrency）l特定信号上发生的事件（event)按时间顺序排列起来就形成了波形数字系统的特性：时序数字系统的特性：时序数字系统的特性：时序数字系统的特性：时序l时序（timing）：在一个特定的时间点上计算事件是否发生。l不同信号上的事件发生是相互关联的，典型的例子是时序电路中的clock信号和其他信号的关系l时序（timing） 是同步电路和异步电路共有的属性数字系统的特性：时序数字系统的特性：时序数字系统的特性：时序
4、数字系统的特性：时序数字系统的特性：信号值数字系统的特性：信号值lVHDL中采用逻辑值来表示信号的状态数字系统的特性：信号值数字系统的特性：信号值l多驱动源的共享信号取值l共享信号的值是如何确定的？通过仲裁协议确定通过“线或”逻辑确定数字系统的描述（建模）数字系统的描述（建模）l我们描述了下列关键属性，这些属性通用于数字系统不同抽象层次事件（event），传输延迟（delay），并发（concurrency）波形（waveform）和时序（timing）信号值（signal values）共享信号l硬件描述语言必须提供相关的架构来自然地描述一个硬件设计的上述属性模拟器通过硬件描述来仿真实际的物
5、理系统综合器通过硬件描述来生成可以生产的硬件定义VHDL程序的执行模式程序的执行模式VHDL程序具有下列两种执行模式l仿真（Simulation）模式离散事件仿真对离散事件的计算原理的理解是调试VHDL程序的关键l综合（Synthesis）模式硬件实现最终的电路由NAND，NOR等基本逻辑单元组成VHDL程序的执行模式程序的执行模式l仿真和综合是两个互补的过程数字系统的仿真数字系统的仿真l如前所述，数字系统是通过信号值的变化，即事件（event）的产生来描述的。l离散事件仿真的实质就是对事件的产生和排序进行管理对事件处理进行正确的排序对事件所引起的计算操作进行正确的排序数字系统的仿真数字系统的
6、仿真数字系统的仿真数字系统的仿真数字系统的仿真数字系统的仿真l对仿真时间管理的依据是事件的排序l仿真时间管理的两步模型：根据输入信号上的事件，计算当前时间步受到影响的全部模块的值；对未来将要发生的事件进行整理和排序，将计算时间推进到下一时间步。数字系统的仿真数字系统的仿真数字系统的仿真数字系统的仿真lVHDL程序描述了数字系统中信号事件的产生和事件之间的相互关系l离散事件仿真器对事件序列的排序和事件步的推进进行管理l仿真的精确性和仿真所花费的时间之间的关系是：更深入的细节更多的事件更好的仿真的精确性减少细节事件的数量减少更快的仿真速度数字系统的综合数字系统的综合总结总结lVHDL是用来描述数字系统的，因此VHDL的语言结构是针对数字系统的一些关键属性的描述来设计的，这些属性包括：事件（events），延迟（delays）,并发性（concurrency）时序（timing），波形（waveforms）信号值和信号的多驱动问题 VHDL程序本身对应了一个离散事件仿真模型该模型描述了信号上的事件发生该模型包含了事件和计算时间步的管理机制设计者只需要专注于VHDL描述的准确性
