《第8章数字示波器2》由会员分享，可在线阅读，更多相关《第8章数字示波器2（37页珍藏版）》请在金锄头文库上搜索。
1、8.3 数字存储示波器的设计数字存储示波器的设计8.3.1 简易数字存储示波器的设计简易数字存储示波器的设计（本例选自（本例选自20072007年全国大学生电子设计竞赛试题年全国大学生电子设计竞赛试题-C-C题）题）一、任务一、任务：设计并制作一台具有实时采样方式和等效采样方式的数字示波器，结构图如下： 二、设计要求二、设计要求1基本要求基本要求（1）被测周期信号的频率范围为10Hz10MHz，仪器输入阻抗为1M，显示屏的刻度为8 div10div，垂直分辨率为8bits，水平显示分辨率20点/ div。（2）垂直灵敏度要求含1V/div、0.1V/div两档。电压测量误差5%。（3）实时采样
2、速率1MSa/s，等效采样速率200MSa/s；扫描速度要求含20ms/div、2s /div、100 ns/div三档，波形周期测量误差5%。（4）仪器的触发电路采用内触发方式，要求上升沿触发，触发电平可调。（5）被测信号的显示波形应无明显失真。2发挥部分发挥部分（1）提高仪器垂直灵敏度，要求增加2mV/div档，其电压测量误差5%，输入短路时的输出噪声峰-峰值小于2mV。（2）增加存储/调出功能，即按动一次“存储”键，仪器即可存储当前波形，并能在需要时调出存储的波形予以显示。（3）增加单次触发功能，即按动一次“单次触发”键，仪器能对满足触发条件的信号进行一次采集与存储（被测信号的频率范围限
3、定为10Hz50kHz）。（4）能提供频率为100kHz的方波校准信号，要求幅度值为0.3V5%（负载电阻1 M时），频率误差5%。（5）其他。 三、设计说明三、设计说明1A/D转换器最高采样速率限定为1MSa/s，并要求设计独立的取样保持电路。为了方便检测，要求在A/D转换器和取样保持电路之间设置测试端子TP。2显示部分可采用通用示波器，也可采用液晶显示器。3等效采样的概念可参考蒋焕文等编著的电子测量一书中取样示波器的内容，或陈尚松等编著的电子测量与仪器等相关资料。4设计报告正文中应包括系统总体框图、核心电路原理图、主要流程图、主要的测试结果。完整的电路原理图、重要的源程序和完整的测试结果可
4、用附件给出。8.3.2 8.3.2 简易数字存储示波器的设计方案简易数字存储示波器的设计方案一、整体方案设计论证与选取一、整体方案设计论证与选取 本设计题目的特点：本设计题目的特点： 一是采样频率高 (等效采样频率200MHz，实时采样频率1MHz)一般单片机难以胜任控制数据读写等工作； 二是控制信号多，控制逻辑复杂。 三是被测信号频率范围大（ 10Hz10MHz ） 四是设计时间短（4天） 方案一方案一采用采用单片机单片机+ +可编程逻辑器件可编程逻辑器件+A/D+RAM+LCD+A/D+RAM+LCD 方案二方案二 采用采用 单片机单片机+A/D+RAM+LCD+A/D+RAM+LCD二、
5、理论分析与计算理论分析与计算 1 取样原理取样原理实时采样：实时采样：采样点都是按照一个固定的次序来采集的。采样点都是按照一个固定的次序来采集的。这个波形采样的次序和采样点在示波器屏幕上出现的次这个波形采样的次序和采样点在示波器屏幕上出现的次序是相同的。只要一个触发事件就可以启动全部的采集序是相同的。只要一个触发事件就可以启动全部的采集动作。实时采样如图动作。实时采样如图3 3所示。（本设计中采样频率所示。（本设计中采样频率1KHz1KHz 时）时）等效取样在观测在观测周期信号周期信号时，数字示波器可从若干连续的时，数字示波器可从若干连续的信号周期中采集数据，用采集到的多组采样点来信号周期中采
6、集数据，用采集到的多组采样点来恢复波形恢复波形 。这种方法是每一次触发后，较上一。这种方法是每一次触发后，较上一次采样延时一个很小的时间次采样延时一个很小的时间t t并启动一次采样并启动一次采样得到一个采样值，这个值对应信号一个周期内的得到一个采样值，这个值对应信号一个周期内的某一点的幅度值，进行多次采样，在每次信号触某一点的幅度值，进行多次采样，在每次信号触发之后，利用相位延时不断累计变化的采集时钟发之后，利用相位延时不断累计变化的采集时钟进行采集，然后将多次采集数据按一定时序关系进行采集，然后将多次采集数据按一定时序关系重新排列，得到等效采样的效果。重新排列，得到等效采样的效果。 （本设计
7、中（本设计中采样频率采样频率1KHz 1KHz 时必须采用时必须采用等效采样等效采样） 2 扫描速度和采样频率的关系扫描速度和采样频率的关系 假设扫描速度为假设扫描速度为 t t（ s sdivdiv），），每格点数为每格点数为 n n采样频率为采样频率为fsfs则：则：1/fs=t1/fs=tn n，当，当 n=20n=20时，时，针对不同的扫描速度可得到针对不同的扫描速度可得到不同的采样频率不同的采样频率( (见表见表) ) 对于扫描速度为对于扫描速度为20 ms20 msdivdiv时对应的时对应的fsfs=1KHz=1KHz可用可用实时采样实时采样。当扫描速度小于等于当扫描速度小于等于
8、2us2usdivdiv时对应的时对应的fs10Mfs10M故需用故需用等效采等效采样。样。 tfs20 ms1KHz2us10MHz100ns200MHz表表 一一3 垂直灵敏度与前端放大倍数的关系 根据垂直灵敏度要求根据垂直灵敏度要求1V/div1V/div、0.1V/div 0.1V/div 、2mV/div2mV/div三三档。档。需要设计一个增益为需要设计一个增益为1x1x、10x10x、500x500x的程控增益放大器。的程控增益放大器。示波器垂直方向共示波器垂直方向共8 8个，若要求垂直灵敏度最大为个，若要求垂直灵敏度最大为 1V1Vdivdiv，故显示信号的幅度在，故显示信号的
9、幅度在-4V -4V +4V+4V之间。我们选用的之间。我们选用的A AD D 输入电压为输入电压为0 02V2V，这可以通过电平变换用电压幅，这可以通过电平变换用电压幅值在值在-2v -2v +2v+2v之间的信号得到。为了使输入信号幅度之间的信号得到。为了使输入信号幅度也在也在 -4v-4v+4V+4V之间，之间，x x应为应为0.50.5，即程控增益放大器的，即程控增益放大器的三挡增益分别为三挡增益分别为0.50.5、5 5、250250。当输入信号当输入信号|Vmax|8mV|Vmax|8mV时，放大增益为时，放大增益为250250；当输入信号当输入信号8mV|Vmax|0.4V8mV
10、|Vmax|0.4V时，放大增益为时，放大增益为5 5；当输入信号当输入信号0.4V|Vmax|4V0.4V|Vmax|4V时，放大增益为时，放大增益为0.50.5。 8.3.3 8.3.3 硬件电路设计硬件电路设计 一、硬件系统基本组成一、硬件系统基本组成 根据题目要求和方案论证，选取第二种方根据题目要求和方案论证，选取第二种方案。本系统采用案。本系统采用C8051F120C8051F120单片机作为控制单片机作为控制核心。选取核心。选取高速信号调理电路、采样保持、高速信号调理电路、采样保持、自动触发电路、自动触发电路、A/DA/D转换器、自动测频、键转换器、自动测频、键盘、液晶显示器盘、液
11、晶显示器等组成。整个系统结构合理等组成。整个系统结构合理符合各项基本功能指标要求。系统的总体框符合各项基本功能指标要求。系统的总体框图如图图如图5 5所示所示微处理器微处理器C8051F120介绍介绍模拟外设：模拟外设：1010或1212位SAR ADCSAR ADC，8 8个外部输入；可编程为单个外部输入；可编程为单端输入或差分输入，可编程放大器增益：端输入或差分输入，可编程放大器增益：1616、8 8、4 4、2 2、1 1、0.50.5，内置温度传感器，内置温度传感器8 8位位SAR ADCSAR ADC：可编程转换速率，最大可编程转换速率，最大500k500k；8 8个外部输入个外部输
12、入（单端或差分），可编程增益：（单端或差分），可编程增益：4 4、2 2、1 1、0.50.5两个两个12 12 位位DACDAC（仅（仅F12xF12x）：可用定时器触发同步输出，用：可用定时器触发同步输出，用于产生无抖动波形，两个模拟比较器，电压基准于产生无抖动波形，两个模拟比较器，电压基准VDD VDD 监视器和欠压检测器监视器和欠压检测器片内片内JTAG JTAG 调试和边界扫描调试和边界扫描：片内调试电路提供全速、非片内调试电路提供全速、非侵入式的系统调试，侵入式的系统调试， 支持断点、单步、观察点、堆栈监支持断点、单步、观察点、堆栈监视器；可以观察视器；可以观察/ /修改存储器和寄
13、存器修改存储器和寄存器100 100 脚脚TQFP TQFP 和和64 64 脚脚TQFP TQFP 封装封装温度范围：温度范围：-40C - +85C-40C - +85C高速高速80518051微控制器内核：微控制器内核：流水线指令结构；流水线指令结构；70%70%的指令的的指令的执行时间为一个或两个系统时钟周期，执行时间为一个或两个系统时钟周期， 使用内部集成使用内部集成PLL PLL 时速度可达时速度可达100 100 或或50MIPS50MIPS， 2 2 周期周期16x16 MAC 16x16 MAC 引擎引擎存储器：存储器： 8448 8448 字节内部数据字节内部数据RAMRA
14、M（8K + 2568K + 256），），128KB 128KB 或或64KB 64KB 分区分区FLASHFLASH；外部；外部64KB 64KB 数据存储器接口数据存储器接口数字外设：数字外设： 8 8 个个8 8 位位I/OI/O； 耐耐5V5V可同时使用的硬件两个可同时使用的硬件两个UART UART 串行端口串行端口可编程计数器可编程计数器/ /定时器定时器，有，有6 6 个捕捉个捕捉/ /比较模块，比较模块，5 5 个通用个通用16 16 位计数器位计数器/ /定时器，定时器，专用的看门狗定时器；双向复位专用的看门狗定时器；双向复位 时钟源：内部时钟源：内部24.5MHz24.5
15、MHz，可灵活配置的，可灵活配置的PLLPLL，外部振荡器，外部振荡器 供电电压供电电压：2.7-3.6V(50MIPS) 3.0-3.6V(100MIPS)2.7-3.6V(50MIPS) 3.0-3.6V(100MIPS)，节，节电休眠和停机方式电休眠和停机方式二、信号调理电路的设计与实现二、信号调理电路的设计与实现 信号调理部分的功能是将各种幅值的被测信号按照确定信号调理部分的功能是将各种幅值的被测信号按照确定比例，转换到比例，转换到A/DA/D（AD7821AD7821）可处理的电压之内）可处理的电压之内. .主要有主要有阻阻抗匹配、抗匹配、程控放大、电平变换、测频触发及采样保持电路程
16、控放大、电平变换、测频触发及采样保持电路等组成。等组成。 1.1.阻抗匹配电路阻抗匹配电路 将被测电压信号经过一个将被测电压信号经过一个AD8032AD8032组成的电压跟随器，使组成的电压跟随器，使系统的输入阻抗得以大幅度的提高，可达到题目输入阻抗系统的输入阻抗得以大幅度的提高，可达到题目输入阻抗达到达到1M1M的要求，如图的要求，如图7 7所示。所示。 2 . 程控放大电路程控放大电路此处要求程控放大器有此处要求程控放大器有3 3种增益（种增益（0.50.5、5 5、250250）。用）。用电阻网络电阻网络+ +模拟开关模拟开关+ +运放运放即可实现。下面给出两种设计方案。即可实现。下面给
17、出两种设计方案。 方案一方案一 ： 先衰减到先衰减到1 12 2然后通过程控增益放大器分别放大然后通过程控增益放大器分别放大1 1、1010、500500。如图。如图 8a 8a 所示。所示。 方案二方案二 ：先分别程控衰减到先分别程控衰减到 1 1、1 15050、1 1500500，然后通过，然后通过固定增益为固定增益为 250250的同相放大器。如图的同相放大器。如图8b 8b 所示。所示。 3. 电平变换电路及测频电路电平变换电路及测频电路AD7821AD7821的输入电压的输入电压0 02V2V（参考基准为（参考基准为2V2V），为了使），为了使之适应双极性信号，在之适应双极性信号，
18、在A/DA/D前加入电平变换电路，将前加入电平变换电路，将-2V-2V+2V+2V信号变换到信号变换到0 02V2V。频率测量选用高速电压。频率测量选用高速电压比较器比较器LM306(LM306(响应时间响应时间28ns)28ns)，被测量信号经比较器，被测量信号经比较器后，产生方波，经后，产生方波，经74F1474F14整形后送整形后送CPUCPU测量。如图测量。如图9 9 所示。所示。 4. 触发电路触发电路触发电路采用触发电路采用C8051F120C8051F120内部的高速比较器，信号自同相端输内部的高速比较器，信号自同相端输入入( (保证上升沿触发保证上升沿触发) )，当输入信号电平
19、高于参考电平时产生，当输入信号电平高于参考电平时产生脉冲，脉冲，C8051F120C8051F120内部通过检测其输出脉冲决定是否触发。比内部通过检测其输出脉冲决定是否触发。比较器参考电平即为触发电平，可通过内部可编程较器参考电平即为触发电平，可通过内部可编程DAC0DAC0输出。输出。这样便实现了内触发、上升沿触发且触发电平可调的要求。这样便实现了内触发、上升沿触发且触发电平可调的要求。5. 采样保持电路采样保持电路 如图如图1111所示为所示为AD585AD585采样保持电路。采样保持电路。AD585AD585具有快速的采样时具有快速的采样时间，因此可应用于完成高频信号和高通过率的高速间，
20、因此可应用于完成高频信号和高通过率的高速A AD D变换。变换。0 02V2V模拟信号由模拟信号由AD585AD585的的2 2脚输入，采样保持后由脚输入，采样保持后由8 8脚输出，脚输出，采样保持状态由采样保持状态由C8051F120C8051F120的的P71P71口输出控制信号到口输出控制信号到AD585AD585的的/HOLD/HOLD端完成。当端完成。当HOLD=1HOLD=1时，电路处于采样状态；当时，电路处于采样状态；当HOLD=0HOLD=0时，时，电路处于保持状态。电路处于保持状态。 三、三、 A/D转换电路转换电路 AD7821AD7821特点特点: :最大转换时间最大转换
21、时间: : 660 ns 660 ns采样保持速度采样保持速度100kHz; 100kHz; 采样速度采样速度1MHz1MHz输入信号输入信号允许双极允许双极/ /单极单极; ; 内部时钟内部时钟; 20 ; 20 DlPDlP AD7821AD7821管脚说明管脚说明AD7821与与CPU的接口电路的接口电路四四 测频电路设计测频电路设计微处理器根据输入信号高低频率自动选择微处理器根据输入信号高低频率自动选择测频、侧周测量电路。测频、侧周测量电路。(本设计本设计fx=10KHz)1 1 测频计数电路测频计数电路2 2 多周期同步测周电路多周期同步测周电路五五 LCD显示器接口设计显示器接口设
22、计YD-611YD-611彩色液晶显示器的性能特点如下：彩色液晶显示器的性能特点如下：显示点阵数显示点阵数320W240H320W240H内含内含GB2312GB2312一级简体汉字库，二级汉字库可选一级简体汉字库，二级汉字库可选内含高速内含高速MCUMCU及显示驱动逻辑电路及显示驱动逻辑电路显示器提供忙信号输出，以便能够即时检测模显示器提供忙信号输出，以便能够即时检测模块状态块状态同时提供同时提供RS-232CRS-232C标准串行通信接口及打印机并标准串行通信接口及打印机并行接口两种通信方式行接口两种通信方式命令式操作，可同时显示彩色中西文、表格、命令式操作，可同时显示彩色中西文、表格、直
23、方图、自由曲线直方图、自由曲线六六 校准方波电路设计校准方波电路设计微处理器微处理器C8051F120内部内部可编程计数器阵列（可编程计数器阵列（PCA0PCA0）包含一个专）包含一个专用的用的1616位计数器位计数器/ /定时器和定时器和6 6个个1616位捕捉位捕捉/ /比较模块。每个捕捉比较模块。每个捕捉/ /比比较模块有其自己的较模块有其自己的I/OI/O线（线（CEXnCEXn）。每个捕捉）。每个捕捉/ /比较模块可以被编比较模块可以被编程为独立工作在下面的程为独立工作在下面的6 6种工作方式之一：边沿触发捕捉、软件定种工作方式之一：边沿触发捕捉、软件定时器、高速输出、频率输出、时器
24、、高速输出、频率输出、8 8位位PWMPWM或或1616位位PWMPWM。8.3.4 8.3.4 系统软件设计系统软件设计本系统的软件采用结构化设计方法，主要本系统的软件采用结构化设计方法，主要有键盘有键盘/ /显示器管理模块、数据采集及处理、显示器管理模块、数据采集及处理、频率计算及等效采样处理、曲线绘制等组频率计算及等效采样处理、曲线绘制等组成。其框图如图成。其框图如图2020所示。所示。总总 结结一、数字示波器整体方案设计论证与选取一、数字示波器整体方案设计论证与选取二、理论分析与计算理论分析与计算三、硬件电路设计三、硬件电路设计 四、系统软件设计系统软件设计课课 后后 作作 业业P265页：页：8.4；8.5；8.7
