《清华大学数字逻辑课件第3章4》由会员分享，可在线阅读，更多相关《清华大学数字逻辑课件第3章4（65页珍藏版）》请在金锄头文库上搜索。
1、3.同步时序电路的设计同步时序电路的设计n n设计：文字描述设计：文字描述设计：文字描述设计：文字描述 状态图状态图状态图状态图( (状态表状态表状态表状态表) ) 逻辑图逻辑图逻辑图逻辑图n n同步计数器的设计步骤同步计数器的设计步骤同步计数器的设计步骤同步计数器的设计步骤 ( (典型的同步时序电路典型的同步时序电路典型的同步时序电路典型的同步时序电路) ) 写出计数器状态图或状态表写出计数器状态图或状态表写出计数器状态图或状态表写出计数器状态图或状态表 选定触发器，求控制函数选定触发器，求控制函数选定触发器，求控制函数选定触发器，求控制函数( (用卡诺图、激励表用卡诺图、激励表用卡诺图、激
2、励表用卡诺图、激励表) ) 判断能否自启动，修改设计判断能否自启动，修改设计判断能否自启动，修改设计判断能否自启动，修改设计 画逻辑图画逻辑图画逻辑图画逻辑图n n同步时序电路的设计步骤同步时序电路的设计步骤同步时序电路的设计步骤同步时序电路的设计步骤 ( (自学解决自学解决自学解决自学解决) ) 形成原始状态图和状态表形成原始状态图和状态表形成原始状态图和状态表形成原始状态图和状态表 状态化简与状态分配状态化简与状态分配状态化简与状态分配状态化简与状态分配 求控制函数和输出函数求控制函数和输出函数求控制函数和输出函数求控制函数和输出函数 画逻辑图画逻辑图画逻辑图画逻辑图( (由特殊由特殊由特
3、殊由特殊( (计数器计数器计数器计数器) ) 到一般的学习方法到一般的学习方法到一般的学习方法到一般的学习方法) )同步二进制计数器的设计同步二进制计数器的设计计数器的设计考虑计数器的设计考虑计数器的设计考虑计数器的设计考虑n n快速进位逻辑快速进位逻辑快速进位逻辑快速进位逻辑n nLoadLoad（并行预置数功能）（并行预置数功能）（并行预置数功能）（并行预置数功能）n n扩展（组成多位计数器时扩展（组成多位计数器时扩展（组成多位计数器时扩展（组成多位计数器时, ,低位计满高位才计数）低位计满高位才计数）低位计满高位才计数）低位计满高位才计数）n n清零方式（同步？清零方式（同步？清零方式（
4、同步？清零方式（同步？/ /异步？）异步？）异步？）异步？）核心问题是进位逻辑的设计，再扩充其它功能。核心问题是进位逻辑的设计，再扩充其它功能。核心问题是进位逻辑的设计，再扩充其它功能。核心问题是进位逻辑的设计，再扩充其它功能。例题：分别用例题：分别用例题：分别用例题：分别用J-KJ-K和和和和DD触发器实现触发器实现触发器实现触发器实现4 4位二进制计数器位二进制计数器位二进制计数器位二进制计数器. .第一步第一步第一步第一步: :写状态表写状态表写状态表写状态表, 4, 4位二进制共有位二进制共有位二进制共有位二进制共有1616个状态个状态个状态个状态( (见下表见下表见下表见下表) )第
5、二步第二步第二步第二步: :选触发器，求控制函数表达式选触发器，求控制函数表达式选触发器，求控制函数表达式选触发器，求控制函数表达式 1 1 直接从状态表上观察分析得到控制函数表达式直接从状态表上观察分析得到控制函数表达式直接从状态表上观察分析得到控制函数表达式直接从状态表上观察分析得到控制函数表达式 2 2 用激励表、卡诺图化简得到控制函数用激励表、卡诺图化简得到控制函数用激励表、卡诺图化简得到控制函数用激励表、卡诺图化简得到控制函数表达式表达式表达式表达式第三步：画逻辑图第三步：画逻辑图第三步：画逻辑图第三步：画逻辑图NNQQ3 3 QQ2 2QQ1 1QQ0 00 00 00 00 00
6、 01 10 00 00 01 12 20 00 01 10 03 30 00 01 11 14 40 01 10 00 05 50 01 10 01 16 60 01 11 10 07 70 01 11 11 18 81 10 00 00 09 91 10 00 01 110101 10 01 10 011111 10 01 11 112121 11 10 00 013131 11 10 01 114141 11 11 10 015151 11 11 11 1QQ3 3 QQ2 2QQ1 1QQ0 00 00 00 01 10 00 01 10 00 00 01 11 10 01 10 00
7、 00 01 10 01 10 01 11 10 00 01 11 11 11 10 00 00 01 10 00 01 11 10 01 10 01 10 01 11 11 11 10 00 01 11 10 01 11 11 11 10 01 11 11 11 10 00 00 00 04位二进制计数器的状态转换表位二进制计数器的状态转换表由于计数器的状态转由于计数器的状态转由于计数器的状态转由于计数器的状态转换是有规律的，只写换是有规律的，只写换是有规律的，只写换是有规律的，只写出左侧一组计数状态出左侧一组计数状态出左侧一组计数状态出左侧一组计数状态的顺序就可以。的顺序就可以。的顺序就可
8、以。的顺序就可以。为简单起见，用为简单起见，用为简单起见，用为简单起见，用QQ3 3 QQ2 2 QQ1 1 QQ0 0 表示现态表示现态表示现态表示现态QQ3n 3n QQ2 n2 nQQ1n 1n QQ0n0n，用用用用QQ3 3 QQ2 2 QQ1 1 QQ0 0表示表示表示表示次态次态次态次态QQ3n3n1 1QQ2n2n1 1QQ1n1n1 1 QQ0n0n1 1NNQQ3 3 QQ2 2QQ1 1QQ0 00 00 00 00 00 01 10 00 00 01 12 20 00 01 10 03 30 00 01 11 14 40 01 10 00 05 50 01 10 01
9、16 60 01 11 10 07 70 01 11 11 18 81 10 00 00 09 91 10 00 01 110101 10 01 10 011111 10 01 11 112121 11 10 00 013131 11 10 01 114141 11 11 10 015151 11 11 11 1观察分析求观察分析求J-K触发器的触发器的表达式表达式 J J0 0KK0 01 1； J J1 1KK1 1QQ0 0； J J2 2KK2 2QQ1 1QQ0 0； J J3 3KK3 3QQ2 2QQ1 1QQ0 0因为因为JK触发器有计数、保持、置触发器有计数、保持、置1、置置
10、0四个功能，从状态表上找规律，四个功能，从状态表上找规律，利用利用JK的计数功能以简化设计。的计数功能以简化设计。QQ0 0计数的条件计数的条件计数的条件计数的条件, ,每次都计数每次都计数每次都计数每次都计数, ,JKJK1 1QQ1 1计数的条件计数的条件计数的条件计数的条件, , QQ0 01 1； QQ2 2计数的条件计数的条件计数的条件计数的条件, , QQ1 1 QQ0 0 1 1； QQ3 3计数的条件计数的条件计数的条件计数的条件, , QQ2 2 QQ1 1 QQ0 0 1 1 ； NNQQ3 3 QQ2 2QQ1 1QQ0 00 00 00 00 00 01 10 00 0
11、0 01 12 20 00 01 10 03 30 00 01 11 14 40 01 10 00 05 50 01 10 01 16 60 01 11 10 07 70 01 11 11 18 81 10 00 00 09 91 10 00 01 110101 10 01 10 011111 10 01 11 112121 11 10 00 013131 11 10 01 114141 11 11 10 015151 11 11 11 1DD触发器的功能与触发器的功能与触发器的功能与触发器的功能与J-KJ-K不同，不同，不同，不同，DD没有计没有计没有计没有计数功能，因此不能象数功能，因此不
12、能象数功能，因此不能象数功能，因此不能象J-KJ-K一样去找状态一样去找状态一样去找状态一样去找状态变化的条件。变化的条件。变化的条件。变化的条件。DD的状态方程：的状态方程：的状态方程：的状态方程： QQn+1n+1DD应该寻找使应该寻找使应该寻找使应该寻找使QQn+1n+1置置置置1 1的逻辑条件的逻辑条件的逻辑条件的逻辑条件. .Q0置置1的条件是的条件是Q01；Q1置置1的条件是的条件是:Q0 Q110或或01Q2置置1的条件是：的条件是： Q21，且，且Q1 Q011 Q20，且，且Q1 Q011Q2 Q2 Q1 Q0 + Q2 Q1 Q0 Q2 + (Q1 Q0)Q3 Q3+ (Q
13、2Q1 Q0)观察分析求观察分析求D触发器的触发器的表达式表达式用状态表和卡诺图化简用状态表和卡诺图化简求求D触发器触发器表达式表达式4 4位二进制计数器的状态表，位二进制计数器的状态表，位二进制计数器的状态表，位二进制计数器的状态表，表示由现态表示由现态表示由现态表示由现态QQ3 3QQ2 2 QQ1 1QQ0 0转换为转换为转换为转换为QQ3 3QQ2 2 QQ1 1QQ0 0 ；4 4个变量的卡诺个变量的卡诺个变量的卡诺个变量的卡诺图在一起看不清楚，因此分解图在一起看不清楚，因此分解图在一起看不清楚，因此分解图在一起看不清楚，因此分解为为为为4 4个独立的卡诺图个独立的卡诺图个独立的卡诺
14、图个独立的卡诺图, ,便于化便于化便于化便于化简简简简. .00010001001000100100010000110011010101010110011010001000011101111101110111101110000000001111111110011001101010101100110010111011Q Q3 3Q Q2 2000001011111101000 01 11 1000 01 11 10QQ3 3QQ2 2 QQ1 1QQ0 0Q Q1 1Q Q0 00 01 10 01 10 01 10 01 10 01 10 01 10 01 10 01 1QQ1 1QQ0 0Q
15、Q3 3QQ2 2000001011111101000 01 11 1000 01 11 10QQ1 1 (D(D1 1) )1 10 00 01 11 10 00 01 11 10 00 01 11 10 00 01 1QQ1 1QQ0 0QQ3 3QQ2 2000001011111101000 01 11 1000 01 11 10QQ0 0(D(D0 0) )0 00 00 00 00 00 01 10 01 11 10 01 11 11 11 11 1QQ1 1QQ0 0QQ3 3QQ2 2000001011111101000 01 11 1000 01 11 10QQ3 3 (D(D
16、3 3) )0 00 01 10 01 11 10 01 11 11 10 01 10 00 01 10 0QQ1 1QQ0 0QQ3 3QQ2 2000001011111101000 01 11 1000 01 11 10QQ2 2 (D(D2 2) )00010001001000100100010000110011010101010110011010001000011101111101110111101110000000001111111110011001101010101100110010111011Q Q1 1Q Q0 0Q Q3 3Q Q2 2000001011111101000 0
17、1 11 1000 01 11 10QQ3 3QQ2 2 QQ1 1QQ0 0 (D(D3 3DD2 2 DD1 1DD0 0) )熟练以后也可以不用分解到熟练以后也可以不用分解到熟练以后也可以不用分解到熟练以后也可以不用分解到4 4个独立的卡诺图，直接在个独立的卡诺图，直接在个独立的卡诺图，直接在个独立的卡诺图，直接在4 4变量卡诺图上化简。变量卡诺图上化简。变量卡诺图上化简。变量卡诺图上化简。用状态表和卡诺图化简用状态表和卡诺图化简求求D触发器触发器表达式表达式经卡诺图化简，整理后的经卡诺图化简，整理后的经卡诺图化简，整理后的经卡诺图化简，整理后的表达式如下：表达式如下：表达式如下：表达式
18、如下：1 10 00 01 11 10 00 01 11 10 00 01 11 10 00 01 1QQ1 1QQ0 0QQ3 3QQ2 2000001011111101000 01 11 1000 01 11 10 Q Q0 0x xx x1 10 00 0 00 0 00 1 10 1 11 0 x1 0 x1 1 x1 1 xK KQ Qn n Q Qn+1n+1 J J J-KJ-K触发器激励表触发器激励表触发器激励表触发器激励表1x1xx1x1x1x11x1x1x1xx1x1x1x11x1x1x1xx1x1x1x11x1x1x1xx1x1x1x11x1xQQ1 1QQ0 0QQ3
19、3QQ2 2000001011111101000 01 11 1000 01 11 10J J0 0KK 0 0 置置置置0 0置置置置1 1用状态表和卡诺图化简用状态表和卡诺图化简求求JK触发器触发器表达式表达式求求求求JKJK触发器的表达式触发器的表达式触发器的表达式触发器的表达式, ,要从激励表入手要从激励表入手要从激励表入手要从激励表入手. .因因因因为激励表反映了由现态为激励表反映了由现态为激励表反映了由现态为激励表反映了由现态QQn n变化到次态变化到次态变化到次态变化到次态QQn n1 1时时时时J-KJ-K输入端对应的取值。输入端对应的取值。输入端对应的取值。输入端对应的取值。
20、x x表示取值任意，表示取值任意，表示取值任意，表示取值任意，在化简中作为在化简中作为在化简中作为在化简中作为“ “不管项不管项不管项不管项” ”处理。处理。处理。处理。从已经分解的从已经分解的从已经分解的从已经分解的4 4个独立卡诺图开始个独立卡诺图开始个独立卡诺图开始个独立卡诺图开始, ,对每个对每个对每个对每个卡诺图利用激励表画出一个包含卡诺图利用激励表画出一个包含卡诺图利用激励表画出一个包含卡诺图利用激励表画出一个包含JKJK取值的取值的取值的取值的卡诺图卡诺图卡诺图卡诺图. .这是一个这是一个这是一个这是一个2 2变量卡诺图变量卡诺图变量卡诺图变量卡诺图, ,可以分别画可以分别画可以
21、分别画可以分别画出出出出J J和和和和K. K. 实际化简时，总是让实际化简时，总是让实际化简时，总是让实际化简时，总是让J=KJ=K。1 1x xx x1 11 1x xx x1 11 1x xx x1 11 1x xx x1 1QQ1 1QQ0 0QQ3 3QQ2 2000001011111101000 01 11 1000 01 11 10 J J0 0=1=1k k0 0=1 ( =1 ( 略）略）略）略） J J0 0 K K0 00x0x0x0x0x0x0x0x0x0x0x0x1x1x0x0xx0x0x0x0x1x1x0x0x0x0x0x0x0x0x0x0QQ1 1QQ0 0QQ3
22、 3QQ2 2000001011111101000 01 11 1000 01 11 10J J3 3KK 3 3 置置置置0 0置置置置1 1用状态表和卡诺图化简用状态表和卡诺图化简求求JK触发器触发器表达式表达式0 00 00 00 00 00 01 10 0x xx xx xx xx xx xx xx xQQ1 1QQ0 0QQ3 3QQ2 2000001011111101000 01 11 1000 01 11 10J J3 3= Q= Q2 2QQ1 1 QQ0 0 J J3 3 K K3 30 01 10 01 10 01 10 01 10 01 10 01 10 01 10 01
23、 1QQ1 1QQ0 0QQ3 3QQ2 2000001011111101000 01 11 1000 01 11 10QQ1 1 0x0x1x1xx1x1x0x00x0x1x1xx1x1x0x00x0x1x1xx1x1x0x00x0x1x1xx1x1x0x0QQ1 1QQ0 0QQ3 3QQ2 2000001011111101000 01 11 1000 01 11 10J J1 1KK 1 1 置置置置1 1置置置置0 00 01 1x xx x0 01 1x xx x0 01 1x xx x0 01 1x xx xQQ1 1QQ0 0QQ3 3QQ2 200000101111110100
24、0 01 11 1000 01 11 10 J J1 1=Q=Q0 0KK1 1=Q=Q0 0 ( ( 略）略）略）略） J J1 1 K K1 1保持保持保持保持0 0保持保持保持保持1 10 00 00 00 00 00 01 10 01 11 10 01 11 11 11 11 1QQ1 1QQ0 0QQ3 3QQ2 2000001011111101000 01 11 1000 01 11 10QQ3 3 KK3 3= Q= Q2 2QQ1 1 QQ0 0 ( (略略略略) )KK2 2= J= J2 2= Q= Q1 1 QQ0 0 ( (略略略略). ). 结论结论结论结论: :这样
25、得到的表达式与观察分析法相同。这样得到的表达式与观察分析法相同。这样得到的表达式与观察分析法相同。这样得到的表达式与观察分析法相同。D触发器实现的触发器实现的4位二进制计数器进位逻辑位二进制计数器进位逻辑QD CPQD CPQD CPQ D CPCK+QQ0 0QQ1 1QQ2 2QQ3 3上式对在卡诺图化简逻辑函数基础上进行了变形上式对在卡诺图化简逻辑函数基础上进行了变形上式对在卡诺图化简逻辑函数基础上进行了变形上式对在卡诺图化简逻辑函数基础上进行了变形, ,这是实际器件的这是实际器件的这是实际器件的这是实际器件的内部主要结构内部主要结构内部主要结构内部主要结构(p212)(p212)。公式
26、变形原则：逻辑结构清晰，尽量公用。公式变形原则：逻辑结构清晰，尽量公用。公式变形原则：逻辑结构清晰，尽量公用。公式变形原则：逻辑结构清晰，尽量公用部分；内部控制函数全部用部分；内部控制函数全部用部分；内部控制函数全部用部分；内部控制函数全部用QQ，QQ用来驱动外部电路。用来驱动外部电路。用来驱动外部电路。用来驱动外部电路。二进制计数器波形图二进制计数器波形图从波形上分析，若从波形上分析，若CP脉冲的频率为脉冲的频率为f0 ，则，则Q0Q1Q2Q3的输的输出分别为出分别为CP的的1/2, 1/4, 1/8和和1/16, 这就是计数器的分频这就是计数器的分频功能，也叫功能，也叫“分频器分频器”。Q
27、0是二分频，是二分频，Q1是四分频等。是四分频等。Q0Q1Q2Q3思考题：用判断自启动吗？为什么？思考题：用判断自启动吗？为什么？思考题：用判断自启动吗？为什么？思考题：用判断自启动吗？为什么？求求求求DD触发器控制函数为什么不用激励表？触发器控制函数为什么不用激励表？触发器控制函数为什么不用激励表？触发器控制函数为什么不用激励表？如何实现预置数？同步与异步清零如何实现？如何实现预置数？同步与异步清零如何实现？如何实现预置数？同步与异步清零如何实现？如何实现预置数？同步与异步清零如何实现？例题：分别用例题：分别用例题：分别用例题：分别用J-KJ-K和和和和DD触发器实现十进制计数器触发器实现十
28、进制计数器触发器实现十进制计数器触发器实现十进制计数器NNQQ3 3 QQ2 2QQ1 1QQ0 00 00 00 00 00 01 10 00 00 01 12 20 00 01 10 03 30 00 01 11 14 40 01 10 00 05 50 01 10 01 16 60 01 11 10 07 70 01 11 11 18 81 10 00 00 09 91 10 00 01 10001000100100010010001000011001101010101011001101000100001110111x xx xx xx x1001100100000000 x x x x
29、Q Q1 1Q Q0 0Q Q3 3Q Q2 2000001011111101000 01 11 1000 01 11 10QQ3 3QQ2 2 QQ1 1QQ0 0 十进制计数器的状态表十进制计数器的状态表十进制计数器的状态表十进制计数器的状态表因为有因为有因为有因为有6 6个自由状态存在，观察分个自由状态存在，观察分个自由状态存在，观察分个自由状态存在，观察分析法不能判断。要用卡诺图化简析法不能判断。要用卡诺图化简析法不能判断。要用卡诺图化简析法不能判断。要用卡诺图化简. .1 10 00 01 11 10 00 01 1x xx xx xx x1 10 0x xx xQQ1 1QQ0 0
30、QQ3 3QQ2 2000001011111101000 01 11 1000 01 11 10QQ0 0的激励表的激励表的激励表的激励表用用用用J-KJ-K触发器实现触发器实现触发器实现触发器实现, , 原始状态表分解原始状态表分解原始状态表分解原始状态表分解 1x1xx1x1x1x11x1x1x1xx1x1x1x11x1xx xx xx xx x1x1xx1x1x xx xQQ1 1QQ0 0QQ3 3QQ2 2000001011111101000 01 11 1000 01 11 10 J J0 0 =K =K 0 0 =1=1x xx x1 10 00 0 00 0 00 1 10 1
31、 11 0 x1 0 x1 1 x1 1 xK KQ Qn n Q Qn+1n+1 J J J-KJ-K触发器激励表触发器激励表触发器激励表触发器激励表置置置置1 1置置置置0 00001000100100010010001000011001101010101011001101000100001110111x xx xx xx x1001100100000000 x x x xQ Q1 1Q Q0 0Q Q3 3Q Q2 2000001011111101000 01 11 1000 01 11 10QQ3 3QQ2 2 QQ1 1QQ0 0将原始状态表分解为四个独立的状态将原始状态表分解为四个
32、独立的状态将原始状态表分解为四个独立的状态将原始状态表分解为四个独立的状态表表表表, ,再利用再利用再利用再利用JKJK触发器的激励表写出每触发器的激励表写出每触发器的激励表写出每触发器的激励表写出每个状态的激励表个状态的激励表个状态的激励表个状态的激励表, ,填到卡诺图中化简填到卡诺图中化简填到卡诺图中化简填到卡诺图中化简. .QQ0 00 00 00 00 00 00 01 10 0x xx xx xx x1 10 0x xx xQQ1 1QQ0 0QQ3 3QQ2 2000001011111101000 01 11 1000 01 11 10 Q Q3 3 用用用用J-KJ-K触发器实现
33、触发器实现触发器实现触发器实现, ,原始状态表分解原始状态表分解原始状态表分解原始状态表分解 0x0x0x0x0x0x0x0x0x0x0x0x1x1x0x0xx xx xx xx xx0x0x1x1x xx xQQ1 1QQ0 0QQ3 3QQ2 2000001011111101000 01 11 1000 01 11 10 J J3 3 KK 3 3J J2 2KK 2 2 和和和和J J1 1KK 1 1的化简从略，的化简从略，的化简从略，的化简从略，得到得到得到得到J,KJ,K的表达式如下：的表达式如下：的表达式如下：的表达式如下：保持保持保持保持0 0保持保持保持保持1 1置置置置0
34、0置置置置1 10 00 00 00 00 00 01 10 0x xx xx xx xx xx xx xx xQQ1 1QQ0 0QQ3 3QQ2 2000001011111101000 01 11 1000 01 11 10 J J3 3 x xx xx xx xx xx xx xx xx xx xx xx x0 01 1x xx xQQ1 1QQ0 0QQ3 3QQ2 2000001011111101000 01 11 1000 01 11 10 K K3 3 单纯从单纯从单纯从单纯从KK3 3 化简，还可以更简，但要与化简，还可以更简，但要与化简，还可以更简，但要与化简，还可以更简，但
35、要与J J3 3一起考虑，一起考虑，一起考虑，一起考虑，相交的部分一定要都是相交的部分一定要都是相交的部分一定要都是相交的部分一定要都是 x “x “不管项不管项不管项不管项” ” 才能画在一起。才能画在一起。才能画在一起。才能画在一起。由由由由JKJK激励表激励表激励表激励表 J J3 3 K K3 3 用用D触发器设计十进制计数器触发器设计十进制计数器现态现态现态现态: :QQ3 3QQ2 2 QQ1 1QQ0 0 次态次态次态次态: :QQ3 3QQ2 2 QQ1 1QQ0 0 同样可分解为同样可分解为同样可分解为同样可分解为4 4个独立的卡诺图个独立的卡诺图个独立的卡诺图个独立的卡诺图
36、0001000100100010010001000011001101010101011001101000100001110111xxxxxxxxxxxxxxxxxxxxxxxxxxxxxxxx1001100100000000xxxxxxxxxxxxxxxxQ Q3 3Q Q2 2000001011111101000 01 11 1000 01 11 10QQ3 3QQ2 2 QQ1 1QQ0 0Q Q1 1Q Q0 00 01 10 01 10 01 10 01 1x xx xx xx x0 00 0x xx xQQ1 1QQ0 0QQ3 3QQ2 2000001011111101000 01
37、 11 1000 01 11 10QQ1 1 (D(D1 1) )1 10 00 01 11 10 00 01 1x xx xx xx x1 10 0x xx xQQ1 1QQ0 0QQ3 3QQ2 2000001011111101000 01 11 1000 01 11 10QQ0 0(D(D0 0) )0 00 00 00 00 00 01 10 0x xx xx xx x1 10 0x xx xQQ1 1QQ0 0QQ3 3QQ2 2000001011111101000 01 11 1000 01 11 10QQ3 3 (D(D3 3) )0 00 01 10 01 11 10 01 1
38、x xx xx xx x0 00 0x xx xQQ1 1QQ0 0QQ3 3QQ2 2000001011111101000 01 11 1000 01 11 10QQ2 2 (D(D2 2) )熟练以后可以不用分解到熟练以后可以不用分解到熟练以后可以不用分解到熟练以后可以不用分解到4 4个独立的卡诺图，直接在个独立的卡诺图，直接在个独立的卡诺图，直接在个独立的卡诺图，直接在4 4变量变量变量变量卡诺图上化简。卡诺图上化简。卡诺图上化简。卡诺图上化简。逻辑图见逻辑图见逻辑图见逻辑图见P212 P212 图图图图5-665-66和图和图和图和图5-645-64卡诺图化简，得到十进制计数器卡诺图化
39、简，得到十进制计数器卡诺图化简，得到十进制计数器卡诺图化简，得到十进制计数器的的的的DD触发器控制函数触发器控制函数触发器控制函数触发器控制函数用用D触发器设计十进制计数器触发器设计十进制计数器同样同样同样同样, ,可得可得可得可得JKJK触发器控制函触发器控制函触发器控制函触发器控制函数数数数判断十进制计数器能否自启动判断十进制计数器能否自启动由于用由于用4位触发器组成十进制计数器存在位触发器组成十进制计数器存在6个自由状态个自由状态, 需要判断如果进入这需要判断如果进入这6个个状态时能否自动进入工作循环状态时能否自动进入工作循环.0 01 12 23 34 49 98 87 76 65 5
40、0 01 12 23 34 49 98 87 76 65 5141415151212131310101111141415151111101012121313DD触发器表达式的状态图触发器表达式的状态图触发器表达式的状态图触发器表达式的状态图J-KJ-K触发器表达式的状态图触发器表达式的状态图触发器表达式的状态图触发器表达式的状态图如何判断如何判断如何判断如何判断? ? 将现态分别代入触发器控制函数将现态分别代入触发器控制函数将现态分别代入触发器控制函数将现态分别代入触发器控制函数, ,求出次态求出次态求出次态求出次态! !例题：可逆计数器设计例题：可逆计数器设计0000000010010100
41、100110111111111101101011011001001/01/01/01/01/01/01/01/00/00/01/11/10/10/10/00/00/00/00/00/00/00/0用用用用J-KJ-K触发器设计三位二进制可逆计数器触发器设计三位二进制可逆计数器触发器设计三位二进制可逆计数器触发器设计三位二进制可逆计数器. . 控制端控制端控制端控制端 XX1 1，正向计数，计满，正向计数，计满，正向计数，计满，正向计数，计满111111时进位时进位时进位时进位Z Z1 1；XX0 0，逆向计数，计满逆向计数，计满逆向计数，计满逆向计数，计满000000时借位时借位时借位时借位Z
42、 Z1 1。X/ZX/Z主要目的主要目的主要目的主要目的: :看用看用看用看用JKJK触发器的设计触发器的设计触发器的设计触发器的设计. .1/01/00/00/01/01/00/00/01/01/0状态表和状态表和JK激励表达式激励表达式 0 0 0 0 0 0 0 00 0 0 10 0 0 10 0 1 0 0 0 1 0 0 0 1 10 0 1 10 1 0 00 1 0 00 1 0 10 1 0 10 1 1 00 1 1 00 1 1 1 0 1 1 1 1 0 0 0 1 0 0 01 0 0 11 0 0 11 0 1 0 1 0 1 0 1 0 1 11 0 1 11 1
43、 0 01 1 0 01 1 0 11 1 0 11 1 1 01 1 1 01 1 1 1 1 1 1 1 X QX Q2 2QQ1 1QQ0 0ox ox oxox 1x 1x ox 1x x1 ox 1x x1 ox xo 1x ox xo 1x 1x x1 1x x1 x1x1xo ox 1x xo ox 1x xo 1x x1 xo 1x x1 xo xo xoxo 1x 1x x1 x1 x1x1 x1x1 1x 1x 1x1x 1x1x ox ox oxox x1 x1 ox x1 1x ox x1 1x ox xo x1 ox xo x1 x1 1x x1 1x 1x1x xo
44、 ox x1 xo ox x1 xo x1 1x xo x1 1x xo x0 x1xo x0 x1 0 0 1 0 0 1 0 1 0 0 1 0 0 1 10 1 1 1 0 0 1 0 0 1 0 1 1 0 1 1 1 0 1 1 0 1 1 1 1 1 1 0 0 00 0 01 1 1 1 1 1 0 0 00 0 00 0 10 0 10 1 0 0 1 0 0 1 10 1 11 0 01 0 01 0 11 0 11 1 01 1 0J J2 2K K2 2 J J1 1K K1 1 J J0 0K K0 0QQ2 2QQ1 1QQ0 00x0x0x0x1x1x0x0xx0x
45、0x0x0x1x1x0x0x1x1x0x0x0x00 01x1x0x0x0x0x0x0xQQ1 1QQ0 0XQXQ2 2000001011111101000 01 11 1000 01 11 10 J J2 2 KK 2 2x xx x1 10 00 0 00 0 00 1 10 1 11 0 x1 0 x1 1 x1 1 xKKQQn n QQn+1n+1 J J J-KJ-K触发器激励表触发器激励表触发器激励表触发器激励表先画现态先画现态先画现态先画现态/ /次态对应关系次态对应关系次态对应关系次态对应关系, ,利利利利用触发器激励表用触发器激励表用触发器激励表用触发器激励表, ,得到得
46、到得到得到JKJK激激激激励表达式励表达式励表达式励表达式, ,再画卡诺图化简再画卡诺图化简再画卡诺图化简再画卡诺图化简. .用用用用J-KJ-K触发器实现的三位二进制可逆计数器触发器实现的三位二进制可逆计数器触发器实现的三位二进制可逆计数器触发器实现的三位二进制可逆计数器J-KJ-K触发器的控制函数触发器的控制函数触发器的控制函数触发器的控制函数( (逻辑图略逻辑图略逻辑图略逻辑图略) )要掌握由要掌握由要掌握由要掌握由JKJK触发器的激励表得到触发器的激励表得到触发器的激励表得到触发器的激励表得到JKJK控制函控制函控制函控制函数的方法数的方法数的方法数的方法. . CleareClear
47、ex x x 0 x x x 0 CountCount1 1 1 11 1 1 1LoadLoad0 1 1 1 x0 1 1 1 xP T L RP T L RDD CK CK功能功能x x 0 1 x x 0 1 HoldHoldx 0 1 1 xx 0 1 1 xFF Hold, RC=0FF Hold, RC=0功功 能能 表表 常见中规模集成电路计数器典型器件常见中规模集成电路计数器典型器件计数器单元电路的设计考虑计数器单元电路的设计考虑计数器单元电路的设计考虑计数器单元电路的设计考虑 快速进位逻辑快速进位逻辑快速进位逻辑快速进位逻辑( (基本功能基本功能基本功能基本功能) ) Lo
48、ad Load（并行预置数功能）（并行预置数功能）（并行预置数功能）（并行预置数功能） 进位扩展（组成多位计数器时进位扩展（组成多位计数器时进位扩展（组成多位计数器时进位扩展（组成多位计数器时, ,低位计满高位才计数）低位计满高位才计数）低位计满高位才计数）低位计满高位才计数） 清零方式（同步？清零方式（同步？清零方式（同步？清零方式（同步？/ /异步？）异步？）异步？）异步？）P Q0 Q1 Q2 Q3 RCT L Ck D0 D1 D2 D3 RD逻辑符号图逻辑符号图逻辑符号图逻辑符号图器件型号器件型号器件型号器件型号 触发器触发器触发器触发器 计数类型计数类型计数类型计数类型 清零方式清
49、零方式清零方式清零方式 工作频率工作频率工作频率工作频率74160 J-K 74160 J-K 十进制十进制十进制十进制 异步异步异步异步 25Mhz25Mhz74161 J-K 74161 J-K 二进制二进制二进制二进制 异步异步异步异步 25Mhz25Mhz74162 J-K 74162 J-K 十进制十进制十进制十进制 同步同步同步同步 25Mhz25Mhz74163 J-K 74163 J-K 二进制二进制二进制二进制 同步同步同步同步 25Mhz25Mhz( (上述四类还有上述四类还有上述四类还有上述四类还有74LS74LS系列，功耗由系列，功耗由系列，功耗由系列，功耗由305mw
50、 305mw 降低到降低到降低到降低到 95 mw)95 mw)(74160A, 74161A, 74162A, 74163A(74160A, 74161A, 74162A, 74163A是是是是DD触发器结构，参数相同触发器结构，参数相同触发器结构，参数相同触发器结构，参数相同) )74S162 D 74S162 D 十进制十进制十进制十进制 同步清零同步清零同步清零同步清零 40Mhz40Mhz，( (功耗功耗功耗功耗: 475mw): 475mw)74S163 D 74S163 D 二进制二进制二进制二进制 同步清零同步清零同步清零同步清零 40Mhz40Mhz， ( (功耗功耗功耗功耗
51、: 475mw): 475mw)74168 D 74168 D 十进制可逆十进制可逆十进制可逆十进制可逆 单时钟单时钟单时钟单时钟 35Mhz 35Mhz 74169 D 74169 D 二进制可逆二进制可逆二进制可逆二进制可逆 单时钟单时钟单时钟单时钟 35Mhz35Mhz74190 J-K 74190 J-K 十进制可逆十进制可逆十进制可逆十进制可逆 单时钟单时钟单时钟单时钟 25Mhz25Mhz74191 J-K 74191 J-K 二进制可逆二进制可逆二进制可逆二进制可逆 单时钟单时钟单时钟单时钟 25Mhz25Mhz74192 T 74192 T 十进制可逆十进制可逆十进制可逆十进制
52、可逆 双时钟双时钟双时钟双时钟 25Mhz25Mhz74193 T 74193 T 二进制可逆二进制可逆二进制可逆二进制可逆 双时钟双时钟双时钟双时钟 25Mhz 25Mhz 常见中规模集成电路计数器典型器件常见中规模集成电路计数器典型器件DD触发器构成的同步二进制计数器触发器构成的同步二进制计数器触发器构成的同步二进制计数器触发器构成的同步二进制计数器74S16374S163DD触发器构成的同步十进制计数器触发器构成的同步十进制计数器触发器构成的同步十进制计数器触发器构成的同步十进制计数器74S162 74S162 （改错（改错（改错（改错:CLR:CLR后应为非门）后应为非门）后应为非门）
53、后应为非门） 常见中规模集成电路计数器典型器件常见中规模集成电路计数器典型器件可逆计数器的实现可逆计数器的实现可逆计数器的实现可逆计数器的实现 单时钟方式，用加减控制命令单时钟方式，用加减控制命令单时钟方式，用加减控制命令单时钟方式，用加减控制命令(U/D)(U/D) 双时钟方式，两个独立的外部时钟双时钟方式，两个独立的外部时钟双时钟方式，两个独立的外部时钟双时钟方式，两个独立的外部时钟:CP:CP, , 加加加加; CP; CP, , 减减减减; ; 计数器的清零方式计数器的清零方式 _P T L CLR CK清零（同步清零（同步）X X X 0 计数器有两种清零方式计数器有两种清零方式计数
54、器有两种清零方式计数器有两种清零方式: : 异步清零和同步清零异步清零和同步清零异步清零和同步清零异步清零和同步清零 同步清零同步清零同步清零同步清零:CLR=0,:CLR=0,不立即清零，等待不立即清零，等待不立即清零，等待不立即清零，等待CKCK到来清零到来清零到来清零到来清零异步清零异步清零异步清零异步清零: :使用使用使用使用RRDD直接置零直接置零直接置零直接置零, ,清零动作不依赖于清零动作不依赖于清零动作不依赖于清零动作不依赖于CKCK清零可以用于改变计数器的顺序清零可以用于改变计数器的顺序清零可以用于改变计数器的顺序清零可以用于改变计数器的顺序清零和置数功能清零和置数功能清零和
55、置数功能清零和置数功能( (置零法、置数法置零法、置数法置零法、置数法置零法、置数法) )实现任意进制计数器实现任意进制计数器实现任意进制计数器实现任意进制计数器 _P T L RRDD CK清零（异步清零（异步）X X X 0 X CLRCLRCKCKQQ同步清零同步清零同步清零同步清零例：用例：用例：用例：用1616进制进制进制进制实现实现实现实现1010进制计数器（置零法）进制计数器（置零法）进制计数器（置零法）进制计数器（置零法）利用计数器清零功能组成其它计数器利用计数器清零功能组成其它计数器P D0 D1 D2 D3 RDTLCk Q0 Q1 Q2 Q3 RCP D0 D1 D2 D
56、3 CLRTLCk Q0 Q1 Q2 Q3 RC异步清零条件异步清零条件异步清零条件异步清零条件QQ3 3 QQ2 2QQ1 1QQ0 0=1010=1010同步清零条件同步清零条件同步清零条件同步清零条件QQ3 3 QQ2 2QQ1 1QQ0 0=1001=10010123456789 Q3的的“1”被延长，被延长，Q1出现了尖峰出现了尖峰。使用异步清零实现的缺点：存在过渡态使用异步清零实现的缺点：存在过渡态使用异步清零实现的缺点：存在过渡态使用异步清零实现的缺点：存在过渡态1010, 1010, 靠它清零。靠它清零。靠它清零。靠它清零。Q1“1“1” ”“1“1” ”Q0Q3CPRD例：用
57、例：用例：用例：用1010进制进制进制进制实现实现实现实现6 6进制计数器进制计数器进制计数器进制计数器 （置数法）（置数法）（置数法）（置数法）利用计数器置数功能组成其它计数器利用计数器置数功能组成其它计数器P D0 D1 D2 D3 RDTLCk Q0 Q1 Q2 Q3 RC“0“0” ”“1“1” ”P D0 D1 D2 D3 RDTLCk Q0 Q1 Q2 Q3 RC“0“0” ”“1“1” ”“1“1” ”当计数到当计数到当计数到当计数到01010101时时时时, ,与非门译与非门译与非门译与非门译码产生并行输入命令码产生并行输入命令码产生并行输入命令码产生并行输入命令L,L,输入输
58、入输入输入数据数据数据数据0000,0000,重新计数重新计数重新计数重新计数. .当计数到当计数到当计数到当计数到01000100时时时时, ,与非门译码与非门译码与非门译码与非门译码产生并行输入命令产生并行输入命令产生并行输入命令产生并行输入命令L,L,输入数据输入数据输入数据输入数据1001,1001,跳过跳过跳过跳过5-85-8四个状态四个状态四个状态四个状态, ,构成构成构成构成6 6进制计数进制计数进制计数进制计数.(.(进位输出进位输出进位输出进位输出RC.)RC.)扩展的目的：增加计数器位数扩展的目的：增加计数器位数扩展的目的：增加计数器位数扩展的目的：增加计数器位数 2 2片
59、片片片4 4位二进制位二进制位二进制位二进制 扩成扩成扩成扩成8 8位二进制位二进制位二进制位二进制 2 2片十进制片十进制片十进制片十进制 扩成百进制扩成百进制扩成百进制扩成百进制扩展的规则：扩展的规则：扩展的规则：扩展的规则： 低位片未计满，则高位片不能计数低位片未计满，则高位片不能计数低位片未计满，则高位片不能计数低位片未计满，则高位片不能计数 低位片记满后来低位片记满后来低位片记满后来低位片记满后来CKCK，两片一起计数，两片一起计数，两片一起计数，两片一起计数扩展的方法：设置标志位扩展的方法：设置标志位扩展的方法：设置标志位扩展的方法：设置标志位RC (Ripple Carry) R
60、C (Ripple Carry) 二进制计数器二进制计数器二进制计数器二进制计数器RC=QRC=QAAQQBBQQC CQQDD 十进制计数器十进制计数器十进制计数器十进制计数器RC=QRC=QAAQQBBQQC CQQDD 允许（禁止）端：允许（禁止）端：允许（禁止）端：允许（禁止）端：n nT (Trickle) T (Trickle) 串行控制串行控制串行控制串行控制n nP (Parallel) P (Parallel) 并行控制并行控制并行控制并行控制计数器的扩展计数器的扩展P RC0 0T CKP RC1 1T CKP RC2 2T CK“1”“1”CK( (低位低位低位低位) )
61、( (高位高位高位高位) ) d d0 0 d d4 4T T0 0: 0111: 0111，00000000T T1 1: 1111: 1111，0000 (RC0000 (RC0 0=1)=1)T T2 2: 0000: 0000，10001000 d d0 0 d d4 4 d d8 8T T0 0: 0111: 0111，11111111，00000000T T1 1: 1111: 1111，11111111，0000(RC0000(RC0 0,RC,RC1 1=1)=1)T T2 2: 0000: 0000，0000,10000000,1000计数器的扩展计数器的扩展计数器的自启动设
62、计计数器的自启动设计 QCP D QCP D QCP DCPQ2Q1Q0D2Q1D1Q0D0Q2000001110111011100010101当触发器的可能状态比有效的计数序列多的情况下，计数当触发器的可能状态比有效的计数序列多的情况下，计数当触发器的可能状态比有效的计数序列多的情况下，计数当触发器的可能状态比有效的计数序列多的情况下，计数器启动时有可能进入无效计数序列。此时需要修改设计，器启动时有可能进入无效计数序列。此时需要修改设计，器启动时有可能进入无效计数序列。此时需要修改设计，器启动时有可能进入无效计数序列。此时需要修改设计，使得电路能够自启动。使得电路能够自启动。使得电路能够自启
63、动。使得电路能够自启动。例如，下图例如，下图例如，下图例如，下图3 3位格雷码计数器存在两个计数循环。必须先将位格雷码计数器存在两个计数循环。必须先将位格雷码计数器存在两个计数循环。必须先将位格雷码计数器存在两个计数循环。必须先将触发器清触发器清触发器清触发器清0 0，才可以进入格雷码序列。，才可以进入格雷码序列。，才可以进入格雷码序列。，才可以进入格雷码序列。 QCP D QCP D QCP DCPQ2Q1Q0计数器的自启动设计计数器的自启动设计在前面同步时序电路的分析中看到，修在前面同步时序电路的分析中看到，修在前面同步时序电路的分析中看到，修在前面同步时序电路的分析中看到，修改设计后可以
64、自动进入循环，而且只是改设计后可以自动进入循环，而且只是改设计后可以自动进入循环，而且只是改设计后可以自动进入循环，而且只是修改了一个触发器的控制函数，电路结修改了一个触发器的控制函数，电路结修改了一个触发器的控制函数，电路结修改了一个触发器的控制函数，电路结构仍然比较简单清晰。构仍然比较简单清晰。构仍然比较简单清晰。构仍然比较简单清晰。能够自行进入工作循环的能够自行进入工作循环的3位格雷码计数器位格雷码计数器计数器的自启动设计计数器的自启动设计101很容易想到的是进入非工作循环就清零。如果按照这个状态图很容易想到的是进入非工作循环就清零。如果按照这个状态图很容易想到的是进入非工作循环就清零。
65、如果按照这个状态图很容易想到的是进入非工作循环就清零。如果按照这个状态图设计设计设计设计, ,电路结构会简单吗？请同学们按照前面介绍的设计步骤走电路结构会简单吗？请同学们按照前面介绍的设计步骤走电路结构会简单吗？请同学们按照前面介绍的设计步骤走电路结构会简单吗？请同学们按照前面介绍的设计步骤走一遍，这个电路要复杂得多！每个触发器下都有门电路！为什一遍，这个电路要复杂得多！每个触发器下都有门电路！为什一遍，这个电路要复杂得多！每个触发器下都有门电路！为什一遍，这个电路要复杂得多！每个触发器下都有门电路！为什么会想到上面的状态图？么会想到上面的状态图？么会想到上面的状态图？么会想到上面的状态图？0
66、00001110111011100101010000001110111011100010计数器的自启动设计计数器的自启动设计 0011000110110011111100110000xxxxxxQ2Q1Q0Q2 Q1 Q0原始状态表原始状态表原始状态表原始状态表修改后的状态表修改后的状态表修改后的状态表修改后的状态表原始状态卡诺图中两个任意项原始状态卡诺图中两个任意项原始状态卡诺图中两个任意项原始状态卡诺图中两个任意项x x每一位取确定值后应能进入循环每一位取确定值后应能进入循环每一位取确定值后应能进入循环每一位取确定值后应能进入循环. .按照这个原始状态表设计，为使按照这个原始状态表设计，为
67、使按照这个原始状态表设计，为使按照这个原始状态表设计，为使D2 D1和和和和D1 D0保持不变，保持不变，保持不变，保持不变，101101的下的下的下的下一个状态的前两位一定要为一个状态的前两位一定要为一个状态的前两位一定要为一个状态的前两位一定要为0101，010010的下一个状态的前两位一定要为的下一个状态的前两位一定要为的下一个状态的前两位一定要为的下一个状态的前两位一定要为1010；于是得到上图的状态表和表达式。；于是得到上图的状态表和表达式。；于是得到上图的状态表和表达式。；于是得到上图的状态表和表达式。101101的下一个状态如果不是的下一个状态如果不是的下一个状态如果不是的下一个
68、状态如果不是010010，也可以是，也可以是，也可以是，也可以是011,011,但此时的表达式要更复但此时的表达式要更复但此时的表达式要更复但此时的表达式要更复杂。（将杂。（将杂。（将杂。（将Q2 Q1 Q0分解成分解成分解成分解成3 3个状态表更好理解）个状态表更好理解）个状态表更好理解）个状态表更好理解） 0011000110110011111100 11000001x10xQ2Q1Q0100010D2 Q1D1 Q0Q2 Q1 Q0计数器小结计数器小结:快速进位逻辑是基础快速进位逻辑是基础快速进位逻辑是基础快速进位逻辑是基础, ,并行预置数、清零方式、并行预置数、清零方式、并行预置数、清
69、零方式、并行预置数、清零方式、进位扩展是集成计数器的基本功能进位扩展是集成计数器的基本功能进位扩展是集成计数器的基本功能进位扩展是集成计数器的基本功能常见的计数器：任意进制，循环码，环形常见的计数器：任意进制，循环码，环形常见的计数器：任意进制，循环码，环形常见的计数器：任意进制，循环码，环形要求：会设计同步计数器（异步不要求）要求：会设计同步计数器（异步不要求）要求：会设计同步计数器（异步不要求）要求：会设计同步计数器（异步不要求） 会判断自启动，并修改逻辑能自启动会判断自启动，并修改逻辑能自启动会判断自启动，并修改逻辑能自启动会判断自启动，并修改逻辑能自启动 会使用中规模的集成计数器会使用
70、中规模的集成计数器会使用中规模的集成计数器会使用中规模的集成计数器 重点是课上讲的几种计数器重点是课上讲的几种计数器重点是课上讲的几种计数器重点是课上讲的几种计数器综合实验中还要用综合实验中还要用综合实验中还要用综合实验中还要用PLDPLD来设计计数器，一定要来设计计数器，一定要来设计计数器，一定要来设计计数器，一定要熟练掌握设计方法。熟练掌握设计方法。熟练掌握设计方法。熟练掌握设计方法。从原始状态图和状态表入手的设计从原始状态图和状态表入手的设计例：例：例：例：XX为控制端，求一个五状态加为控制端，求一个五状态加为控制端，求一个五状态加为控制端，求一个五状态加1 1、加、加、加、加2 2计数
71、器。计数器。计数器。计数器。 X=0X=0时，计数顺序：时，计数顺序：时，计数顺序：时，计数顺序：0 01 12 23 34 40 0. . X=1 X=1 时，计数顺序：时，计数顺序：时，计数顺序：时，计数顺序：0 02 24 41 13 30 0. .123041 12 22 23 33 34 44 40 00 01 1XQn0 101234状态图状态图状态表状态表00000111111 1 完成完成完成完成5 5状态加状态加状态加状态加1 1、加、加、加、加2 2计数器的设计计数器的设计计数器的设计计数器的设计, ,判断自启动判断自启动判断自启动判断自启动, ,触发器自选触发器自选触发器
72、自选触发器自选 X=0X=0，计数顺序：，计数顺序：，计数顺序：，计数顺序：0 01 12 23 34 40 0. . X=1 X=1 ，计数顺序：，计数顺序：，计数顺序：，计数顺序：0 02 24 41 13 30 0. .2 2 思考题思考题思考题思考题: : 用用用用DD触发器设计可控触发器设计可控触发器设计可控触发器设计可控2 2位二进制计数器位二进制计数器位二进制计数器位二进制计数器,X=1,X=1,计数计数计数计数;X=0,;X=0,保持保持保持保持, ,写出状态表和控制函数的表达式写出状态表和控制函数的表达式写出状态表和控制函数的表达式写出状态表和控制函数的表达式, ,不用画图不
73、用画图不用画图不用画图, ,与与与与P166P166例题进行比较例题进行比较例题进行比较例题进行比较, ,是否一致是否一致是否一致是否一致. .3 3 思考题思考题思考题思考题: : 课上讲的循环码计数器修改设计后可以自启动，而课上讲的循环码计数器修改设计后可以自启动，而课上讲的循环码计数器修改设计后可以自启动，而课上讲的循环码计数器修改设计后可以自启动，而且只是修改了一个触发器的控制函数。如果两个非工作状态且只是修改了一个触发器的控制函数。如果两个非工作状态且只是修改了一个触发器的控制函数。如果两个非工作状态且只是修改了一个触发器的控制函数。如果两个非工作状态时都清零，逻辑表达式是什么？简单
74、了还是复杂了？时都清零，逻辑表达式是什么？简单了还是复杂了？时都清零，逻辑表达式是什么？简单了还是复杂了？时都清零，逻辑表达式是什么？简单了还是复杂了？4 4 思考题思考题思考题思考题: : 集成触发器内部，置数与计数功能是如何实现的？集成触发器内部，置数与计数功能是如何实现的？集成触发器内部，置数与计数功能是如何实现的？集成触发器内部，置数与计数功能是如何实现的？ 5.11, 5.12, 5.13, 5.29, 5.36 ( (思考题不用交思考题不用交思考题不用交思考题不用交) ) 本次习题与上次习题本次习题与上次习题”五一节五一节”后一起交后一起交 周四下午照常有答疑，在周四下午照常有答疑
75、，在8区区4楼。楼。3.同步时序电路的设计同步时序电路的设计n n设计：文字描述设计：文字描述 状态图状态图 逻辑图逻辑图n n同步时序电路的设计步骤：同步时序电路的设计步骤：形成原始状态图和状态表形成原始状态图和状态表形成原始状态图和状态表形成原始状态图和状态表状态化简状态化简状态化简状态化简求控制函数和输出函数求控制函数和输出函数求控制函数和输出函数求控制函数和输出函数画逻辑图画逻辑图画逻辑图画逻辑图( (不完全确定状态的同步时序设计不要求）不完全确定状态的同步时序设计不要求）不完全确定状态的同步时序设计不要求）不完全确定状态的同步时序设计不要求）3.1形成原始状态图和状态表形成原始状态图
76、和状态表例例1：设计：设计101序列检测器序列检测器 输入：输入：X010101101 输出输出: Z1000101001 或或Z2000100001 Z1是可重叠检测，是可重叠检测，Z2检测到一个序检测到一个序列后要归列后要归0，不可重叠检测。，不可重叠检测。n n分析输出为分析输出为分析输出为分析输出为Z1Z1的情况：的情况：的情况：的情况： 初始状态为初始状态为初始状态为初始状态为A A态态态态n n来来来来0 0，保持，保持，保持，保持AA态，态，态，态，Z=0Z=0n n来来来来1 1，是序列首位，进入，是序列首位，进入，是序列首位，进入，是序列首位，进入BB态，态，态，态，Z=0Z
77、=0 处于处于处于处于B B态态态态n n来来来来0 0，“ “10”10”是序列第二位，电路进入是序列第二位，电路进入是序列第二位，电路进入是序列第二位，电路进入C C状态，状态，状态，状态，Z=0Z=0n n来来来来1 1，还是序列首位，保持，还是序列首位，保持，还是序列首位，保持，还是序列首位，保持BB态，态，态，态，Z=0Z=0 处于处于处于处于C C态态态态n n来来来来0 0，“ “100”100”不是要检测序列不是要检测序列不是要检测序列不是要检测序列, , 回到回到回到回到AA态重新开始态重新开始态重新开始态重新开始, Z=0, Z=0n n来来来来1 1，“ “101”101
78、”， 检测到一个序列，进入检测到一个序列，进入检测到一个序列，进入检测到一个序列，进入DD态，态，态，态，Z=1Z=1 处于处于处于处于DD态态态态n n来来来来0 0，是新序列的，是新序列的，是新序列的，是新序列的“ “10”10”，回到，回到，回到，回到C C态，态，态，态，Z=0Z=0n n来来来来1 1，是新序列的，是新序列的，是新序列的，是新序列的“ “1”1”，进入，进入，进入，进入BB态，态，态，态，Z=0Z=03.1形成原始状态图和状态表形成原始状态图和状态表A A1/01/00/00/01/11/11/01/00/00/0C CB BD D0/00/01/01/0x/zx/z
79、0/00/0A/0A/0B/0B/0C/0C/0B/0B/0A/0A/0D/1D/1C/0C/0B/0B/0X XQ Qn n0 10 1A AB BC CD DA A1/01/00/00/00/00/0C CB B0/00/01/01/0x/zx/zA/0A/0B/0B/0C/0C/0B/0B/0A/0A/0B/1B/1X XQ Qn n0 10 1A AB BC C1/11/1Z1Z1的原始状态图的原始状态图的原始状态图的原始状态图Z1Z1的原始状态表的原始状态表的原始状态表的原始状态表 BDBD状态输出与次态均状态输出与次态均状态输出与次态均状态输出与次态均相同，可以合并。相同，可以合并
80、。相同，可以合并。相同，可以合并。合并后的状态图合并后的状态图合并后的状态图合并后的状态图n n分析输出为分析输出为分析输出为分析输出为Z2Z2的情况的情况的情况的情况：初始状态为初始状态为初始状态为初始状态为A A态态态态来来来来0 0，保持，保持，保持，保持A A态，态，态，态，Z=0Z=0来来来来1 1，是序列首位，进入，是序列首位，进入，是序列首位，进入，是序列首位，进入B B态，态，态，态，Z=0Z=0处于处于处于处于B B态态态态来来来来0 0，“ “10”10”是序列第二位，电路进入是序列第二位，电路进入是序列第二位，电路进入是序列第二位，电路进入C C状态，状态，状态，状态，Z
81、=0Z=0来来来来1 1，还是序列首位，保持，还是序列首位，保持，还是序列首位，保持，还是序列首位，保持B B态，态，态，态，Z=0Z=0处于处于处于处于C C态态态态来来来来0 0，“ “100”100”不是要检测序列不是要检测序列不是要检测序列不是要检测序列, , 回到回到回到回到A A态重新开始态重新开始态重新开始态重新开始, , Z=0Z=0来来来来1 1，“ “101”101”， 检测到一个序列检测到一个序列检测到一个序列检测到一个序列, ,进入进入进入进入B B态态态态,Z=1; ,Z=1; 开始开始开始开始新序列的检测。新序列的检测。新序列的检测。新序列的检测。3.1形成原始状态
82、图和状态表形成原始状态图和状态表0/00/0A A1/01/00/00/01/11/11/01/00/00/0C CB BD D0/00/01/01/0x/zx/zA/0A/0B/0B/0C/0C/0B/0B/0A/0A/0D/1D/1A/0A/0B/0B/0X XQ Qn n0 10 1A AB BC CD DA A1/01/00/00/01/11/10/00/0C CB B0/00/01/01/0x/zx/zA/0A/0B/0B/0C/0C/0B/0B/0A/0A/0A/1A/1X XQ Qn n0 10 1A AB BC CZ2Z2的原始状态图的原始状态图的原始状态图的原始状态图Z2Z2
83、的原始状态表的原始状态表的原始状态表的原始状态表 ADAD状态输出与次态均状态输出与次态均状态输出与次态均状态输出与次态均相同，可以合并。相同，可以合并。相同，可以合并。相同，可以合并。合并后的状态图合并后的状态图合并后的状态图合并后的状态图3.1形成原始状态图和状态表形成原始状态图和状态表n n例例3：01序列检测器序列检测器X: 0 1 0 1 0 0 0 1 1 0 1 (输入)Z: 0 1 0 1 0 0 0 1 0 0 1 (输出)A/0A/0B/1B/1A/0A/0B/0B/0XQn0 1AB状态图状态图状态表状态表X/Z3.1形成原始状态图和状态表形成原始状态图和状态表n n例例
84、4：“1111”检测电路检测电路X X: 1 1 0 1 1 1 1 1 1 0 0 1 0 Z:0 0 0 0 0 0 1 1 1 0 0 0 0 Z:0 0 0 0 0 0 1 1 1 0 0 0 0X/Z原始状态图原始状态图 原始状态表原始状态表原始状态表原始状态表 状态直接合并后的状态表状态直接合并后的状态表状态直接合并后的状态表状态直接合并后的状态表3.1形成原始状态图和状态表形成原始状态图和状态表A/0A/0B/0B/0A/0A/0C/0C/0A/0A/0D/0D/0A/0A/0E/1E/1A/0A/0E/1E/1XQn0 1ABCDEA/0A/0B/0B/0A/0A/0C/0C/
85、0A/0A/0D/0D/0A/0A/0D/1D/1XQn0 1ABCDD、E可以合并简化的状态图和状态表简化的状态图和状态表：3.1形成原始状态图和状态表形成原始状态图和状态表X/ZA/0A/0B/0B/0A/0A/0C/0C/0A/0A/0D/0D/0A/0A/0D/1D/1XQn0 1ABCDQ/Z3.2 状态化简状态化简n n状态化简目的：减少触发器的数量状态化简目的：减少触发器的数量如：如：如：如：9 9状态状态状态状态8 8状态，节省状态，节省状态，节省状态，节省1 1个触发器个触发器个触发器个触发器n n化简的原理：状态等效化简的原理：状态等效,就可以化简就可以化简n n状态等效的
86、条件：状态等效的条件：1, 1, 两个状态的两个状态的两个状态的两个状态的Z Z相等、次态也相等相等、次态也相等相等、次态也相等相等、次态也相等2, 2, 两个状态的两个状态的两个状态的两个状态的Z Z相等、次态与原态交错相等、次态与原态交错相等、次态与原态交错相等、次态与原态交错3, 3, 一组状态的一组状态的一组状态的一组状态的Z Z相等、次态循环相等、次态循环相等、次态循环相等、次态循环3.2状态化简状态化简C/1C/1B/0B/0C/1C/1E/0E/0B/1B/1E/0E/0D/1D/1B/1B/1D/1D/1B/1B/1XQn0 1ABCDEB,C输出相同，且次态对与输出相同，且次
87、态对与现态对交错，因此现态对交错，因此B,C等效等效C/0C/0F/0F/0D/0D/0F/0F/0B/0B/0E/1E/1A/0A/0E/1E/1A/0A/0C/1C/1B/1B/1E/1E/1XQn0 1ABCDEFA,BC,DAB等效，且等效，且CD等效等效直接观察对比直接观察对比利用隐含表利用隐含表利用隐含表利用隐含表(Implication Chart)(Implication Chart)进行状态化简进行状态化简进行状态化简进行状态化简3.2状态化简状态化简隐含表是一种系统的状态化简方法。隐含表是一种系统的状态化简方法。第一步：将状态填入隐含表第一步：将状态填入隐含表,按行列逐一进
88、行比较按行列逐一进行比较:两状态输出不同，隐含表的对应格打两状态输出不同，隐含表的对应格打X，表示状态不等效；，表示状态不等效；两状态输出相同、次态相同或交错，在隐含表的对应格内两状态输出相同、次态相同或交错，在隐含表的对应格内打打 ，表示状态等效；，表示状态等效；两状态输出相同、但次态不同也不交错，表示状态组可能两状态输出相同、但次态不同也不交错，表示状态组可能会等效。先将次态对写在隐含表内，待下一步判断。会等效。先将次态对写在隐含表内，待下一步判断。第二步：第二步：对写在隐含表内的次态对，在表中检查它们是否对写在隐含表内的次态对，在表中检查它们是否已经判定了等效性，只有它们对应的状态对都等
89、效时，才已经判定了等效性，只有它们对应的状态对都等效时，才能断定它们所关连的状态是等效的，否则就是不等效的。能断定它们所关连的状态是等效的，否则就是不等效的。隐含表化简状态隐含表化简状态B/1B/1C/1C/1B/0B/0B/1B/1B/0B/0B/1B/1X0 1ABCQnC/1C/1B/0B/0C/1C/1E/0E/0B/1B/1E/0E/0D/1D/1B/1B/1D/1D/1B/1B/1X0 1ABCDEQnA B C DBCDEB,EB,CB,E原始状态表原始状态表化简后的状态表化简后的状态表隐含表隐含表A,(B,C),(D,E)化简为化简为ABC三个状态三个状态例例例例1:1:化简状
90、态化简状态化简状态化简状态X1X200 01 11 10ABCDEFGHQn隐含表化简状态隐含表化简状态D/0D/0D/0D/0F/0F/0A/0A/0C/1C/1D/0D/0E/1E/1F/0F/0C/1C/1D/0D/0E/1E/1A/0A/0D/0D/0B/0B/0A/0A/0F/0F/0C/1C/1F/0F/0E/1E/1A/0A/0D/0D/0D/0D/0A/0A/0F/0F/0G/0G/0G/0G/0A/0A/0A/0A/0B/1B/1D/0D/0E/1E/1A/0A/0A B C D E F GBCDEFGHBDAFDGAFDFBCAFDFAFBCAFBCDFBDBGAFDGAF
91、例例2：化简状态化简状态化简状态化简状态这是两个输入，这是两个输入，8个状态的电路。隐含表化简方法相同。个状态的电路。隐含表化简方法相同。 (A,F),(B,C,H),D,E,G (A,F),(B,C,H),D,E,G 化简为化简为化简为化简为 ABCDE ABCDE 五个状态五个状态五个状态五个状态隐含表化简状态隐含表化简状态ABCDEFGH例例2(续续)：求：求最大等效类，最大等效类，化简结果如下化简结果如下化简结果如下化简结果如下(B,C)(B,H)(C,H)均是等效对均是等效对,因因此此(B,C,H)是最大等效类是最大等效类.X1X200 01 11 10ABCDEQnC/0C/0C/
92、0C/0A/0A/0A/0A/0B/1B/1C/0C/0A/0A/0D/1D/1C/0C/0B/0B/0A/0A/0A/0A/0B/1B/1A/0A/0A/0A/0D/1D/1E/0E/0E/0E/0A/0A/0A/0A/0化简后的状态表化简后的状态表3.3 求控制函数和输出函数求控制函数和输出函数例例1：用：用D触发器完成触发器完成“1111”检测器设计检测器设计。A/0A/0B/0B/0A/0A/0C/0C/0A/0A/0D/0D/0A/0A/0D/1D/1XQn0 1ABCD第二步：状态分配第二步：状态分配.用用2位触发器表示位触发器表示4个状态，有多种个状态，有多种分配方案分配方案(2
93、2!)。最佳解是很难确定。最佳解是很难确定的的,最简单的方法是按二进制排列最简单的方法是按二进制排列:第一步：从化简第一步：从化简后的状态表开始后的状态表开始.3.3 求控制函数和输出函数求控制函数和输出函数第三步：根据分配状态以后的状态表第三步：根据分配状态以后的状态表第三步：根据分配状态以后的状态表第三步：根据分配状态以后的状态表, ,分别求分别求分别求分别求触发器的控制函数和输出函数。触发器的控制函数和输出函数。触发器的控制函数和输出函数。触发器的控制函数和输出函数。00/000/001/001/000/000/010/010/000/000/011/111/100/000/011/01
94、1/0XQ1Q0 0 100011110A/0A/0B/0B/0A/0A/0C/0C/0A/0A/0D/0D/0A/0A/0D/1D/1XQn0 1ABCDQ1Q0/Z3.3 求控制函数和输出函数求控制函数和输出函数求求求求DD触发器的控制函数和输出函数表达式触发器的控制函数和输出函数表达式触发器的控制函数和输出函数表达式触发器的控制函数和输出函数表达式：00/000/001/001/000/000/010/010/000/000/011/111/100/000/011/011/0XQ1Q00 1000111100 00 00 01 10 01 10 01 1XQ1Q00 100011110Q
95、1Q0/Z0 01 10 00 00 01 10 01 1XQ1Q00 100011110Q1 (D1)Q0 (D0)D1 =X(Q1 Q0 )D0 =X(Q1 Q0 )0 00 00 00 00 01 10 00 0XQ1Q00 100011110Z=XQ1Q03.3 求控制函数和输出函数求控制函数和输出函数用D触发器实现的波形CP0111XZ1同步时序电路设计总结同步时序电路设计总结n n画原始状态图，画原始状态图，画原始状态图，画原始状态图， 不要想着节省状态，一定要画全；要考虑到从每不要想着节省状态，一定要画全；要考虑到从每不要想着节省状态，一定要画全；要考虑到从每不要想着节省状态，一
96、定要画全；要考虑到从每个状态出来所有的输出情况。个状态出来所有的输出情况。个状态出来所有的输出情况。个状态出来所有的输出情况。n n画原始状态表画原始状态表画原始状态表画原始状态表n n化简状态表化简状态表化简状态表化简状态表n n求控制函数和输出函数求控制函数和输出函数求控制函数和输出函数求控制函数和输出函数n n最困难的是第一步，只要有了原始状态图，最困难的是第一步，只要有了原始状态图，最困难的是第一步，只要有了原始状态图，最困难的是第一步，只要有了原始状态图，后面的步骤是有规律的。后面的步骤是有规律的。后面的步骤是有规律的。后面的步骤是有规律的。同步时序电路设计总结同步时序电路设计总结n
97、 n例：串行输入码的奇偶检测电路例：串行输入码的奇偶检测电路,如果如果输入序列有奇数个输入序列有奇数个1,Z=1;否则否则,Z=0。 分析分析分析分析: : 组合电路中奇偶校验是并行输入的，组合电路中奇偶校验是并行输入的，组合电路中奇偶校验是并行输入的，组合电路中奇偶校验是并行输入的，因此可以成对消去因此可以成对消去因此可以成对消去因此可以成对消去1 1；此例是串行输入；此例是串行输入；此例是串行输入；此例是串行输入, ,因此因此因此因此要记忆状态要记忆状态要记忆状态要记忆状态, ,用时序逻辑。用时序逻辑。用时序逻辑。用时序逻辑。输入是无限序列。边输入边判断奇偶性输入是无限序列。边输入边判断奇
98、偶性输入是无限序列。边输入边判断奇偶性输入是无限序列。边输入边判断奇偶性, ,状状状状态图态图态图态图: :X/Z同步时序电路设计总结同步时序电路设计总结 “偶偶”状态状态 “奇奇”状状态态问题：这是随时问题：这是随时判断奇偶性并输判断奇偶性并输出的原始状态图，出的原始状态图，如果如果5个序列结个序列结束时才判断，束时才判断，Z输出该如何变化输出该如何变化？X/Z如果输入是有限序列如果输入是有限序列如果输入是有限序列如果输入是有限序列, ,而且需要记住每个状态而且需要记住每个状态而且需要记住每个状态而且需要记住每个状态, ,并随时判断序并随时判断序并随时判断序并随时判断序列的奇偶性列的奇偶性列
99、的奇偶性列的奇偶性, ,状态图复杂状态图复杂状态图复杂状态图复杂 。假设序列长度为。假设序列长度为。假设序列长度为。假设序列长度为5,5,状态图如下：状态图如下：状态图如下：状态图如下：同步时序电路设计同步时序电路设计n n画原始状态图，画原始状态图，画原始状态图，画原始状态图， 这一步是关键，一定要画全；要考虑到从每个状态出来所有这一步是关键，一定要画全；要考虑到从每个状态出来所有这一步是关键，一定要画全；要考虑到从每个状态出来所有这一步是关键，一定要画全；要考虑到从每个状态出来所有的输出情况。的输出情况。的输出情况。的输出情况。n n画原始状态表画原始状态表画原始状态表画原始状态表n n状
100、态化简状态化简状态化简状态化简, ,状态分配状态分配状态分配状态分配 要求：状态化简直接从原始状态表观察要求：状态化简直接从原始状态表观察要求：状态化简直接从原始状态表观察要求：状态化简直接从原始状态表观察 状态分配为二进制或循环码状态分配为二进制或循环码状态分配为二进制或循环码状态分配为二进制或循环码n n求控制函数和输出函数求控制函数和输出函数求控制函数和输出函数求控制函数和输出函数 主要要求：主要要求：主要要求：主要要求：DD触发器控制函数触发器控制函数触发器控制函数触发器控制函数n n画逻辑图画逻辑图画逻辑图画逻辑图n n“ “不完全确定状态的同步时序电路设计不完全确定状态的同步时序电
101、路设计不完全确定状态的同步时序电路设计不完全确定状态的同步时序电路设计” ”不要求不要求不要求不要求 QJ CP K QJ CP KZCPXQ1Q0 QJ CP KZZ0 00 00 02. 同步时序电路的分析同步时序电路的分析(续续)P152 P152 例例例例3:3:分析下列电路，并求分析下列电路，并求分析下列电路，并求分析下列电路，并求X=0110110X=0110110时波形图时波形图时波形图时波形图状态表和状态图状态表和状态图X QX Q0n0n Q Q1n1nJ J0 0 K K0 0 J J1 1 K K1 1Q Q0n+10n+1Q Q1n+11n+1Z Z0 0 00 0 0
102、0 1 00 1 00 0 10 0 10 1 10 1 11 0 01 0 01 1 01 1 01 0 11 0 11 1 11 1 10 1 0 10 1 0 10 1 0 10 1 0 10 1 0 10 1 0 10 1 0 10 1 0 11 1 1 01 1 1 01 1 1 01 1 1 01 0 0 11 0 0 11 0 1 01 0 1 00 0 10 0 10 0 10 0 10 0 10 0 10 0 10 0 11 1 11 1 10 1 10 1 11 0 11 0 11 1 01 1 000/100/111/111/100/100/110/110/100/100
103、/111/011/000/100/101/101/1X XQ Q1n1nQ Q0n0n0 10 100000101111110100/10/11/11/111111/01/00/10/10/10/11/11/11/11/11010010100000/10/1X/Z(Q(Q1n+11n+1QQ0n+10n+1/ /Z)Z)X=0, QX=0, Q清零；清零； X X1 1，有两个工作循，有两个工作循环：环：01 01 10 10 和和00 00 11 11 并保持在并保持在1111时序图时序图CPCPX XQ Q0 0Q Q1 1Z ZZZ假定假定假定假定QQ的初值为的初值为的初值为的初值为“
104、“11”11”，状态变化如上。，状态变化如上。，状态变化如上。，状态变化如上。 原图原图原图原图Z Z输出波形有错，只有在输出端增加一个触发器时，输出波形有错，只有在输出端增加一个触发器时，输出波形有错，只有在输出端增加一个触发器时，输出波形有错，只有在输出端增加一个触发器时，输出输出输出输出Z Z才能反映才能反映才能反映才能反映QQ的次态，否则就是输出的次态，否则就是输出的次态，否则就是输出的次态，否则就是输出Z Z Q Q0 0Q Q1 1X X。同步时序电路的分析小结同步时序电路的分析小结n n求输出函数，触发器激励函数求输出函数，触发器激励函数求输出函数，触发器激励函数求输出函数，触发器激励函数( (控制函数控制函数控制函数控制函数) )n n根据输入和触发器激励函数求状态表根据输入和触发器激励函数求状态表根据输入和触发器激励函数求状态表根据输入和触发器激励函数求状态表n n画状态图，时序图，分析电路功能画状态图，时序图，分析电路功能画状态图，时序图，分析电路功能画状态图，时序图，分析电路功能n n分析状态时一定先假设一个初始状态分析状态时一定先假设一个初始状态分析状态时一定先假设一个初始状态分析状态时一定先假设一个初始状态n n输出要求是次态时，要用触发器存储输出要求是次态时，要用触发器存储输出要求是次态时，要用触发器存储输出要求是次态时，要用触发器存储
