《单片机IO口的使》PPT课件

上传人:M****1 文档编号:584106547 上传时间:2024-08-30 格式:PPT 页数:22 大小:290KB
返回 下载 相关 举报
《单片机IO口的使》PPT课件_第1页
第1页 / 共22页
《单片机IO口的使》PPT课件_第2页
第2页 / 共22页
《单片机IO口的使》PPT课件_第3页
第3页 / 共22页
《单片机IO口的使》PPT课件_第4页
第4页 / 共22页
《单片机IO口的使》PPT课件_第5页
第5页 / 共22页
点击查看更多>>
资源描述

《《单片机IO口的使》PPT课件》由会员分享,可在线阅读,更多相关《《单片机IO口的使》PPT课件(22页珍藏版)》请在金锄头文库上搜索。

1、单片机单片机I/O口的使用口的使用n n对单片机的控制,其实就是对I/O口的控制,无论单片机对外界进行何种控制,亦或接受外部的控制,都是通过I/O口进行的。单片机总共有P0、P1、P2、P3四个8位双向输入输出端口,每个端口都有锁存器、输出驱动器和输入缓冲器。4个I/O端口都能作输入输出口用,其中P0和P2通常用于对外部存储器的访问。4.1 MCS-51单片机的并行端口结构与操作51系列单片机有4 4个I/O端口,每个端口都是8位准双向口,共占3232根引脚。每个端口都包括一个锁存器(即专用寄存器P0P0P3P3)、一个输出驱动器和输入缓冲器。通常把4个端口笼统地表示为P0P0P3P3。 在无

2、片外扩展存储器的系统中,这4个端口的每一位都可以作为准双向通用I/O端口使用。在具有片外扩展存储器的系统中,P2口作为高8位地址线,P0口分时作为低8位地址线和双向数据总线。51单片机4个I/O端口线路设计的非常巧妙,学习I/O端口逻辑电路,不但有利于正确合理地使用端口,而且会给设计单片机外围逻辑电路有所启发。下面简单介绍一下输入/输出端口结构。4.1.1 P04.1.1 P0口和口和P2P2的结构的结构下图为P0口的某位P0.n(n=07)结构图,它由一个输出锁存器、两个三态输入缓冲器和输出驱动电路及控制电路组成。从图中可以看出,P0口既可以作为I/O用,也可以作为地址/数据线用。D QCL

3、K QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/ /数据数据控制控制VCCT1T2P0P0口引口引脚脚一、P0口的结构1 1、P0P0口作为口作为普通普通I/OI/O口口输出时输出时CPU发出控制电平“0 0”封锁“与”门,将输出上拉场效应管T1截止,同时使多路开关MUX把锁存器与输出D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/ /数据数据控制控制VCCT1T2P0P0口引口引脚脚驱动场效应管T2栅极接通。故内部总线与P0口同相。由于输出驱动级是漏极开路电路,若驱动NMOS或其它拉流负载时,需要外

4、接上拉电阻。P0的输出级可驱动8个LSTTL负载。D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/ /数据数据控制控制VCCT1T2P0P0口引口引脚脚 输入时输入时-分分读引脚读引脚或或读锁存器读锁存器读引脚:读引脚:由传送指令由传送指令(MOVMOV)实现;实现; 下下面一个缓冲器用于读端口面一个缓冲器用于读端口引脚引脚数据,当执行一条数据,当执行一条由端口输入的指令时,读脉冲把该三态缓冲器打开,由端口输入的指令时,读脉冲把该三态缓冲器打开,这样端口引脚上的数据经过缓冲器读入到内部总线。这样端口引脚上的数据经过缓冲器读入到内部总线。D Q

5、CLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/ /数据数据控制控制VCCT1T2P0P0口引口引脚脚D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/ /数据数据控制控制VCCT1T2P0P0口引口引脚脚 输入时输入时-分分读引脚读引脚或或读锁存器读锁存器读锁存器:读锁存器:有些指令有些指令 如:如:ANL P0ANL P0,A A称为称为“读读- -改改- -写写” 指令,需要读锁存器。指令,需要读锁存器。 上上面面一个缓冲器用于读端口一个缓冲器用于读端口锁存器锁存器数据。数据。*原因:如果此时

6、该端口的负载恰是一个晶体管基极,且原端口输出值为1,那么导通了的PN结会把端口引脚高电平拉低;若此时直接读端口引脚信号,将会把原输出的“1”电平误读为“0”电平。现采用读输出锁存器代替读引脚,图中,上面的三态缓冲器就为读锁存器Q端信号而设,读输出锁存器可避免上述可能发生的错误。*D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/ /数据数据控制控制VCCT1T2P0P0口引口引脚脚n nP0P0口必须接上拉电阻;口必须接上拉电阻;n n在读信号之前数据之前,先要向相应的锁存器做写在读信号之前数据之前,先要向相应的锁存器做写1 1操作的操作的I/

7、OI/O口口称为准双向口;称为准双向口;n n三态输入缓冲器的作用:三态输入缓冲器的作用:n n(ANL P0ANL P0,A A)D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/ /数据数据控制控制VCCT1T2P0P0口引口引脚脚准双向口: 从图中可以看出,在读入端口数据时,由于输出驱动FET并接在引脚上,如果T2导通,就会将输入的高电平拉成低电平,产生误读。所以在端口进行输入操作前,应先向端口锁存器写“1”,使T2截止,引脚处于悬浮状态,变为高阻抗输入。这就是所谓的准双向口。 2 2、P0P0作为作为地址/数据总线 在系统扩展时,在系统

8、扩展时,P0P0端口作为端口作为地址地址/ /数据总线数据总线使用时,使用时,分为:分为: P0P0引脚引脚输出地址输出地址/ /数据数据信息。信息。 D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/ /数据数据控制控制VCCT1T2P0P0口引口引脚脚 CPUCPU发出控制电平发出控制电平“1 1”,打开,打开“与与”门,又使多路开门,又使多路开关关MUXMUX把把CPUCPU的的地址地址/ /数据总线数据总线与与T2T2栅极反相接通栅极反相接通,输出地,输出地址或数据。址或数据。由图上可以看出,上下两个由图上可以看出,上下两个FETFET

9、处于反相,构处于反相,构成了推拉式的输出电路,其负载能力大大增强。成了推拉式的输出电路,其负载能力大大增强。D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/ /数据数据控制控制VCCT1T2P0P0口引口引脚脚2 2、P0P0作为作为地址/数据总线 P0P0引脚引脚输出地址输出地址/ /输入数据输入数据 输入信号是从引脚通过输入缓冲器进入输入信号是从引脚通过输入缓冲器进入内部总线内部总线。 此时,此时,CPUCPU自动使自动使MUXMUX向下,并向向下,并向P0P0口写口写“1 1”,“读读引脚引脚”控制信号有效,下面的缓冲器打开,外部数据读

10、入控制信号有效,下面的缓冲器打开,外部数据读入内部总线。内部总线。2 2、P0P0作为作为地址/数据总线-真正的双向口D QCLK QMUXP0.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚地址地址/ /数据数据控制控制VCCT1T2P0P0口引口引脚脚二、P2的内部结构1.P2口作为普通I/O口D QCLK QMUXP2.n读锁存器读锁存器内部总线内部总线写锁存器写锁存器读引脚读引脚地址地址控制控制VCCRTP2口引脚CPUCPU发出控制电平发出控制电平“0” 0” ,使多路开关,使多路开关MUXMUX倒向锁存倒向锁存器器输出输出Q Q端,构成一个准双向口。其功能与端,构成

11、一个准双向口。其功能与P1P1相同。相同。 2.P22.P2口作为口作为地址总线地址总线 在系统扩展片外在系统扩展片外程序存储器程序存储器扩展数据存储器且容量超过扩展数据存储器且容量超过256B 256B ( (用用MOVX DPTRMOVX DPTR指令指令) )时,时,CPUCPU发出控制电平发出控制电平“1 1”,使多路,使多路开关开关MUXMUX倒倒内部地址线内部地址线。此时,。此时,P2P2输出高输出高8 8位地址。位地址。D QCLK QMUXP2.n读锁存器读锁存器内部总线内部总线写锁存器写锁存器读引脚读引脚地址地址控制控制VCCRTP2口引脚4.1.2 P14.1.2 P1口、

12、口、P3P3口的内部结构口的内部结构 P1口的一位的结构 它由一个输出锁存器、两个三态输入缓冲器和输出驱动电路组成-准双向口。D QD QCLK QCLK QP1.nP1.n读读锁存器锁存器内部总线内部总线写写锁存器锁存器读读引脚引脚VCCRT TP1口引脚P3P3的内部结构的内部结构D QD QCLK QCLK QP3.nP3.n读读锁存器锁存器内部总线内部总线写锁存器写锁存器读读引脚引脚VCCRT TP3口引脚第二第二输入功能输入功能第二第二输出功能输出功能一、作为通用I/O口与P1口类似-准双向口(W=1)WP3P3的内部结构的内部结构D QD QCLK QCLK QP3.nP3.n读读

13、锁存器锁存器内部总线内部总线写锁存器写锁存器读读引脚引脚VCCRT TP3口引脚第二第二输入功能输入功能第二第二输出功能输出功能二、P3P3P3P3第二功能(Q=1)此时引脚部分输入(Q=1、W=1) ,部分输出(Q=1、W输出) 。WP3P3P3P3第二功能各引脚功能定义:P3.0:RXD串行口输入P3.1:TXD串行口输出P3.2:INT0外部中断0输入P3.3:INT1外部中断1输入P3.4:T0定时器0外部输入P3.5:T1定时器1外部输入P3.6:WR外部写控制P3.7:RD外部读控制n n综上所述:当P0作为I/O口使用时,特别是作为输出时,输出级属于开漏电路,必须外接上拉电阻才会

14、有高电平输出;如果作为输入,必须先向相应的锁存器写“1”,才不会影响输入电平。n n当CPU内部控制信号为“1”时,P0口作为地址/数据总线使用,这时,P0口就无法再作为I/O口使用了。n nP1P1、P2 P2 和和P3 P3 口为准双向口口为准双向口, , 在内部差别不大在内部差别不大, , 但使但使用功能有所不同。用功能有所不同。 n n P1P1口是用户专用口是用户专用 8 8 位准双向位准双向I/OI/O口口, , 具有通用输具有通用输入入/ /输出功能输出功能, , 每一位都能独立地设定为输入或输出。每一位都能独立地设定为输入或输出。当有输出方式变为输入方式时当有输出方式变为输入方式时, , 该位的锁存器必须写该位的锁存器必须写入入“ “1”, 1”, 然后才能进入输入操作。然后才能进入输入操作。 n n P2P2口是口是 8 8 位准双向位准双向I/OI/O口。外接口。外接I/OI/O设备时设备时, , 可作可作为扩展系统的地址总线为扩展系统的地址总线, , 输出高输出高8 8位地址位地址, , 与与P0 P0 口一口一起组成起组成 16 16 位地址总线。位地址总线。 对于对于 8031 8031 而言而言, P2 , P2 口一般口一般只作为地址总线使用只作为地址总线使用, , 而不作为而不作为I/OI/O线直接与外部设线直接与外部设备相连。备相连。

展开阅读全文
相关资源
正为您匹配相似的精品文档
相关搜索

最新文档


当前位置:首页 > 高等教育 > 研究生课件

电脑版 |金锄头文库版权所有
经营许可证:蜀ICP备13022795号 | 川公网安备 51140202000112号