《计算机组成原理第三章2控制器》由会员分享，可在线阅读，更多相关《计算机组成原理第三章2控制器（59页珍藏版）》请在金锄头文库上搜索。
1、3.43.4CPU的功能和组的功能和组成成3.4.1 CPU的基本功能：的基本功能： 自动地、逐条地、循环地取出指令、解释指令、自动地、逐条地、循环地取出指令、解释指令、执行指令。执行指令。（1）程序控制）程序控制 保证机器按一定顺序执行程序是保证机器按一定顺序执行程序是CPU的首的首要任务。要任务。（2）操作控制）操作控制 一条指令的功能往往是由若干个操作信号一条指令的功能往往是由若干个操作信号的组合来实现的。的组合来实现的。3.4.13.4.1CPU的基本功的基本功能能（3 3）时间控制）时间控制 对各种操作实施时间上的控制称为时间对各种操作实施时间上的控制称为时间控制控制. . 各种指令
2、的操作信号均受到时间的严各种指令的操作信号均受到时间的严格控制；格控制； 一条指令的整个执行过程也受到时间一条指令的整个执行过程也受到时间的严格控制。的严格控制。（4 4）数据加工）数据加工3.4.23.4.2CPU的组成的组成一一. 运算部件运算部件 接受控制器命令进行算术逻辑运算。接受控制器命令进行算术逻辑运算。 包括：包括： (1)ALU (1)ALU (2)(2)输入逻辑输入逻辑( (如如: :选择器或锁存器选择器或锁存器) ) (3)(3)输出逻辑输出逻辑( (如如: :移位器移位器) )3.4.23.4.2CPU的组成的组成基本运算部件：基本运算部件：移位器移位器选择器选择器/锁存
3、器锁存器选择器选择器/锁存器锁存器选择命令选择命令选择命令选择命令选择命令选择命令选择命令选择命令操作数操作数操作数操作数初始进位初始进位ALU3.4.23.4.2CPU的组成的组成二二. 寄存器组寄存器组 1. 用于处理的寄存器用于处理的寄存器 （1） 通用寄存器组通用寄存器组 一组可编程访问的、具有多种功能的寄存器。一组可编程访问的、具有多种功能的寄存器。对用户来说是对用户来说是“看得见看得见”的寄存器。的寄存器。 如：如：PDP-11中：中：R0、R1、R2 Intel 8088：累加器累加器AX、基址寄存器基址寄存器BX （2） 暂存器暂存器 用户不能直接访问的寄存器，用来暂存信息。用
4、户不能直接访问的寄存器，用来暂存信息。对用户来说是对用户来说是“透明的透明的”。3.4.23.4.2CPU的组成的组成 2. 用于控制的寄存器用于控制的寄存器 （1）指令寄存器指令寄存器IR 用于存放现行指令，其输出包括操作码信息、用于存放现行指令，其输出包括操作码信息、地址信息等，是产生微命令的主要依据：地址信息等，是产生微命令的主要依据： 或直接产生微操作命令；或直接产生微操作命令； 或经过译码产生微操作命令；或经过译码产生微操作命令； 或通过组合逻辑电路产生微命令；或通过组合逻辑电路产生微命令； 或参与形成微程序地址，通过取微指令形或参与形成微程序地址，通过取微指令形成微操作命令。成微操
5、作命令。3.4.23.4.2CPU的组成的组成 （2）程序计数器程序计数器PC 提供读取指令的地址，又称为指令计数器。提供读取指令的地址，又称为指令计数器。 （3）程序状态字寄存器程序状态字寄存器PSW 表示表示CPU现在的基本状态，也就是现行程序现在的基本状态，也就是现行程序的状态。的状态。 主要有：特征位（标志位）、程序优先级、主要有：特征位（标志位）、程序优先级、工作方式及其它信息工作方式及其它信息3.4.23.4.2CPU的组成的组成 3. 用作主存接口的寄存器用作主存接口的寄存器（1） 地址寄存器地址寄存器MAR 读取指令时，读取指令时，CPU先将程序计数器先将程序计数器PC的的内容
6、（指令所在存储单元地址码），送入内容（指令所在存储单元地址码），送入MAR，再由再由MAR经系统总线或专用存储总经系统总线或专用存储总线送往主存线送往主存M。 读取操作数或存放操作数时，也是先将读取操作数或存放操作数时，也是先将地址指针内容或地址计算结果送入地址指针内容或地址计算结果送入MAR，再经总线送往主存。再经总线送往主存。3.4.23.4.2CPU的组成的组成（2）数据缓冲寄存器数据缓冲寄存器MBR 写入主存的数据先送至写入主存的数据先送至MBR，再经总线再经总线送往主存。送往主存。 从主存中读出的数据，也由总线送入从主存中读出的数据，也由总线送入MBR，再经再经CPU内部总线送入指定
7、的寄存内部总线送入指定的寄存器。器。MAR和和MBR对于用户来说是对于用户来说是 “透透明的明的”。3.4.23.4.2CPU的组成的组成三三. 总线总线总线是一组能为多个部件分时共享的公共总线是一组能为多个部件分时共享的公共信息传送线路，可以分时接收与分配信息。信息传送线路，可以分时接收与分配信息。总线是计算机连接各部件以实现基本信息总线是计算机连接各部件以实现基本信息传送而广泛使用的一种方式。传送而广泛使用的一种方式。 3.4.23.4.2CPU的组成的组成 根据计算机系统的各级硬件组成，可将总线分根据计算机系统的各级硬件组成，可将总线分为四类：为四类： 1. CPU内部总线：内部总线：
8、对于简单的对于简单的CPU：一组数据传送总线，用于连一组数据传送总线，用于连接接CPU内的寄存器与算术内的寄存器与算术/逻辑运算部件。又逻辑运算部件。又称为称为ALU总线。总线。 对于复杂的对于复杂的CPU：除了数据总线外，还有传送除了数据总线外，还有传送地址信息的地址总线。地址信息的地址总线。内总线的信息传送，由控制器发出的微操作命令内总线的信息传送，由控制器发出的微操作命令进行控制管理。进行控制管理。3.4.23.4.2CPU的组成的组成 2. 部件内总线：部件内总线： 连接设备控制器、智能型接口等部件内部的连接设备控制器、智能型接口等部件内部的微处理器、局部存储器等芯片的一组总线。微处理
9、器、局部存储器等芯片的一组总线。一般包括地址线和数据线两组。一般包括地址线和数据线两组。由部件自身的时序信号或主机时序信号同步控制由部件自身的时序信号或主机时序信号同步控制3. 系统总线：系统总线：连接计算机系统内各大组成部件（连接计算机系统内各大组成部件（CPU、主存、主存、I/O设备）的总线。设备）的总线。3.4.23.4.2CPU的组成的组成 按传送信息的性质，可将系统总线分为：按传送信息的性质，可将系统总线分为：（1）地址总线）地址总线 用来选择存储单元或外围接口。用来选择存储单元或外围接口。（2）控制总线）控制总线 提供逻辑支持、仲裁以及处理总线控制权的转提供逻辑支持、仲裁以及处理总
10、线控制权的转移等。移等。 主要传送信号有：复位、申请、应答、有关状主要传送信号有：复位、申请、应答、有关状态、主存与态、主存与I/O设备选择、读设备选择、读/写命令等。写命令等。（3）数据总线）数据总线 传输数据。传输数据。3.4.23.4.2CPU的组成的组成 4. 系统外总线：系统外总线： 将一台计算机系统与其它设备相连接所需要的将一台计算机系统与其它设备相连接所需要的总线。总线。 比如：将一台计算机与某种通信设备相连接或比如：将一台计算机与某种通信设备相连接或将几台计算机系统连接起来，就需要一组通信将几台计算机系统连接起来，就需要一组通信总线。这组通信总线就称为系统外总线。总线。这组通信
11、总线就称为系统外总线。 R0R3 R0R3 C D C D SP PC PSW MBR A移位器移位器 BALUR2 R0 R1 MI/OCB内总线内总线 C R3 DMARMBR IR PC SPPSWABDB控制控制逻辑逻辑 系统总线系统总线3.4.23.4.2CPU的组成的组成四四. 时序系统时序系统 产生周期节拍、脉冲等时序信号的部件，称为产生周期节拍、脉冲等时序信号的部件，称为时序发生器，或称为时序系统。时序发生器，或称为时序系统。一个脉冲源：一个脉冲源：一组计数分频逻辑：一组计数分频逻辑：又称主振荡器，提供又称主振荡器，提供CPU的时钟基准的时钟基准主振的输出经过一系列计数分主振的
12、输出经过一系列计数分频，产生时钟周期（节拍）或频，产生时钟周期（节拍）或工作周期信号。工作周期信号。振荡器振荡器分频器分频器时钟脉冲时钟脉冲工作脉冲工作脉冲时钟周期时钟周期( (节拍节拍) )3.4.23.4.2CPU的组成的组成五五. 控制器控制器 其任务是根据控制流产生微操作命令序列，去其任务是根据控制流产生微操作命令序列，去控制指令功能所要求的数据传送，在数据传送控制指令功能所要求的数据传送，在数据传送至运算部件时完成运算处理。至运算部件时完成运算处理。组合逻辑控制器组合逻辑控制器微程序控制器微程序控制器3.4.23.4.2CPU的组成的组成1. 1. 组合逻辑控制器组合逻辑控制器 综合
13、化简产生微命令的条件，形成逻辑式，综合化简产生微命令的条件，形成逻辑式， 用组合逻辑电路实现。用组合逻辑电路实现。 执行指令时，由组合逻辑电路执行指令时，由组合逻辑电路( (微命令发微命令发 生器生器) )在相应时间发出所需微命令，控制在相应时间发出所需微命令，控制 有关操作。有关操作。3.4.23.4.2CPU的组成的组成（1 1）控制器组成）控制器组成 微命令微命令发生器发生器微命令序列微命令序列I/OI/O状态状态控制台信息控制台信息运行状态运行状态译译码码. PSWPSW 时序时序 IRIR地址形成地址形成PCPCOPOPD寻寻来自来自M送送M或或ALU+n送送M微命令微命令发生器发生
14、器微命令序列微命令序列I/OI/O状态状态控制台信息控制台信息运行状态运行状态译译码码. PSWPSW 时序时序 IRIR地址形成地址形成PCPCOPOPD寻寻来自来自M送送M或或ALU+n送送M微命令微命令发生器发生器A.A.微命令发生器微命令发生器功能：功能： 产生全机所需的各种产生全机所需的各种微命令微命令控制最基本的操作控制最基本的操作( (微操作微操作) )的命令的命令电位型电位型脉冲型脉冲型构成微命令发生器构成微命令发生器：将产生微命令的条件综合化：将产生微命令的条件综合化简，形成逻辑式，用组合逻辑电路实现。简，形成逻辑式，用组合逻辑电路实现。B.B.指令寄存器指令寄存器IRIR功
15、能功能： 存放现行指令。存放现行指令。决定操作决定操作性质性质操作码字段操作码字段操作数地址操作数地址转移地址转移地址PCPC微命令微命令发生器发生器微命令序列微命令序列I/OI/O状态状态控制台信息控制台信息运行状态运行状态译译码码. PSWPSW 时序时序 IRIR地址形成地址形成OPOPD寻寻来自来自M送送M或或ALU+n送送M微命令微命令发生器发生器 IRIR地址码字段地址码字段译码器译码器微命令发生器微命令发生器地址形成部件地址形成部件寻寻D微命令微命令发生器发生器微命令序列微命令序列I/OI/O状态状态控制台信息控制台信息运行状态运行状态译译码码. PSWPSW 时序时序 IRIR
16、地址形成地址形成PCPCOPOPD寻寻来自来自M送送M或或ALU+n送送MC.C.指令计数器指令计数器PCPC功能：功能： 指示指令在指示指令在M M中的位置。中的位置。（PCPC）+ +n n顺序执行：顺序执行：用地址形成部件产生的转移用地址形成部件产生的转移地址修改地址修改PCPC。微命令微命令发生器发生器PCPC转移执行转移执行: :D.D.状态寄存器状态寄存器PSWPSW功能：功能： 指示程序运行方式，反映程序运行结果。指示程序运行方式，反映程序运行结果。例例. . 某机的某机的PSWPSWPCPC微命令微命令发生器发生器微命令序列微命令序列I/OI/O状态状态控制台信息控制台信息运行
17、状态运行状态译译码码. PSWPSW 时序时序 IRIR地址形成地址形成OPOPD寻寻来自来自M送送M或或ALU+n送送M微命令微命令发生器发生器PCPC IRIR PSWPSW工作方式工作方式 优先级优先级 T T N Z V CN Z V C15 12 11 8 7 6 5 4 3 2 1 015 12 11 8 7 6 5 4 3 2 1 0C=1 C=1 进位进位 V=1 V=1 溢出溢出Z=1 Z=1 结果为结果为0 0N=1 N=1 结果为负结果为负T=1, T=1, 执行跟踪程序执行跟踪程序（1 1）条件码）条件码反映程序运行结果反映程序运行结果工作方式工作方式 优先级优先级 T
18、 N Z V CT N Z V C15 12 11 8 7 6 5 4 3 2 1 015 12 11 8 7 6 5 4 3 2 1 0（2 2）跟踪标志）跟踪标志为程序查错设置的断点标志为程序查错设置的断点标志T T。程序优先级高于外部优先级，程序优先级高于外部优先级，不响应不响应程序优先级低于外部优先级，可响应程序优先级低于外部优先级，可响应用户方式：用户方式：禁止程序执行某些指令禁止程序执行某些指令核心方式：核心方式：允许程序执行所有指令允许程序执行所有指令（3 3）优先级）优先级为现行程序赋予优先级别，以决定是否为现行程序赋予优先级别，以决定是否响应外部中断请求。响应外部中断请求。工
19、作方式工作方式 优先级优先级 T N Z V CT N Z V C15 12 11 8 7 6 5 4 3 2 1 015 12 11 8 7 6 5 4 3 2 1 0（4 4）工作方式）工作方式规定程序的特权级。规定程序的特权级。PSWPSW在在CPUCPU中，反中，反映程序运行状态；映程序运行状态；控制控制/ /状态字在状态字在接口中接口中, ,反映反映CPUCPU命令、设备状态。命令、设备状态。E.E.时序系统时序系统功能：功能： 控制操作时间和操作时刻。控制操作时间和操作时刻。PCPC微命令微命令发生器发生器微命令序列微命令序列I/OI/O状态状态控制台信息控制台信息运行状态运行状态
20、译译码码. PSWPSW 时序时序 IRIR地址形成地址形成OPOPD寻寻来自来自M送送M或或ALU+n送送M微命令微命令发生器发生器PCPC IRIR PSWPSW 时序时序振荡器振荡器分频器分频器时钟脉冲时钟脉冲工作脉冲工作脉冲时钟周期时钟周期( (节拍节拍) )产生电位产生电位型微命令，型微命令，控制操作控制操作时间段时间段产生脉冲型产生脉冲型微命令，控微命令，控制定时操作制定时操作 a. a.取指令取指令PCPCPCPC微命令微命令发生器发生器微命令序列微命令序列I/OI/O状态状态控制台信息控制台信息运行状态运行状态译译码码. PSWPSW 时序时序 IRIR地址形成地址形成OPOP
21、D寻寻来自来自M送送M或或ALU+n送送M微命令微命令发生器发生器PCPC IRIR PSWPSW 时序时序(2) (2) 控制器工作过程控制器工作过程地址地址M M指令指令IRIR 、译码译码( (OPOP、寻址方式寻址方式) )（PC+nPC+n）PCPCb.b.取数取数( (按寻址方式按寻址方式) )立立: :PCPC微命令微命令发生器发生器微命令序列微命令序列I/OI/O状态状态控制台信息控制台信息运行状态运行状态译译码码. PSWPSW 时序时序 IRIR地址形成地址形成OPOPD寻寻来自来自M送送M或或ALU+n送送M微命令微命令发生器发生器PCPC IRIR PSWPSW 时序时
22、序指令指令操作数操作数有效地址有效地址M M, ,取数取数R R, ,取数取数直直: :寄存器号寄存器号间间: :间接地址间接地址M,M,取有效地址取有效地址寄存器号寄存器号R R, ,取有效地址取有效地址变变: :形式地址形式地址变址量变址量运运算算器器计算有效计算有效地址地址c.c.执行执行( (按操作码按操作码) )PCPC微命令微命令发生器发生器微命令序列微命令序列I/OI/O状态状态控制台信息控制台信息运行状态运行状态译译码码. PSWPSW 时序时序 IRIR地址形成地址形成OPOPD寻寻来自来自M送送M或或ALU+n送送M微命令微命令发生器发生器PCPC IRIR PSWPSW
23、时序时序结果结果存储器存储器/ /寄存器寄存器操作数操作数运算器运算器操作数操作数3.4.23.4.2CPU的组成的组成(3)(3)组合逻辑控制方式的优缺点及应用组合逻辑控制方式的优缺点及应用 产生微命令的速度较快。产生微命令的速度较快。a.a.优缺点优缺点 设计不规整，设计效率较低；设计不规整，设计效率较低； 控制器核心结构零乱，不便于检查和调试。控制器核心结构零乱，不便于检查和调试。 不易修改、扩展指令系统功能。不易修改、扩展指令系统功能。b b. .应用场合应用场合 用于高速计算机，或小规模计算机。用于高速计算机，或小规模计算机。3.4.23.4.2CPU的组成的组成2. 2. 微程序控
24、制器微程序控制器（3 3） 微程序事先存放在控制存储器中，执微程序事先存放在控制存储器中，执行机器指令时再取出。行机器指令时再取出。（1 1） 若干微命令编制成若干微命令编制成一条微指令一条微指令，控制，控制实现实现一步操作一步操作；（2 2） 若干微指令组成若干微指令组成一段微程序一段微程序，解释执，解释执行行一条机器指令一条机器指令；3.4.23.4.2CPU的组成的组成六六. CPU内部数据通路结构内部数据通路结构 1.1.单组内总线、分立寄存器结构单组内总线、分立寄存器结构特点：分立寄存器、特点：分立寄存器、1 1组组单向数据总线、单向数据总线、ALUALU是数是数据传送中枢据传送中枢
25、移位器移位器选择器选择器选择器选择器R0 RnR0 RnR0RnALU内总线内总线3.4.23.4.2CPU的组成的组成 2. 2. 单组内总线、集成寄存器结构单组内总线、集成寄存器结构特点：集成寄存器组、特点：集成寄存器组、1 1组双向数据总线、组双向数据总线、ALUALU输入端设锁存器输入端设锁存器移位器移位器锁存器锁存器锁存器锁存器ALU内总线内总线 R0 Rn3.4.23.4.2CPU的组成的组成 3. 3. 多组内总线结构多组内总线结构特点：有数据总线、控制总线、地址总线等特点：有数据总线、控制总线、地址总线等移位器移位器加法器加法器乘除器乘除器寄存器寄存器段单元段单元页单元页单元地
26、址地址驱动器驱动器双工双工收发器收发器译码与译码与排序控制排序控制ROM指令指令预译码预译码指令指令队列队列3232位有效地址总线位有效地址总线内部控制总线内部控制总线实际地址总线实际地址总线3232位位指令预取指令预取ALUALU总线总线控制器控制器运运算算器器 地址地址 控制控制 数据数据3.3.5 时序控制方式与时序系统时序控制方式与时序系统在时序方面需要考虑的三个问题：在时序方面需要考虑的三个问题：1. 操作与时序信号之间的关系，即操作与时序信号之间的关系，即时时序控制方式序控制方式。2. 指令之间的衔接方式。指令之间的衔接方式。3. 如何形成所需的时序信号，即如何形成所需的时序信号，
27、即时序时序系统系统。3.3.5.1.1时序控制方式时序控制方式 时序控制方式是指操作与时序信号之间采时序控制方式是指操作与时序信号之间采取何种关系。就处理思想可分为取何种关系。就处理思想可分为同步控制同步控制和和异步控制异步控制两大类。两大类。 一一. 同步控制方式同步控制方式各项操作受统一时序控制。各项操作受统一时序控制。：2.2.特点：特点：（1 1）时间分配：）时间分配：将操作时间划分为时间长度固将操作时间划分为时间长度固定的时钟周期，每个时钟周期完成一步操作，定的时钟周期，每个时钟周期完成一步操作，例如一次相加。例如一次相加。各项操作受各项操作受统一时序统一时序控制。控制。3.3.5.
28、1.1时序控制方式时序控制方式 （3 3）各部件间的协调：）各部件间的协调：各部件间的传送一般各部件间的传送一般由由CPUCPU统一控制。统一控制。3.3.优缺点：优缺点：优：时序关系简单，时序划分规整，控制简单优：时序关系简单，时序划分规整，控制简单。缺：时间安排上有浪费。缺：时间安排上有浪费。 （2 2）同步定时：）同步定时：许多操作需要严格地同步定时。许多操作需要严格地同步定时。3.3.5.1.1时序控制方式时序控制方式二二. 异步控制方式异步控制方式：（申请、响应、询问、回答）（申请、响应、询问、回答）2.2.特点：特点：在异步控制所涉及的范围内，没有统一的时钟周期划在异步控制所涉及的
29、范围内，没有统一的时钟周期划分与同步定时脉冲；各操作间的衔接和各部件之间的分与同步定时脉冲；各操作间的衔接和各部件之间的信息交换采用异步应答方式。信息交换采用异步应答方式。各项操作按其需要选择不同的时间，不受统一的时钟周各项操作按其需要选择不同的时间，不受统一的时钟周期（节拍）的约束；各操作之间的衔接与各部件之间的期（节拍）的约束；各操作之间的衔接与各部件之间的信息交换采取应答方式。信息交换采取应答方式。3.3.5.1.1时序控制方式时序控制方式 主设备主设备：申请并掌握总线权的设备。申请并掌握总线权的设备。总线总线主主从从 从设备：从设备：响应主设备请求的设备。响应主设备请求的设备。发发/
30、/接接接接/ /发发1 1）主设备向从设备提出询问，即向从设备提出传输要求。）主设备向从设备提出询问，即向从设备提出传输要求。2 2）从设备回答准备好。）从设备回答准备好。 3 3）进行数据传送。）进行数据传送。4 4）传送完毕，主设备释放对总线的控制。）传送完毕，主设备释放对总线的控制。应答过程：应答过程：3.3.5.1.1时序控制方式时序控制方式： 时间安排紧凑、合理；时间安排紧凑、合理； 控制复杂。控制复杂。4.4.实际应用时：实际应用时： 在在CPUCPU或设备内部用同步方式；或设备内部用同步方式； 在设备之间可以用同步或异步方式。在设备之间可以用同步或异步方式。3.3.5. .2 同
31、步控制的时序系统同步控制的时序系统1. 时序划分层次时序划分层次多级时序多级时序（1）指令周期）指令周期 读取并执行一条指令所需的时间，称为一个指令读取并执行一条指令所需的时间，称为一个指令周期。（不将指令周期视为时序系统的一级周期。（不将指令周期视为时序系统的一级）（2）CPU工作周期（机器周期、基本周期）工作周期（机器周期、基本周期） 在指令周期中的某一工作阶段所需的时间，称为在指令周期中的某一工作阶段所需的时间，称为一个工作周期。一个工作周期。如：取指令、取源操作数、取目的操作数、执行等如：取指令、取源操作数、取目的操作数、执行等分别叫：取指周期、源周期、目的周期、执行周期等分别叫：取指
32、周期、源周期、目的周期、执行周期等3.3.5. .2 同步控制的时序系统同步控制的时序系统（3）时钟周期（节拍）时钟周期（节拍） 一个工作周期的操作需要分成几步完成，完成一步一个工作周期的操作需要分成几步完成，完成一步操作所需的时间称为一个时钟周期（又称为一拍）。操作所需的时间称为一个时钟周期（又称为一拍）。 是时序系统中最基本的时间分段。是时序系统中最基本的时间分段。（4）定时脉冲）定时脉冲 是节拍的控制脉冲，是节拍的控制脉冲，是时序系统中最基本的单位是时序系统中最基本的单位。 例如：可在每个时钟周期的末尾发一个定时脉冲，例如：可在每个时钟周期的末尾发一个定时脉冲，上升沿作打入（或传送），下
33、降沿作周期切换。上升沿作打入（或传送），下降沿作周期切换。3.3.5. .2 同步控制的时序系统同步控制的时序系统2. 多级时序划分举例多级时序划分举例（1）二级时序）二级时序指令周期指令周期时钟周期时钟周期0时钟周期时钟周期n-工作脉冲工作脉冲-工作脉冲工作脉冲微程序控制器中用微程序控制器中用（2）三级时序）三级时序指令周期指令周期工作周期工作周期0工作周期工作周期m-工作脉冲工作脉冲-工作脉冲工作脉冲组合逻辑控制器中用组合逻辑控制器中用时钟周期时钟周期0时钟周期时钟周期n3.3.5. .2 同步控制的时序系统同步控制的时序系统3. 多级时序的形成多级时序的形成mpT0T1ii+1i+2取指
34、取指取数取数执行执行3.3.5. .2 同步控制的时序系统同步控制的时序系统u总线周期总线周期: 指经总线传送一次数据所用的时间指经总线传送一次数据所用的时间,传送传送操作包括送地址、读操作包括送地址、读/写等。写等。 一个总线周期通常包含几个时钟周期。一个总线周期通常包含几个时钟周期。3.3.6 主机与外部的数据通路主机与外部的数据通路与信息传送控制方式与信息传送控制方式3.3.6.1 6.1 主机与外围设备间的连接方式主机与外围设备间的连接方式一一. .辐射型（星型）辐射型（星型） 主机主机I/OI/OI/OI/OI/OI/O早期：不易扩展早期：不易扩展 主机主机 接口接口 接口接口I/O
35、I/OI/OI/OI/OI/O现在：便于扩展现在：便于扩展 主机主机 接口接口 接口接口I/OI/O I/OI/O I/OI/O便于扩展便于扩展总线总线 主机主机 通道通道 通道通道I/OI/OI/OI/OI/OI/O并行能力并行能力提高提高3.3.6.2 信息传送的控制方式信息传送的控制方式用用I/OI/O指令编程实现信息传送。指令编程实现信息传送。（程序查询）（程序查询）1. 1. 主机状态主机状态 （程序组织）（程序组织）这种方式又称为这种方式又称为查询查询-等待等待-执行执行方式。方式。 启动启动I/OI/O设备设备 I/O I/O准备好？准备好？N NY Y执行执行I/0I/0指令指
36、令 进行数据传送进行数据传送3.3.6.2 信息传送的控制方式信息传送的控制方式 2. 2. 外设状态外设状态空闲空闲工作工作结束结束启动启动完成一完成一次工作次工作调用完调用完再请求再请求000001011010空闲：空闲：调用前，调用前，设备不工作；设备不工作；结束：结束：调用后，设备调用后，设备完成工作。完成工作。在接口中设在接口中设置置状态状态字表字表示这些状态。示这些状态。3.3.6.2 信息传送的控制方式信息传送的控制方式硬件开销小；硬件开销小；实时处理能力差实时处理能力差, ,并行程度低并行程度低。对对CPUCPU效率要求不高的场合，效率要求不高的场合， 或诊断、或诊断、 调试过
37、程。调试过程。3.3.6.2 信息传送的控制方式信息传送的控制方式二二. . 程序中断方式程序中断方式查询：查询：程序程序并行操作并行操作主机主机外设外设空闲空闲启动启动等待等待工作工作程序程序交换数据交换数据中断中断：主机主机程序程序外设外设空闲空闲启动启动工作工作程序程序请求请求中断程序中断程序交换数据交换数据程序程序3.3.6.2 信息传送的控制方式信息传送的控制方式 CPU CPU暂时中止现行程序的执行，转去执行暂时中止现行程序的执行，转去执行为某个随机事态服务的为某个随机事态服务的中断处理程序中断处理程序。处。处理完毕后自动恢复原程序的执行。理完毕后自动恢复原程序的执行。CPUCPU
38、内设置允内设置允许中断标志许中断标志=1 =1 允许响应中断允许响应中断（开中断）（开中断）=0 =0 不允许响应中断不允许响应中断（关中断）（关中断）3.3.6.2 信息传送的控制方式信息传送的控制方式 开中断开中断 一条指令结束一条指令结束 时有中断请求？时有中断请求？N NY Y继续原程序继续原程序 启动外设启动外设执行中断执行中断服务程序服务程序继续原程序继续原程序响应响应返回返回响应响应逻辑逻辑CPUCPU禁止禁止/ /允许设备请求允许设备请求设备工作完成设备工作完成用于中、低速用于中、低速I/OI/O操作或处理复杂随机事态。操作或处理复杂随机事态。判优判优逻辑逻辑请求请求逻辑逻辑屏
39、蔽屏蔽逻辑逻辑非屏蔽非屏蔽CPUCPU送屏蔽字送屏蔽字( (动态改变设备优先级动态改变设备优先级) )设备提出请求设备提出请求判别设备优先级判别设备优先级CPUCPU响应请求，并转相响应请求，并转相应服务程序入口应服务程序入口注意区分注意区分CPUCPU对请求的对请求的屏蔽屏蔽和对请求的和对请求的响应响应。送屏蔽字送屏蔽字开开/ /关中断关中断3.3.6.2 信息传送的控制方式信息传送的控制方式三三. . 直接存储器存取（直接存储器存取（DMADMA）方式方式直接依靠硬件实现主存与直接依靠硬件实现主存与I/OI/O间的数据传送，间的数据传送，传送期间不需传送期间不需CPUCPU程序干预。程序干
40、预。1)1)I/OI/O与与主存主存，而不是，而不是I/OI/O与与CPUCPU或或I/OI/O与与主机主机。2)2)早期由早期由CPUCPU控制传送；控制传送； 现在由现在由DMADMA控制器控制器控制传送，控制传送， DMADMA控制器接管总线权控制器接管总线权 传送完毕再交还总线权。传送完毕再交还总线权。3)3)传送期间只要传送期间只要CPUCPU不访存，可并行操作。不访存，可并行操作。4)4)传送前和传送后需要程序干预传送前和传送后需要程序干预3.3.6.2 信息传送的控制方式信息传送的控制方式2.2.DMADMA初始化初始化CPUCPU向向DMADMA控制器送出三个信息：控制器送出三
41、个信息：1)1)控制字。包括操作类型和外设的有关寻址信息。控制字。包括操作类型和外设的有关寻址信息。 控制传送方向控制传送方向2)2)主存储器缓冲区首址。主存储器缓冲区首址。 提供主存地址提供主存地址3)3)交换量（信息传送量）。交换量（信息传送量）。 控制传送次数控制传送次数3.3.DMADMA流程：流程： 启动外设启动外设 一个总线周期结一个总线周期结束时有束时有DMADMA请求？请求？N NY Y 继续程序继续程序传送操作类型、主传送操作类型、主 存首址、交换量、存首址、交换量、 外设寻址信息外设寻址信息一次一次DMADMA传送传送 地址地址+1 +1 交换量交换量-1-1 一条指令结束
42、一条指令结束时有中断请求？时有中断请求？中断处理中断处理Y Y交换量交换量=0=0？N NY Y申请中断申请中断N NN N成组方式成组方式单字方式单字方式aa响应响应主程序主程序实现初始化。实现初始化。三个阶段：三个阶段：程序准备：程序准备：DMADMA传送：传送：善后处理：善后处理：4. 4. 应用场合应用场合用于高速、简单、批量数据用于高速、简单、批量数据传送。传送。硬件硬件实现实现M MI/OI/O。中断处理程序中断处理程序判断传送的正误。判断传送的正误。DMADMA与中断的相同点：与中断的相同点：能响应随机请求；可并行操作。能响应随机请求；可并行操作。DMADMA与中断的不同点：与中断的不同点：一条指令结束时响应请求。一条指令结束时响应请求。事态；事态；程序切换程序切换中断：用程序实现中、低速中断：用程序实现中、低速I/OI/O传送；能处理复杂传送；能处理复杂 DMADMA：用硬件实现高速、简单用硬件实现高速、简单I/OI/O传送；一个总线传送；一个总线 周期结束时响应请求。周期结束时响应请求。 总线权切换总线权切换
