《数字逻辑设计及应用复习课》由会员分享，可在线阅读，更多相关《数字逻辑设计及应用复习课（28页珍藏版）》请在金锄头文库上搜索。
1、数字逻辑设计及应用复习课数字逻辑设计及应用复习课o试卷构成：试卷构成：n1 填空（填空（12224分）分）n2逻辑函数化简（逻辑函数化简（2612分）分）n3,4,5,6,7分析设计题（分析设计题（52分）分）n8Verilog 设计（设计（11212分）分）1o掌握常用二掌握常用二-十、二十、二-八、二八、二-一十六进制的转一十六进制的转换换o掌握基本逻辑运算，原码，反码，补码掌握基本逻辑运算，原码，反码，补码o各种常见编码，各种常见编码，8421码等码等o各种基本逻辑运算各种基本逻辑运算1.1.数字逻辑基础数字逻辑基础2课后练习课后练习o1.3.131 1、熟悉逻辑代数常用基本定律、恒等式
2、熟悉逻辑代数常用基本定律、恒等式和规则。反演律等和规则。反演律等2 2、掌握逻辑代数的变换和卡诺图化简法；、掌握逻辑代数的变换和卡诺图化简法；2 .逻辑代数与硬件描述语言基础逻辑代数与硬件描述语言基础4o2.1.4 用代数法化简下列各式用代数法化简下列各式(3)o解：解：52.2.3 用卡诺图化简下列各式（用卡诺图化简下列各式（6） 61、熟熟练练掌掌握握基基本本逻逻辑辑门门（与与、或或、与与非非、或或非非、异异或或门门）、三态门、三态门、OD门（门（OC门）和传输门的逻辑功能。门）和传输门的逻辑功能。2 2、正负逻辑的相关关系、正负逻辑的相关关系3. 逻辑门电路逻辑门电路73.5.1 正负逻
3、辑问题正负逻辑问题1. 1. 正负逻辑的规定正负逻辑的规定 0 01 1 1 10 0正逻辑正逻辑负逻辑负逻辑3.5 逻辑描述中的几个问题逻辑描述中的几个问题正逻辑体制正逻辑体制: :将高电平用逻辑将高电平用逻辑1 1表示，低电平用逻辑表示，低电平用逻辑0 0表示表示负逻辑体制负逻辑体制: :将高电平用逻辑将高电平用逻辑0 0表示，低电平用逻辑表示，低电平用逻辑1 1表示表示8 A B L 1 1 0 1 0 0 0 1 0 0 0 1 _与非门与非门A B L 0 0 1 0 1 1 1 0 1 1 1 0 某电路输入与输出电平表某电路输入与输出电平表A B L L L H L H H H
4、L H H H L 采用正逻辑采用正逻辑_或非门或非门采用负逻辑采用负逻辑与非与非 或非或非负逻辑负逻辑 正逻辑正逻辑2. 正负逻辑等效正负逻辑等效变换变换 与与 或或非非 非非91.熟练掌握组合逻辑电路的分析方法和设计方法熟练掌握组合逻辑电路的分析方法和设计方法数字电路的分类，时序逻辑电路与组合逻辑电路的区数字电路的分类，时序逻辑电路与组合逻辑电路的区别别2.掌握编码器、译码器掌握编码器、译码器(138)、数据选择器、数据选择器(151)、数值、数值比较器和加法器的逻辑功能及其应用；比较器和加法器的逻辑功能及其应用；3.学会阅读学会阅读MSI器件的功能表，并能根据设计要求完器件的功能表，并能
5、根据设计要求完成电路的正确连接。成电路的正确连接。 4 组合逻辑电路组合逻辑电路104.4.6 用译码器用译码器74HC138和适当的逻辑门和适当的逻辑门实现函数实现函数F=11用一片用一片74HC138实现函数实现函数首先将函数式变换为最小项之和的形式首先将函数式变换为最小项之和的形式在译码器的输出端加一个与非门，即可实现给定的组合在译码器的输出端加一个与非门，即可实现给定的组合逻辑函数逻辑函数.124.4.21 应用应用74HC151实现如下逻辑实现如下逻辑函数函数 13图 4-22 例4 - 6之逻辑图 需要注意的是，因为函数F中各最小项的标号是按A、B、C的权为4、2、1写出的，因此A
6、、B、C必须依次加到A2、A1、 A0端。 141、掌握锁存器、触发器的电路结构和工作原理、掌握锁存器、触发器的电路结构和工作原理2、熟练掌握、熟练掌握SR触发器、触发器、JK触发器、触发器、D触发器及触发器及T 触发器的逻辑功能触发器的逻辑功能3、正确理解锁存器、触发器的动态特性、正确理解锁存器、触发器的动态特性5 锁存器和触发器锁存器和触发器152、熟练掌握时序逻辑电路的分析方法、熟练掌握时序逻辑电路的分析方法1、熟练掌握时序逻辑电路的描述方式及其相互转换。、熟练掌握时序逻辑电路的描述方式及其相互转换。3、熟练掌握时序逻辑电路的设计方法、熟练掌握时序逻辑电路的设计方法4、熟练掌握典型时序逻
7、辑电路计数器、寄存器、移位、熟练掌握典型时序逻辑电路计数器、寄存器、移位寄存器的逻辑功能及其应用。寄存器的逻辑功能及其应用。6 . 时序逻辑电路的分析与设计时序逻辑电路的分析与设计16习题习题o计数器的进制（模）与触发器个数的关系，计数器的进制（模）与触发器个数的关系，编码位数与编码总数的关系编码位数与编码总数的关系o161组成的计数器的分析（状态图）与判断组成的计数器的分析（状态图）与判断（几进制）（几进制）17(1) 异步二进制计数器异步二进制计数器-4位异步二进制加法计数器位异步二进制加法计数器 工作原理工作原理1、 二进制计数器二进制计数器18结论结论: 计数器的功能：不仅可以计数也可
8、作为分频器计数器的功能：不仅可以计数也可作为分频器。19如考虑每个触发器都有如考虑每个触发器都有1tpd的延时，电路会出现什么问题？的延时，电路会出现什么问题？异步计数脉冲的最小周期异步计数脉冲的最小周期 Tmin=n tpd。（。（n为位数）为位数） 206.2.5 分析图所示同步时序电路，写出各触发分析图所示同步时序电路，写出各触发器的激励方程、电路的状态方程组和输出方程，器的激励方程、电路的状态方程组和输出方程，画出状态表和状态图。画出状态表和状态图。2174LVC161逻辑功能表逻辑功能表输 入入输 出出清零清零 预置置使能使能时钟预置数据置数据输入入计 数数进位位CEPCETCPD3
9、D2D1D0Q3Q2Q1Q0TCLLLLLLHLD3D2D1D0D3D2D1D0*HHL保保持持*HHL保保持持*HHHH计数数*CR的作用？的作用？PE的作用？的作用？22例例6.5.1 试用试用74LVC161构成模构成模216的同步二进制计数器。的同步二进制计数器。23使用使用VERILOG HDL完成同步完成同步9进制计数器设计进制计数器设计module m9 (CP,CR,Q);/模块名（端口）模块名（端口）input CP,CR; /定义输入信号定义输入信号output 3:0 Q; /定义输出信号定义输出信号reg 3:0 Q; /数据类型说明数据类型说明 always (pos
10、edge CP or negedge CR) /定义触发条件定义触发条件if (CR) Q=4b1000) Q=4b0000; /定义计数范围定义计数范围else Q=Q+1b1; /定义计数过程定义计数过程end endmodule 247.存储器、复杂可编程逻辑器 和现场可编程门阵列掌握半导体存储器字、位、存储容量、地址、等基本概念。252 2、掌掌握握由由555555定定时时器器组组成成的的多多谐谐、单单稳稳、施施密密特特触触发发器器的的电电路路、工工作作原原理理及及外外接接参参数数及及电电路路指指标标的的计计算。算。1 1、正确理解多谐振荡器、单稳态触发器、施密特触、正确理解多谐振荡器、单稳态触发器、施密特触发器的电路组成及工作原理。发器的电路组成及工作原理。8 脉冲波形的变换与产生脉冲波形的变换与产生26oDA转换与参考值的关系转换与参考值的关系oAD转换器的分类方法转换器的分类方法9 模数与数模转换器模数与数模转换器积分型、逐次逼近型、并行比较型/串并行型、-调制型、电容阵列逐次比较型压频变换型 2728
