《十章模拟IO接口》由会员分享，可在线阅读，更多相关《十章模拟IO接口（97页珍藏版）》请在金锄头文库上搜索。
1、第十章第十章 模拟模拟I/O接口接口10.0 10.0 概述概述10.1 10.1 DACDAC及其与及其与MPUMPU的接口的接口10.2 10.2 ADCADC及其与及其与MPUMPU的接口的接口10.0 10.0 概概 述述q模拟模拟I/OI/O接口接口是模拟输入接口是模拟输入接口/ /模拟输出接口的模拟输出接口的 简称。简称。 模拟输入接口也即模拟模拟输入接口也即模拟/ /数字转换器数字转换器( (ADC,A/DADC,A/D转转换器换器) )接口。接口。 模拟输出接口也即数字模拟输出接口也即数字/ /模拟转换器模拟转换器( (DAC,D/ADAC,D/A转转换器换器) )接口。接口。
2、qA/DA/D、D/AD/A转换器及其与计算机的接口在计算机转换器及其与计算机的接口在计算机 测控系统中的测控系统中的重要性重要性2q模拟模拟I/OI/O接口在计算机测控系统中的接口在计算机测控系统中的应用示例应用示例：310.1 10.1 DACDAC及其与及其与MPUMPU的接口的接口q D/A D/A转换器原理转换器原理q DAC DAC的基本参数的基本参数q 典型的典型的DACDAC集成芯片集成芯片q DAC DAC芯片与芯片与MPUMPU接口技术接口技术10.1.1 10.1.1 D/AD/A转换器原理转换器原理 DAC DAC是一种把二进制数字信号转换成模拟信号是一种把二进制数字信
3、号转换成模拟信号( (电电压或电流压或电流) )的电路。的电路。DACDAC按转换原理不同按转换原理不同, ,可分为：可分为：权电阻权电阻DACDACT T型电阻型电阻DACDAC倒倒T T型电阻型电阻DACDAC变形权电阻变形权电阻DACDAC权电流权电流DACDAC电容型电容型DACDACv电路结构上均由电压源、解码电路结构上均由电压源、解码 网络、运放和数据缓冲器组成。网络、运放和数据缓冲器组成。v解码网络各不相同。解码网络各不相同。v以以T T型和倒型和倒T T型电阻型电阻DACDAC在集在集 成产品中应用较多。成产品中应用较多。510.1.1 10.1.1 D/AD/A转换器原理转换
4、器原理1.1.T T型电阻解码网络型电阻解码网络DACDACq结构特点：结构特点：v解码网络上方任一节点解码网络上方任一节点A A、B B、C C、D D都由三条支路相交而都由三条支路相交而成，而且从任一节点向三条支路看过去的等效电阻都为成，而且从任一节点向三条支路看过去的等效电阻都为2 2R R；v从任一开关从任一开关SiSi向上看过去的等效电阻都为向上看过去的等效电阻都为3 3R R。 此特点使得任一开关支路流进某节点的电流都等分此特点使得任一开关支路流进某节点的电流都等分为二，从该节点的另外两条支路流出去。为二，从该节点的另外两条支路流出去。610.1.1 10.1.1 D/AD/A转换
5、器原理转换器原理qT T型电阻型电阻DACDAC的转换原理：的转换原理：输出电流输出电流i i0 0与与D D3 3D D0 0位产生的输出电流分量有如下关系：位产生的输出电流分量有如下关系：i i0 0=i=i0303+i+i0202+i+i0101+i+i0000从上述结构特点可直接分析推出：从上述结构特点可直接分析推出：( (经经1 1次二等分到输出支路）次二等分到输出支路）( (经经2 2次二等分到输出支路）次二等分到输出支路）( (经经3 3次二等分到输出支路）次二等分到输出支路）( (经经4 4次二等分到输出支路）次二等分到输出支路）710.1.1 10.1.1 D/AD/A转换器
6、原理转换器原理所以所以进一步得到输出电压进一步得到输出电压V V0 0: :810.1.1 10.1.1 D/AD/A转换器原理转换器原理推广到一般情况，当输入数字量为推广到一般情况，当输入数字量为n n位时，则有：位时，则有：当当R Rf f=3R=3R时时以上两式表明以上两式表明: :v输出电流输出电流i i0 0和输出电压和输出电压V V0 0都与输入二进制数都与输入二进制数 D Dn n_1_1D Dn_2n_2DD0 0的大小成正比，可见实现了从的大小成正比，可见实现了从 数字量到模拟量的转换。数字量到模拟量的转换。vi i0 0和和V V0 0除与输入数字量大小成正比外，还与除与输
7、入数字量大小成正比外，还与R R、 R Rf f和和V VR R有关，通过调节它们可实现零和满刻度有关，通过调节它们可实现零和满刻度 值调整。但在集成值调整。但在集成DACDAC中主要是调中主要是调V VR R 。910.1.1 10.1.1 D/AD/A转换器原理转换器原理qT T型电阻型电阻DACDAC的优缺点的优缺点v主要优点：主要优点：D/AD/A转换的结果转换的结果V Vo o只与电阻的比值只与电阻的比值 有关，而不取决于电阻的绝对值。有关，而不取决于电阻的绝对值。这为集成单元的制作提供了很大方便。这为集成单元的制作提供了很大方便。v主要缺点：主要缺点：各位数码变化引起的电压变化到达
8、各位数码变化引起的电压变化到达 “ “运放运放”输入端的时间明显不相同。输入端的时间明显不相同。 这样这样, ,在输入数字量变化的动态过程中可能在输入数字量变化的动态过程中可能 在输出端产生很大的尖峰脉冲，从而带来较大的在输出端产生很大的尖峰脉冲，从而带来较大的 动态误差，影响动态误差，影响DACDAC的转换精度和转换速度。的转换精度和转换速度。1010.1.1 10.1.1 D/AD/A转换器原理转换器原理2.2.倒倒T T型电阻解码网络型电阻解码网络DACDAC-是对是对T T型电阻解码网络型电阻解码网络DACDAC的改进的改进1110.1.1 10.1.1 D/AD/A转换器原理转换器原
9、理q结构特点：结构特点：v无论无论SiSi接接1 1或接或接0,0,对应支路的电流对应支路的电流IiIi都恒定不变都恒定不变 ( (或者流入地，或者流入虚地或者流入地，或者流入虚地)。v从右边向任一节点从右边向任一节点( (A A、B B、C C、D)D)看过去，等效电看过去，等效电 阻均为阻均为R R，且两支路电阻都等于且两支路电阻都等于2 2R R。可见可见VRVR产生的产生的 电流电流I I每经一个节点即平均分流一次。每经一个节点即平均分流一次。v电阻网络中各支路的电流都直接流入电阻网络中各支路的电流都直接流入“运放运放”输输 入端，相互间不存在传输时间差，所以转换速入端，相互间不存在传
10、输时间差，所以转换速 度较快，动态过程中输出端的尖峰脉冲较小。度较快，动态过程中输出端的尖峰脉冲较小。1210.1.1 10.1.1 D/AD/A转换器原理转换器原理q倒倒T T型电阻型电阻DACDAC的转换原理：的转换原理：1310.1.1 10.1.1 D/AD/A转换器原理转换器原理推广到推广到n n位转换器，则有：位转换器，则有：同样可见同样可见: :v输出的模拟信号输出的模拟信号i i0 0和和V V0 0与输入的数字信号的大与输入的数字信号的大 小成正比，从而实现了从数字量到模拟量的转换。小成正比，从而实现了从数字量到模拟量的转换。vi i0 0和和V V0 0除与输入数字量大小成
11、正比外，还与除与输入数字量大小成正比外，还与R R、 R Rf f和和V VR R有关。实际中常通过调节有关。实际中常通过调节V VR R（有时还有有时还有 R Rf f）来实现零和满刻度值调整。来实现零和满刻度值调整。当当R Rf f=R=R时时1410.1.2 10.1.2 DACDAC的基本参数的基本参数精度参数精度参数速度参数速度参数分辨率分辨率151. 1. 精度参数精度参数-用于表明用于表明D/AD/A转换的精确程度转换的精确程度, ,一般用误一般用误 差大小表示。差大小表示。 精度特性常以满量程电压精度特性常以满量程电压V VFSFS的百分数或以最低的百分数或以最低有效位有效位L
12、SBLSB的分数形式给出，有时也用二进制位数的的分数形式给出，有时也用二进制位数的形式给出。如：形式给出。如：精度为精度为0.1%0.1%指最大误差为指最大误差为V VFSFS的的0.1%0.1%。n n位位DACDAC的精度为的精度为1/21/2LSBLSB指最大误差为指最大误差为 1/21/21/21/2n nV VFSFS=1/2=1/2n+1n+1V VFSFS。精度为精度为n n位位指最大误差为指最大误差为1/21/2n nV VFSFS。1610.1.2 10.1.2 DACDAC的基本参数的基本参数2.2.速度参数速度参数-主要是建立时间或转换时间。主要是建立时间或转换时间。 通
13、常指输入数字量为满刻度值时，从通常指输入数字量为满刻度值时，从输入加上到输出模拟量达到满刻度值或满输入加上到输出模拟量达到满刻度值或满刻度值的某一百分比刻度值的某一百分比( (如如90%)90%)所需的时间。所需的时间。173.3.分辨率分辨率-表示表示DACDAC对微小模拟信号的分辨能力，对微小模拟信号的分辨能力， 是数字输入量的最低有效位是数字输入量的最低有效位( (LSB)LSB)所对所对 应的模拟值。应的模拟值。 分辨率通常用二进制位数表示，对于一个分辨率通常用二进制位数表示，对于一个n n位位DACDAC，其分辨能力为满量程其分辨能力为满量程V V0 0或或I I0 0的的1/21/
14、2n n 。 精度取决于构成转换器的各个部件的误差和精度取决于构成转换器的各个部件的误差和稳定性，而分辨率则取决于转换器的位数。稳定性，而分辨率则取决于转换器的位数。精度和分辨率的区别：精度和分辨率的区别：1810.1.3 10.1.3 典型的典型的DACDAC集成芯片集成芯片种类繁多种类繁多, ,功能、性能各异。功能、性能各异。 DACDAC芯片分类：芯片分类：片内无输入缓存器的片内无输入缓存器的DACDAC片内有单级输入缓存器的片内有单级输入缓存器的DACDAC片内有双级输入缓存器的片内有双级输入缓存器的DACDAC按片内有无按片内有无 缓存能力缓存能力并行输入并行输入DACDAC，串行输
15、入串行输入DACDAC，串串/ /并输入并输入DACDAC，按数字输按数字输 入方式入方式8 8位位DACDAC，分辨率高于分辨率高于8 8位的位的DACDAC，按位数按位数191. 1. DAC0832DAC083288位位R-2R TR-2R T型电阻解码网络芯片，转换结果以型电阻解码网络芯片，转换结果以一对差动电流一对差动电流I IO1O1和和I IO2O2输出。输出。10.1.3 10.1.3 典型的典型的DACDAC集成芯片集成芯片(1)(1)内部结构与外部引脚：内部结构与外部引脚：（MSBMSB）DIDI7 7DIDI6 6DIDI0 013131414151516164 45 5
16、6 67 7D DQ Q8 8位输入位输入寄存器寄存器LELE1 1D DQ Q（LSBLSB）1919ILEILE181817171 12 2CSCSWRWR1 1WRWR2 2XFERXFER1 12 23 38 8121211119 93 320201010V VR RI I0202I I0101R RfbfbAGNDAGNDV VCCCCDGNDDGNDD DD DQ QQ Q8 8位位DACDAC寄存器寄存器8 8位位D/AD/A转换器转换器R Rfbfb1515k kLELE2 22010.1.3 10.1.3 典型的典型的DACDAC集成芯片集成芯片(2)(2)应用说明应用说明
17、可工作于双缓冲方式可工作于双缓冲方式 这时要有两级写操作，为此要提供这时要有两级写操作，为此要提供2 2个端口地址个端口地址, ,译码后分别接到译码后分别接到CSCS和和XFERXFER端。端。 双缓冲工作方式的优越性：双缓冲工作方式的优越性： 可转换和接收并行工作可转换和接收并行工作, ,利于提高速度；利于提高速度； 适于需要多个模拟输出通道同时改变输出量的适于需要多个模拟输出通道同时改变输出量的应用场合。应用场合。21 这时应使一级缓存器使直通。通常使第二级这时应使一级缓存器使直通。通常使第二级DACDAC寄存器直通寄存器直通, ,即把即把WRWR2 2和和XFERXFER固定接地。固定接
18、地。 单缓冲方式下，数据只要一写入单缓冲方式下，数据只要一写入DACDAC芯片就芯片就立即进行数立即进行数/ /模转换模转换, ,省去一条输出指令。省去一条输出指令。 可工作于单缓冲方式可工作于单缓冲方式22这时得到的电压这时得到的电压V V0 0是单极性是单极性, ,极性与极性与V VR R相反：相反：R Rfbfb=3R=15K=3R=15KV VO O在在0 0V V之间变化。之间变化。10.1.3 10.1.3 典型的典型的DACDAC集成芯片集成芯片 DAC0832DAC0832直接输出的信号是模拟电流直接输出的信号是模拟电流I IO1O1、I IO2O2, , 为得到电压输出，应加
19、接一级运放：为得到电压输出，应加接一级运放：V VCCCCDBDB20209 91111121210103 38 8DACDAC08320832I IO1O1I IO2O2- -+ +A AV VO OV VR R23 如要输出双极性电压如要输出双极性电压, ,应于输出端引入一个偏应于输出端引入一个偏 移电路。移电路。 10.1.3 10.1.3 典型的典型的DACDAC集成芯片集成芯片方法一：方法一：在单极性电压输出后再增加一级反相比例在单极性电压输出后再增加一级反相比例 求和求和 运放运放 作为偏移电路。作为偏移电路。V VCCCC20209 91111121210103 38 8DACD
20、AC08320832DBDBV VR RI IO1O1I IO2O2- -+ +A A1 1V VO O R R2R2R2R2RV VO O- -+ +A A2 2通常有两种引入方法：通常有两种引入方法：24 运放运放A A2 2( (反相比例求和电路反相比例求和电路) )使使A A1 1的输出电压的输出电压V Vo o的的两倍与参考电压两倍与参考电压V VR R求和，即求和，即: :N80HN80H时时 V VO O00N80HN80H时时 V VO O0nmn时的时的m m位位DACDAC与与n n位位MPUMPU的接口的接口 这时要采用两级缓冲寄存器。具体接口方法又这时要采用两级缓冲寄存
21、器。具体接口方法又有两种有两种( (以以1212位位DACDAC和和8 8位位MPUMPU为例为例):): 每级用两个锁存器每级用两个锁存器10.1.4 10.1.4 DACDAC芯片与芯片与MPUMPU接口技术接口技术MPUMPUD D7 7D D0 0ABAB CBCB端口端口译码译码D D7 7D D0 0D3D3D0D0锁存器锁存器（1 1）锁存器锁存器（3 3）锁存器锁存器（2 2）锁存器锁存器（4 4）或或D D0 0D D3 31212位位DACDAC或或D D4 4D D1111D D7 7D D0 0D D1111D D8 8V V0 033 低低8 8位经两级缓存位经两级缓
22、存, ,高高4 4位经一级缓存位经一级缓存( (反之也可反之也可) )10.1.4 10.1.4 DACDAC芯片与芯片与MPUMPU接口技术接口技术MPUMPUD D7 7D D0 0ABAB CBCB端口端口译码译码D D3 3D D0 0D D7 7D D0 0D D4 4锁存器锁存器（1 1）锁存器锁存器（3 3）锁存器锁存器（2 2）选通选通1212位位DACDACD D7 7D D0 0D D8 8D D1111V V0 034 一般一般8 8位以上位以上DACDAC与与8 8位位MPUMPU接口示例接口示例( (以以DAC1210DAC1210与与IBM PCIBM PC总线的接
23、口为例总线的接口为例) )(1)(1)接口硬件逻辑接口硬件逻辑: :10.1.4 10.1.4 DACDAC芯片与芯片与MPUMPU接口技术接口技术调满度调满度D D7 7D D6 6D D0 0IOWIOWA A0 0A A9 9AENAEN地址译码地址译码DIDI1111DIDI1010DIDI1 1DIDI0 0WRWR1 1WRWR2 21 11 1B B1 1/B/B2 2CSCS XFERXFER DACDAC12101210V VR RR RfbfbI I0101I I0202+15+15V V5050V V0 0- -+ +5 5G23G231010kk调零调零-15-15V
24、V& &220220H H221221H H222222H H35(2)(2)接口驱动程序接口驱动程序 假定被转换的假定被转换的1212位数据已事先存放在位数据已事先存放在BXBX寄存寄存器的低器的低1212位位, ,则完成一次则完成一次D/AD/A转换输出的接口驱动转换输出的接口驱动程序如下程序如下: : START:MOV DX,0220H ;DAC START:MOV DX,0220H ;DAC基地址送基地址送DXDX寄存器寄存器 MOV CL,4MOV CL,4 SHL BX,CL ;BX SHL BX,CL ;BX中中1212位数向左对齐位数向左对齐 MOV AL,BHMOV AL,
25、BH OUT DX,AL ; OUT DX,AL ;写入高写入高8 8位位 INC DXINC DX MOV AL,BL MOV AL,BL OUT DX,AL ; OUT DX,AL ;写入低写入低4 4位位 INC DX INC DX OUT DX,AL ; OUT DX,AL ;启动启动D/AD/A转换转换( (ALAL中为任意数均可）中为任意数均可） HALTHALT10.1.4 10.1.4 DACDAC芯片与芯片与MPUMPU接口技术接口技术3610.2 10.2 ADCADC及其与及其与MPUMPU的接口的接口q A/D A/D转换的四个步骤转换的四个步骤q A/D A/D转换器
26、原理转换器原理q ADCADC的性能参数的性能参数q 典型的典型的ADCADC集成芯片集成芯片q ADC ADC芯片与芯片与MPUMPU接口技术接口技术10.2.1 10.2.1 A/DA/D转换的四个步骤转换的四个步骤采样采样保持保持量化量化编码编码前两步在采样保持电路前两步在采样保持电路( (S/H)S/H)中完成中完成, , 后两步在后两步在ADCADC电路中实现。电路中实现。1.1.采样和保持采样和保持采样采样-将时间上连续变化的模拟量转换为时间上将时间上连续变化的模拟量转换为时间上 断续变化的断续变化的( (离散的离散的) )模拟量。也叫跟踪。模拟量。也叫跟踪。保持保持-将采样得到的
27、模拟量值保持下来将采样得到的模拟量值保持下来, ,使之等于使之等于 采样控制脉冲存在的最后瞬间的采样值。采样控制脉冲存在的最后瞬间的采样值。3810.2.1 10.2.1 A/DA/D转换的四个步骤转换的四个步骤q采样保持电路基本原理图采样保持电路基本原理图: :q通常采用等时间间隔采样。为使采样保持得到的输出通常采用等时间间隔采样。为使采样保持得到的输出 信号在经过信号处理后可还原成原来的模拟输入信号信号在经过信号处理后可还原成原来的模拟输入信号, , 要满足下列条件要满足下列条件( (采样定理采样定理):):f fs s2f2fimaximaxf fs s为采样频率为采样频率, ,f fi
28、maximax为输入信号为输入信号V V1 1的最高次谐波分量的最高次谐波分量V VI IT TS(t)S(t)V VC CCnCn- -+ +AvAvV V0 0392.2.量化和编码量化和编码量化量化-用基本的量化电平用基本的量化电平q q的个数来表示采的个数来表示采 样保持的模拟电压值。样保持的模拟电压值。 量化实质上是把时间上离散而数值上连续的模量化实质上是把时间上离散而数值上连续的模拟量以一定的准确度变为时间上、数值上都离散的、拟量以一定的准确度变为时间上、数值上都离散的、量级化的等效模拟量。量级化的等效模拟量。10.2.1 10.2.1 A/DA/D转换的四个步骤转换的四个步骤40
29、常用量化方法：常用量化方法： 量化误差量化误差 减小量化误差的办法：减小量化误差的办法：编码编码-把已经量化的模拟量值把已经量化的模拟量值( (一定为一定为q q的整数的整数 倍倍) )用数码表示。用数码表示。只舍不入法只舍不入法四舍五入法四舍五入法由量化电平的有限性所造成；由量化电平的有限性所造成； 是原理性误差是原理性误差, ,只能减小只能减小, ,无法消除。无法消除。根本办法是取小的量化电平；根本办法是取小的量化电平；在量化电平一定时在量化电平一定时, ,采用四舍五入法采用四舍五入法 也有利于减小量化误差。也有利于减小量化误差。41采样、保持、量化、编码全过程示意图：采样、保持、量化、编
30、码全过程示意图：10.2.1 10.2.1 A/DA/D转换的四个步骤转换的四个步骤4210.2.2 10.2.2 A/DA/D转换器原理转换器原理 通常所说的通常所说的A/DA/D转换器是指将采样保持后转换器是指将采样保持后得到的模拟电压值得到的模拟电压值V Vi i转换为数字量的电路。转换为数字量的电路。 转换过程包括量化和编码，但实际上这两转换过程包括量化和编码，但实际上这两步并无明显分界。步并无明显分界。 431 1、ADCADC芯片分类芯片分类直接直接ADCADCVVi i直接转换成数码直接转换成数码间接间接ADCADCVVi i中间变量中间变量数码数码根据根据A/DA/D转换原理和
31、特点的不同，转换原理和特点的不同，ADCADC可分成两类：可分成两类：并行转换式并行转换式ADCADC逐次逼近式逐次逼近式ADCADC计数式计数式ADCADC常见的有常见的有单积分式单积分式ADCADC双积分式双积分式ADCADCV/FV/F转换式转换式ADCADC常见的有常见的有 其中其中逐次逼逐次逼近式近式ADCADC的转换速的转换速度和精度较高，度和精度较高，且比较简单，在且比较简单，在集成集成ADCADC芯片中应芯片中应用最多。用最多。442 2、逐次逼近式、逐次逼近式ADCADC原理原理 二分搜索，二分搜索， 反馈比较，反馈比较， 逐次逼近。逐次逼近。（与天平称与天平称重思想相似重思
32、想相似）v原理框图原理框图10.2.2 10.2.2 A/DA/D转换器原理转换器原理v基本特点：基本特点：45v工作过程示意（以三位工作过程示意（以三位ADCADC为例）为例） 一般说来，一般说来，n n位位ADCADC转换一个数需要转换一个数需要n+1n+1个时个时钟脉冲。若把将转换结果送入输出缓冲锁存器钟脉冲。若把将转换结果送入输出缓冲锁存器这个节拍也算在内，则需要这个节拍也算在内，则需要n+2n+2个时钟脉冲。个时钟脉冲。10.2.2 10.2.2 A/DA/D转换器原理转换器原理4610.2.3 10.2.3 ADCADC的性能参数的性能参数与与DACDAC基本参数相似，也有三类主要
33、参数。基本参数相似，也有三类主要参数。 1 1、分辨率、分辨率ADCADC对对V Vi i微小变化响应能力的度量。微小变化响应能力的度量。 它是数字输出的最低位它是数字输出的最低位( (LSB)LSB)所对应的模拟输入所对应的模拟输入电平值，即量化电平电平值，即量化电平q=VFS/2q=VFS/2。常用常用ADCADC位数表示。位数表示。 2 2、转换时间、转换时间指完成一次指完成一次A/DA/D转换所需的时间，即转换所需的时间，即 从输入转换启动信号开始到转换结束从输入转换启动信号开始到转换结束 所经历的时间。所经历的时间。转换时间的倒数称为转换速率。转换时间的倒数称为转换速率。4710.2
34、.3 10.2.3 ADCADC的性能参数的性能参数3 3、精度、精度实际变换函数与理想变换函数的接近程度。通常实际变换函数与理想变换函数的接近程度。通常 用误差表示。用误差表示。相对精度实质上反映的是相对精度实质上反映的是ADCADC的线性度好坏。的线性度好坏。指对于一个给定的数字量输出，其实际上指对于一个给定的数字量输出，其实际上输入的模拟电压值与理论上应输入的模拟输入的模拟电压值与理论上应输入的模拟电压值之差。电压值之差。v绝对精度绝对精度：v相对精度相对精度：指在整个转换范围内，任一个数（不是指指在整个转换范围内，任一个数（不是指一个数）所对应的实际模拟输入电压与理一个数）所对应的实际
35、模拟输入电压与理论输入电压的差。论输入电压的差。48vADCADC的转换误差来源的转换误差来源 数字误差，即量化误差数字误差，即量化误差 模拟误差，即设备误差模拟误差，即设备误差 10.2.3 10.2.3 ADCADC的性能参数的性能参数 主要由分辨率决定，属原理性误差，可主要由分辨率决定，属原理性误差，可通过增加位数来减小。通过增加位数来减小。 主要来自比较器、主要来自比较器、DACDAC中解码电阻、基中解码电阻、基准电压源和模拟开关等模拟电路的误差。准电压源和模拟开关等模拟电路的误差。4910.2.4 10.2.4 典型的集成典型的集成ADCADC芯片芯片ADCADC芯片一般都有芯片一般
36、都有4 4种基本信号引线：种基本信号引线： 选用选用ADCADC芯片时，除必须考虑其技术要求外，芯片时，除必须考虑其技术要求外，通常还需了解芯片以下两方面特性：通常还需了解芯片以下两方面特性： 数字输出方式数字输出方式 启动转换的控制方式启动转换的控制方式模拟信号输入端（单模拟信号输入端（单/ /双极性）双极性）数字量输出端（并行或串行）数字量输出端（并行或串行）转换启动信号输入端转换启动信号输入端转换结束信号输出端转换结束信号输出端是脉冲控制式，是脉冲控制式， 还是电平控制式还是电平控制式是否有可控三态输出是否有可控三态输出下节下节501.1.ADC0804ADC080488位逐次逼近式位逐
37、次逼近式ADCADC芯片芯片（1 1）主要性能指标和特性）主要性能指标和特性v模拟输入电压：模拟输入电压：单极性单极性0 05 5V V；双极性双极性55V V，10V10Vv单一电源：单一电源：+5+5V Vv转换时间转换时间: :100100ssv转换精度转换精度: :11LSBLSBv数字输出方式：数字输出方式：具有可控三态输出缓冲器具有可控三态输出缓冲器v启动转换方式：启动转换方式：脉冲式脉冲式v芯片工作时钟：芯片工作时钟：可由可由CPUCPU提供，也可通过外接电阻、提供，也可通过外接电阻、 电容在芯片内部自行产生。电容在芯片内部自行产生。10.2.4 10.2.4 典型的集成典型的集
38、成ADCADC芯片芯片51（2 2）引脚功能）引脚功能 模拟输入引脚模拟输入引脚vV Vi i(+),V(+),Vi i(-):(-):模拟信号输入端，既可单端输入也模拟信号输入端，既可单端输入也 可差动输入。可差动输入。vV VR R/2:/2:参考电压输入端。通常：参考电压输入端。通常：V VR R/2/2 1/21/2V VI I(+)-V(+)-VI I(-)(-)CSCSRDRDWRWRCLKINCLKININTRINTRV Vi i(+)(+)V Vi i(-)(-)AGNDAGNDV VR R/ /2 2DGNDDGND1 12 23 34 45 56 67 78 89 9101
39、02020191918181717161615151414131312121111ADCADC08040804VCCVCCCLKRCLKRDBDB0 0(LSB)(LSB)DBDB1 1DBDB2 2DBDB3 3DBDB4 4DBDB5 5DBDB6 6DBDB7 710.2.4 10.2.4 典型的集成典型的集成ADCADC芯片芯片52 数字接口引脚数字接口引脚vDB0DB0DB7:DB7:8 8位数据输出线位数据输出线vCLKINCLKIN和和CLKR:CLKR:时钟信号引时钟信号引 脚，用于芯片本身产脚，用于芯片本身产 生时钟时外接电阻和生时钟时外接电阻和 电容。电容。vCSCS、RD
40、RD、WRWR和和INTR:INTR:控控 制与状态信号线制与状态信号线芯片本身产生时芯片本身产生时 钟的接法钟的接法f fCLKCLK1/1.1RC1/1.1RCR RCLKRCLKRADCADC08040804CLKINCLKIN19194 4C C10.2.4 10.2.4 典型的集成典型的集成ADCADC芯片芯片53控制与状态信号间的定时关系控制与状态信号间的定时关系: :10.2.4 10.2.4 典型的集成典型的集成ADCADC芯片芯片54（3 3）使用方法）使用方法 转换器的零点不需调整，转换器的零点不需调整， 但满量程电压值需进行调整。但满量程电压值需进行调整。 满量程调整方法
41、：满量程调整方法：v 先把输入电压先把输入电压V VI I调整为比所希望的满量程电压调整为比所希望的满量程电压 小小1.51.5LSB,LSB,即：即：VMAX,VMINVMAX,VMIN分别为输入电压的最大值、最小值。分别为输入电压的最大值、最小值。v 再调再调V VR R/2/2端电压，使输出数字量为端电压，使输出数字量为 11111110 11111110 到到 11111111 11111111的过渡点。的过渡点。10.2.4 10.2.4 典型的集成典型的集成ADCADC芯片芯片55 V VR R/2/2端的具体接法与端的具体接法与V Vi i范围有关：范围有关：v V Vi i=0
42、=05V5V时，无需外接基准电压，内部会自动时，无需外接基准电压，内部会自动 使该端置为使该端置为2.52.5V V；v V Vi i= =其它范围时，其它范围时，V VR R/2/2端应外接一大小等于端应外接一大小等于 1/2 1/2（VMAX-VMIN)VMAX-VMIN)值的基准电压。值的基准电压。 V Vi i（+ +）、）、V Vi i（- -）端的接法：端的接法：v 单端输入时，单端输入时，V Vi i(-)(-)端接端接AGNDAGND，V Vi i(+)(+)端接端接ViVi；v 差动输入时，差动输入时，V Vi i(+)(+)端接端接V Vi i正极，正极，V Vi i(-)
43、(-)端接端接V Vi i 负极；负极；10.2.4 10.2.4 典型的集成典型的集成ADCADC芯片芯片56v 对双极性对双极性V Vi i应通过附加电路输入：应通过附加电路输入： 总之，无论哪种输入形式，都应确保加到总之，无论哪种输入形式，都应确保加到V Vi i（+ +）和和V Vi i（- -）间的电压在间的电压在0 0+5+5V V范围之内，当超范围之内，当超出时应先进行衰减。出时应先进行衰减。ADC0804ADC0804双极性输入连接法双极性输入连接法10.2.4 10.2.4 典型的集成典型的集成ADCADC芯片芯片V VCCCCV Vi i(+)(+)ADC0804ADC08
44、04V Vi i(-)(-)V Vi i55V VR RR R6 67 720205 5V VC C（a a）V VCCCCV Vi i(+)(+)ADC0804ADC0804V Vi i(-)(-)V Vi i55V V2R2RR R2R2R6 67 720205 5V VC C（b b）572. 2. ADC 0808/0809ADC 0808/0809 不仅包括一个不仅包括一个8 8位逐次逼近型位逐次逼近型ADCADC部分部分, ,还还提供了一个提供了一个8 8通道模拟多路开关和通道寻址逻辑通道模拟多路开关和通道寻址逻辑, ,可可作为简单的数据采集系统。作为简单的数据采集系统。(1) (
45、1) 主要性能指标和特性主要性能指标和特性v分辨率分辨率: :8 8位位v总的不可调误差总的不可调误差: :ADC0808ADC0808为为1/21/2LSB,ADC0809LSB,ADC0809为为11LSBLSBv转换时间转换时间: :取决于芯片时钟频率取决于芯片时钟频率( (一般一般CLK=500KHz,TCONV=128S)CLK=500KHz,TCONV=128S)v单一电源单一电源: : +5+5V Vv模拟输入电压范围模拟输入电压范围: :单极性单极性0 05 5V V；双极性双极性55V,10V(V,10V(需外加电路需外加电路) )v数字输出方式：数字输出方式：具有可控三态输
46、出缓存器具有可控三态输出缓存器v启动转换方式：启动转换方式：脉冲式脉冲式( (正脉冲正脉冲),),上升沿使内部寄存器清零上升沿使内部寄存器清零, ,下降下降 沿使沿使A/DA/D转换开始转换开始v使用时不需进行零点和满刻度调节使用时不需进行零点和满刻度调节10.2.4 10.2.4 典型的集成典型的集成ADCADC芯片芯片58(2) (2) 内部结构和外部引脚内部结构和外部引脚10.2.4 10.2.4 典型的集成典型的集成ADCADC芯片芯片CLOCKCLOCKSTARTSTARTININ0 0ININ1 1 ININ7 7通道选通道选择开关择开关ADDADDA AADDADDB BADDA
47、DDC CALEALE通道地址通道地址锁存和译码锁存和译码比较器比较器A/DA/D定时和控制定时和控制逐次逼近寄逐次逼近寄存器（存器（SARSAR）开关树型开关树型D/AD/AV VR R(+)(+)V VR R(-)(-)8 8位锁位锁存和三存和三态门态门EOCEOCOEOE（MSBMSB）D D7 7D D6 6 D D0 0（LSBLSB）模模拟拟输输入入数数字字输输出出59(3) (3) 工作时序工作时序10.2.4 10.2.4 典型的集成典型的集成ADCADC芯片芯片60(4) (4) 使用说明使用说明v通道选择与启动转换既可用两条写指令分开控制通道选择与启动转换既可用两条写指令分
48、开控制, , 也可合起来用一条写指令控制。也可合起来用一条写指令控制。v输入通道的选择可有两种方法：通过地址总线选输入通道的选择可有两种方法：通过地址总线选 择或通过数据总线选择。择或通过数据总线选择。v如以中断驱动式作为如以中断驱动式作为ADCADC与与CPUCPU间的数据传输控制间的数据传输控制 方式方式, ,应注意应注意EOCEOC的下降沿相对于启动信号有一段的下降沿相对于启动信号有一段 延时延时, ,防止由它产生虚假中断请求。为此防止由它产生虚假中断请求。为此, ,最好利最好利 用用EOCEOC的上升沿而不是高电平作为中断触发信号。的上升沿而不是高电平作为中断触发信号。10.2.4 1
49、0.2.4 典型的集成典型的集成ADCADC芯片芯片613. 3. AD574AAD574A 12 12位逐次逼近式位逐次逼近式ADCADC芯片。分芯片。分AJAJ、AKAK、ALAL、ASAS、ATAT、AUAU六个等级。六个等级。(1)(1)主要技术指标和特性主要技术指标和特性v非线性误差：非线性误差：11LSBLSB或或1/21/2LSB(LSB(因等级不同而异因等级不同而异) )v电压输入范围电压输入范围: :单极性单极性0 0+10+10V,0V,0+20V;+20V;双极性双极性55V,10VV,10Vv转换时间转换时间: : 3535SSv供电电源供电电源: : +5+5V,15
50、VV,15Vv启动转换方式：启动转换方式：由多个信号联合控制，属脉冲式由多个信号联合控制，属脉冲式v输出方式：输出方式：具有多路方式的可控三态输出缓存器具有多路方式的可控三态输出缓存器v无需外加时钟无需外加时钟v内含基准电压源：内含基准电压源：可外加可外加V VR R, ,也可通过也可通过V VO O(R)(R)与与V Vi i(R)(R)相相 连而自己提供连而自己提供V VR Rv可进行可进行1212位或位或8 8位转换位转换,12,12位输出可一次完成位输出可一次完成, ,也可两次完成也可两次完成 ( (先高先高8 8位位, ,后低后低4 4位位) )10.2.4 10.2.4 典型的集成
51、典型的集成ADCADC芯片芯片62(2)(2)内部结构与引脚功能内部结构与引脚功能10.2.4 10.2.4 典型的集成典型的集成ADCADC芯片芯片12/812/8 CSCS A A0 0R/CR/CCECEV VCCCC+5+5V VDGNDDGNDV VEEEEV Vi i(20)(20)V Vi i(10)(10)AGNDAGNDBIPOFFBIPOFFV Vi i(R)(R)V VO O(R)(R)7 71 115151111141413135 5kk5 5kk9 9121210108 810k10k控制逻辑电路控制逻辑电路启启/ /停停数数字字片片时钟时钟比较器比较器+ +- -1
52、010V V基准基准3k3k输出控制输出控制复位复位时钟时钟留留/ /舍舍D D1111D D1 1D D0 02727 262616161717A A段段B B段段C C段段三态输出缓冲器三态输出缓冲器转换结束转换结束1212位位逐次逼近寄存器逐次逼近寄存器( (SAR)SAR)AD574AAD574A1212位位模拟片模拟片DACDAC输出输出DAC(AD565A)DAC(AD565A)STSSTS282863单极性接单极性接AGNDAGND双极性接双极性接V VO O(R)(R)vBIP OFFBIP OFF为双极性偏移端为双极性偏移端vV Vi i(10)(10)为为0 01010V
53、V和和55V V输入端输入端vV Vi i(20)(20)为为0 02020V V和和1010V V输入端输入端vV Vi i(R)(R)、V VO O(R)(R)为参考电压输入、输出端为参考电压输入、输出端v12/812/8为输出数据方式选择端为输出数据方式选择端vA A0 0为转换数据长度选择端为转换数据长度选择端vR/CR/C为读出为读出/ /转换选择端转换选择端vSTSSTS为转换状态输出端为转换状态输出端10.2.4 10.2.4 典型的集成典型的集成ADCADC芯片芯片64(3) (3) 操作控制与工作时序操作控制与工作时序v 操作控制真值表操作控制真值表10.2.4 10.2.4
54、 典型的集成典型的集成ADCADC芯片芯片CECECSCSR/CR/C12/812/8A A0 0操作内容操作内容0 0无操作无操作1 11 11 11 11 11 10 00 00 00 00 00 00 01 11 11 1+5+5V VDGNDDGNDDGNDDGND0 01 10 01 1无操作无操作启动一次启动一次1212位转换位转换启动一次启动一次8 8位转换位转换并行读出并行读出1212位位读出高读出高8 8位位( (A A段和段和B B段段) )读出读出C C段低段低4 4位位, ,并自动并自动后跟后跟4 4个个0 065v 控制定时方式控制定时方式: :有普通和独占两种方式。
55、有普通和独占两种方式。10.2.4 10.2.4 典型的集成典型的集成ADCADC芯片芯片独占方式独占方式: :CSCS和和A A0 0接低电平接低电平, ,CECE和和12/812/8接高电平接高电平, , 转换转换/ /读出只用读出只用R/CR/C控制。控制。普通方式普通方式: :由至少两个信号由至少两个信号( (R/CR/C和和CECE或者或者R/CR/C 和和CS)CS)作为转换作为转换/ /读出控制信号。读出控制信号。66v 工作时序工作时序10.2.4 10.2.4 典型的集成典型的集成ADCADC芯片芯片67(4)(4)使用方法使用方法 模拟输入连接方式模拟输入连接方式10.2.
56、4 10.2.4 典型的集成典型的集成ADCADC芯片芯片-15-15V V100100kk+15+15V VR R1 1R R2 21001000 0+10+10V V0 0+20+20V V100100kk100100AD574AD574V Vi i(R)(R) 高高4 4位位中中4 4位位低低4 4位位V Vo o(R)(R)BIP OFFBIP OFFAGNDAGNDV Vi i(10)(10)V Vi i(20)(20)DGNDDGND单极性输入单极性输入模模拟拟输输入入模模拟拟输输入入V Vi i(R)(R) 高高4 4位位中中4 4位位低低4 4位位V Vo o(R)(R)BIP
57、 OFFBIP OFFAGNDAGNDV Vi i(10)(10)V Vi i(20)(20)DGNDDGND55V V1010V VR R2 2100100100100R R1 1数数字字输输出出AD574AD574双极性输入双极性输入68 数字输出连接方式数字输出连接方式( (与微机接口方式与微机接口方式) )v与与1616位以上微机总线接口时位以上微机总线接口时, ,可采用可采用1212位一次并位一次并 行输出方式行输出方式, ,既可按普通方式也可按独占方式发既可按普通方式也可按独占方式发 启动转换信号启动转换信号, ,外部定时启动和内部软件启动均外部定时启动和内部软件启动均 可。可。v
58、与与8 8位微机总线接口时位微机总线接口时, ,应采用分应采用分2 2次输出次输出1212位数位数 据的方式据的方式, ,使使12/8=012/8=0、CS=0CS=0、CE=1CE=1、R/C=1,AR/C=1,A0 0受受 控控: :A A0 0=0=0时输出高时输出高8 8位，位，A A0 0=1=1时输出低时输出低4 4位位( (并自并自 动后跟动后跟4 4位位0)0)。10.2.4 10.2.4 典型的集成典型的集成ADCADC芯片芯片6910.2.5 10.2.5 ADCADC芯片与芯片与MPUMPU的接口技术的接口技术1. 1. ADCADC与与MPUMPU接口的基本功能接口的基
59、本功能: : 向向ADCADC转发启动转换信号转发启动转换信号( (通过输出指令通过输出指令) ) 向向CPUCPU提供转换结束信号提供转换结束信号( (以查询、中断或以查询、中断或DMADMA方式方式) ) 把转换好的数据送入把转换好的数据送入MPUMPU( (通过输入指令通过输入指令) ) 如采用软件或硬件延时等待式如采用软件或硬件延时等待式I/OI/O同步同步, ,功能功能可以省略。可以省略。7010.2.5 10.2.5 ADCADC芯片与芯片与MPUMPU的接口技术的接口技术2.2.影响接口方法的主要因素影响接口方法的主要因素(4(4方面方面) ) 启动转换方式启动转换方式 数据输出
60、结构数据输出结构 CPUCPU与与ADCADC的同步控制方式的同步控制方式 ADCADC与与CPUCPU数据总线的相对位数数据总线的相对位数是脉冲启动还是电位启动是脉冲启动还是电位启动 这决定了要不要为启这决定了要不要为启动转换信号加锁存或保持动转换信号加锁存或保持电路。电路。是否有可控三态输出缓存是否有可控三态输出缓存器器 这决定了要不要在这决定了要不要在ADCADC与与MPUMPU间加有三态功能间加有三态功能的锁存器。的锁存器。ADCADC位数是小于等位数是小于等于还是大于于还是大于CPUCPU数数据总线位数据总线位数这决定了在这决定了在ADCADC与与CPUCPU之间是加一级之间是加一级
61、还是两级缓冲寄存还是两级缓冲寄存器。器。是中断驱动式、程是中断驱动式、程序查询式、序查询式、DMADMA方式方式还是延时等待式。还是延时等待式。 这决定了把转这决定了把转换结束信号传给换结束信号传给CPUCPU的方法的方法713.3.同步控制方式对同步控制方式对ADCADC接口的影响接口的影响(1)(1)中断式接口中断式接口-EOCEOC作为中断请求信号作为中断请求信号 ADCADC数字数字输出输出MPUMPU中断中断写写地址地址地址译码地址译码读读数据数据CSCS& & &STARTSTARTOEOEEOCEOC中断式中断式ADCADC接口原理图接口原理图10.2.5 10.2.5 ADCA
62、DC芯片与芯片与MPUMPU的接口技术的接口技术响应中断（硬件响应中断（硬件自动关中断）自动关中断）从从ADCADC读取数据读取数据处理数据处理数据返回返回中断式中断式ADCADC接口程序流程接口程序流程中断中断继续执行主程序继续执行主程序主程序主程序启动转换启动转换延迟延迟开中断开中断继续执行主程序继续执行主程序72(2)(2)查询式接口查询式接口-EOCEOC作为被查询状态信号作为被查询状态信号10.2.5 10.2.5 ADCADC芯片与芯片与MPUMPU的接口技术的接口技术写写地址地址地址译码地址译码读读MPUMPUD7D7D0D0CSCS1 1CSCS2 2& & & &1 1STA
63、RTSTARTOEOEADCADCEOCEOC数字输出数字输出ENEN73(3)(3)DMADMA式接口式接口-EOCEOC作为作为DMADMA请求信号请求信号(4)(4)等待式接口等待式接口, ,又有三种形式：又有三种形式：vCPUCPU等待型等待型-EOCEOC作为作为CPUCPU的等待信号的等待信号( (WAITWAIT或或READY)READY)v软件延时等待型软件延时等待型v硬件定时中断等待型硬件定时中断等待型不用不用EOCEOC信号，但信号，但等待时间一定要大等待时间一定要大于于A/DA/D转换时间。转换时间。10.2.5 10.2.5 ADCADC芯片与芯片与MPUMPU的接口技
64、术的接口技术744.4.ADCADC和和MPUMPU的位数对的位数对ADCADC接口的影响接口的影响(1)(1)ADCADC位数小于等于位数小于等于MPUMPU位数时的接口位数时的接口( (以以ADC0804ADC0804和和IBM PCIBM PC总线的接口为例总线的接口为例) )10.2.5 10.2.5 ADCADC芯片与芯片与MPUMPU的接口技术的接口技术D D7 7D D0 0A A9 9A A0 0AENAENIOWIOWIORIOR端口地址译码端口地址译码1 1ENENPort2Port2Port1Port1DBDB7 7DBDB0 0INTRINTRCSCSWRWRRDRDV
65、 VCCCCCLKRCLKRCLKINCLKINADCADC08040804V Vi i(+)(+)V Vi i(-)(-)AGNDAGNDDGNDDGND+15+15V V1010kk1515pFpF模拟输入模拟输入PCPC总总线线75 以上页图的接口电路为基础完成一次以上页图的接口电路为基础完成一次A/DA/D转换，转换，并将转换结果存入某指定存储单元并将转换结果存入某指定存储单元M M的程序段如下：的程序段如下： MOV AX,SEG M ;DS:BXMOV AX,SEG M ;DS:BX指向指向M M MOV DS,AX MOV DS,AX MOV BX,OFFSET M MOV BX
66、,OFFSET M CONV: OUT Port1,AL ; CONV: OUT Port1,AL ;启动启动A/DA/D转换转换 POLL: IN AL,Port2 ; POLL: IN AL,Port2 ;读读INTRINTR状态状态 AND AL,01H ;AND AL,01H ;只查询只查询D0D0位位 JNZ POLL ;JNZ POLL ;为为1 1，继续查询，继续查询 IN AL,Port1 ;IN AL,Port1 ;为为0 0，读转换结果，读转换结果 MOV BX,AL ;MOV BX,AL ;将结果存入指定存储单元将结果存入指定存储单元M M 10.2.5 10.2.5 A
67、DCADC芯片与芯片与MPUMPU的接口技术的接口技术76 如采用中断式接口则电路更简单：如采用中断式接口则电路更简单： 只需提供一个端口地址只需提供一个端口地址Port1,Port1,同时将同时将ADC0804ADC0804的的INTRINTR直接直接( (或经一反相器或经一反相器) )连到总线上某个中断连到总线上某个中断请求输入端即可。请求输入端即可。 主程序主程序中主要用一条输出指令中主要用一条输出指令“OUT Port1,AL”OUT Port1,AL”启启动动A/DA/D转换；转换； 中断服务程序中断服务程序中则主要以输入指令中则主要以输入指令 IN AL,Port1IN AL,Po
68、rt1读取转换结果。读取转换结果。10.2.5 10.2.5 ADCADC芯片与芯片与MPUMPU的接口技术的接口技术驱动程序也很简单：驱动程序也很简单：77(2) (2) ADCADC位数大于位数大于MPUMPU位数时的接口位数时的接口( (以以1212位位ADCADC与与8 8位位MPUMPU的接口为例的接口为例) ) 这时这时, ,就不能只用一条输入指令就不能只用一条输入指令, ,而必而必须用两条输入指令才能把须用两条输入指令才能把A/DA/D转换的整个数转换的整个数字结果取到字结果取到MPUMPU中。中。 具体接口方法与具体接口方法与ADCADC芯片的数据输出控芯片的数据输出控制特性有
69、直接关系。制特性有直接关系。10.2.5 10.2.5 ADCADC芯片与芯片与MPUMPU的接口技术的接口技术78qADCADC芯片提供芯片提供2 2个数据输出允许信号个数据输出允许信号( (高、低字节允许高、低字节允许 信号信号) )时时, ,比较简单比较简单, ,只需提供只需提供2 2个输出端口地址即可。个输出端口地址即可。10.2.5 10.2.5 ADCADC芯片与芯片与MPUMPU的接口技术的接口技术MPUMPU(8(8位位) )写写地址地址地址译码地址译码读读port1port1port2port2& & & &数据数据STARTSTART低字节允许低字节允许高字节允许高字节允许
70、 1212位位ADCADC数字输出数字输出8 8位以上分辨率位以上分辨率ADCADC与与8 8位位MPUMPU接口方式之一接口方式之一软件编程思想：软件编程思想：写写port1port1启动启动A/DA/D读读port1port1输入输入 低字节低字节主主程程序序中断中断服务服务程序程序读读port2port2输入输入 高字节高字节79qADCADC芯芯片片未未提提供供2 2个个数数据据输输出出允允许许信信号号时时，必必须须在在 接接口口中中加加缓缓冲冲锁锁存存器器, ,以以适适应应高高、低低字字节节分分别别读读 取的要求。取的要求。10.2.5 10.2.5 ADCADC芯片与芯片与MPUM
71、PU的接口技术的接口技术读读port1port1输入输入低低8 8位锁位锁 存高存高4 4位位读读port2port2输输 入高位入高位写写port1port1启动启动A/DA/D软件编程思想：软件编程思想：主主程程序序中中断断服服务务程程序序写写地址地址地址译码地址译码读读MPUMPU(8(8位位) )port1port1port2port2& & & &OEOE2 2LOADLOAD锁存器锁存器三态三态D D7 7D D0 0D D0 0D D7 7D D8 8D D1111STARTSTARTOEOE1212位位ADCADCD D1111D D0 0数字数字输出输出8 8位以上分辨率位以
72、上分辨率ADCADC与与8 8位位MPUMPU接口方式之二接口方式之二80分辨率大于分辨率大于MPUMPU位数的位数的ADCADC与与MPUMPU的接口实例的接口实例: :( (以以1212位分辨率的位分辨率的AD574AAD574A同同8 8位位PCPC总线的查询式接口为例总线的查询式接口为例) )10.2.5 10.2.5 ADCADC芯片与芯片与MPUMPU的接口技术的接口技术D D7 7D D0 0PCPC总总线线AENAENA A9 9A A1 1A A0 0IOWIOWIORIOR310310H HENEN1 111译译码码312312H/313HH/313HD D1111D D4
73、 4D D3 3D D0 0STSSTSCSCSA A0 0R/CR/CCECE12/812/8V VCCCCV VEEEEV Vi i(10)(10)V Vi i(R)(R)V Vo o(R)(R)V Vi i(20)(20)BIPOFFBIPOFFAGNDAGNDDGNDDGND+15+15V V-15-15V V AD574AD57481以上页图的电路为基础以上页图的电路为基础, ,采集采集100100个数据的软件驱动程序如下：个数据的软件驱动程序如下： MOV SIMOV SI，400H 400H ；存放数据内存首址存放数据内存首址STARTSTART： MOV DX MOV DX，3
74、12H 312H ；启动启动1212位转换（位转换（A0=0A0=0） OUT DX OUT DX，ALAL MOV DX MOV DX，310H 310H ；读状态，查读状态，查STSSTS是否为是否为0 0LOOPLOOP： IN AL IN AL，DXDX AND AL AND AL，80H80H JNZ LOOP JNZ LOOP ；不为不为0 0，仍在转换，循环查询，仍在转换，循环查询 MOV DXMOV DX，312H 312H ；为为0 0，先读高，先读高8 8位位 IN ALIN AL，DX DX MOV SI MOV SI，AL AL ；送内存送内存 INC SI INC S
75、I ；内存地址加内存地址加1 1 MOV DXMOV DX，313H 313H ；再读低再读低4 4位位 IN ALIN AL，DXDX MOV SI MOV SI，AL AL ；送内存送内存 INC SI INC SI ；内存地址加内存地址加1 1 DEC CXDEC CX JNZ START JNZ START ；采集未完，继续采集未完，继续 HLT HLT ；采集完，暂停采集完，暂停 10.2.5 10.2.5 ADCADC芯片与芯片与MPUMPU的接口技术的接口技术MOV CXMOV CX，64H 64H ；采集次数设置采集次数设置82模拟模拟I/OI/O通道建立通道建立q模拟模拟I/
76、OI/O通道概述通道概述q模拟输入通道的结构形式模拟输入通道的结构形式q模拟输出通道的结构形式模拟输出通道的结构形式q模拟多路开关与采样保持器模拟多路开关与采样保持器q模拟模拟I/OI/O通道的设计和建立通道的设计和建立1.1.模拟模拟I/OI/O通道概述通道概述(1)(1)模拟输入通道模拟输入通道-微机用于对单个微机用于对单个/ /多个模拟量进行采集的多个模拟量进行采集的A/DA/D通通道，也叫前向通道。道，也叫前向通道。v建立目的：参数测量、数据采集、状态监视。建立目的：参数测量、数据采集、状态监视。v基本组成：基本组成：ADCADC及其与及其与MPUMPU的接口的接口-核心部件核心部件采
77、样采样/ /保持器保持器(S/H)(S/H)模拟多路开关模拟多路开关(AMUX)(AMUX)具体取决于具体取决于通道结构通道结构84(2)(2)模拟输出通道模拟输出通道-微机用来发送单路微机用来发送单路/ /多路模拟信号的多路模拟信号的D/AD/A通通 道，有时也叫后向通道。道，有时也叫后向通道。v建立目的：参数控制、记录显示建立目的：参数控制、记录显示v基本组成：基本组成：DACDAC及其与及其与MPUMPU的接口的接口-核心部件核心部件数字或模拟寄存器数字或模拟寄存器模拟多路开关模拟多路开关(AMUX)(AMUX)具体取决于具体取决于通道结构通道结构852.2.模拟输入通道的结构形式模拟输
78、入通道的结构形式单路通道单路通道不带采样保持器的单路模入通道不带采样保持器的单路模入通道带采样保持器的单路模入通道带采样保持器的单路模入通道多路通道多路通道各路独立转换的多路模入通道各路独立转换的多路模入通道同时采样、分时转换型多路模入通道同时采样、分时转换型多路模入通道分时采样、分时转换型多路模入通道分时采样、分时转换型多路模入通道86(1)(1)不带采样保持器的单路模入通道不带采样保持器的单路模入通道VIADCI/OI/O接口接口MPU这是最简单的模入通道，实际上就是这是最简单的模入通道，实际上就是ADCADC及其及其与与MPUMPU的接口。的接口。一般只采集一个点的直流或低频信号时可用它
79、。一般只采集一个点的直流或低频信号时可用它。适用条件：适用条件：ViVi=maxdVidVidtdtmaxTCONVVFSVFS2 2n= =q q87(2)(2)带采样保持器的单路模入通道带采样保持器的单路模入通道VIS/HADCI/OI/O接口接口MPU当当ViVi的变化率较大，以致的变化率较大，以致TCONVdVidtmaxVFS2n=q时，应采用它。时，应采用它。88(3)(3)各路独立转换的多路模入通道各路独立转换的多路模入通道VI2VIn.S/HADCVI1S/HADCI/OS/HADCI/OI/OMPUv特点：各路都有自己独立的特点：各路都有自己独立的A/DA/D转换通道，可同转
80、换通道，可同时采样、同时转换、同时得到转换结果。时采样、同时转换、同时得到转换结果。v优点：采样频率可达到几乎与单路一样高。优点：采样频率可达到几乎与单路一样高。v适用范围：特别适于要求描述系统性能的各项参适用范围：特别适于要求描述系统性能的各项参数必须是同一时刻数据的高速采集、控制系统。数必须是同一时刻数据的高速采集、控制系统。89(4)(4)同时采样、分时转换型多路模入通道同时采样、分时转换型多路模入通道VI1VI2.VInS/HS/HS/H.模模拟拟多多路路开开关关ADCI/OI/O接口接口MPUv特点：各路都有自己独立的放大、采样保持器，然后通过模拟多特点：各路都有自己独立的放大、采样
81、保持器，然后通过模拟多路开关分时复用路开关分时复用ADCADC，实现并行采样、串行转换。，实现并行采样、串行转换。v优缺点：比各路独立转换模入通道节省了硬件，降低了成本，优缺点：比各路独立转换模入通道节省了硬件，降低了成本，但影响精度和速度。但影响精度和速度。v适用范围：在多点参数巡回检测系统中，应用非常广泛。适用范围：在多点参数巡回检测系统中，应用非常广泛。90(5)(5)分时采样、分时转换型多路模入通道分时采样、分时转换型多路模入通道VI1VI2VIn.模拟多路开关.S/HADCI/OI/O接口接口MPUv特点：将各路分时共享的范围扩大到全套特点：将各路分时共享的范围扩大到全套A/DA/D
82、通道设备。通道设备。v优缺点：比同时采样、分时转换型进一步节省了硬件，优缺点：比同时采样、分时转换型进一步节省了硬件，降低了成本，但速度更慢。精度与之差不多。降低了成本，但速度更慢。精度与之差不多。v适用范围：在实际测控系统特别是多点参数巡回检测适用范围：在实际测控系统特别是多点参数巡回检测系统中应用特别广泛。系统中应用特别广泛。913.3.模拟输出通道的结构形式模拟输出通道的结构形式单路通道单路通道多路通道多路通道数字分配型多路模出通道数字分配型多路模出通道模拟分配型多路模出通道模拟分配型多路模出通道92(1)(1)单路模出通道单路模出通道MPUI/OI/O接口接口DACVO（数据缓存器）（
83、数据缓存器）实际上就是实际上就是DACDAC及其与及其与MPUMPU的接口的接口93(2)(2)数字分配型多路模出通道有两种结构形式。数字分配型多路模出通道有两种结构形式。口地址口地址译码译码MPUMPUDBDBABAB数据寄数据寄存器存器DACDACDACDAC数据寄数据寄存器存器VO1VO1VOnVOnv特点：特点： 各路通道分时送数、分时各路通道分时送数、分时D/AD/A转换、分时输出模拟量。转换、分时输出模拟量。 CPUCPU将表示各路输出数据的数字量分配给相应通道。将表示各路输出数据的数字量分配给相应通道。v说明：如果说明：如果DACDAC芯片上含有输入缓存器芯片上含有输入缓存器(
84、(大多数大多数DACDAC芯片芯片 都是如此都是如此) )，则图中各个数据寄存器不必另加。，则图中各个数据寄存器不必另加。结构形式一：结构形式一：94结构形式二：结构形式二：缓存器缓存器缓存器缓存器DACDACDACDAC输入寄输入寄存器存器输入寄输入寄存器存器MPUMPUDBDBABAB口地址口地址译码译码VO1VO1VOnVOnv特点：各路通道分时送数、同时转换、同时输出模拟量。特点：各路通道分时送数、同时转换、同时输出模拟量。v说明：如果说明：如果DACDAC芯片内集成了两级输入缓存器，就不必芯片内集成了两级输入缓存器，就不必 外加图中两级寄存器。外加图中两级寄存器。v适用范围：适于用在
85、对描述系统性能的各项参数需要适用范围：适于用在对描述系统性能的各项参数需要 同时更新的实时控制场合。同时更新的实时控制场合。95(3)(3)模拟分配型多路模出通道模拟分配型多路模出通道结构之一：结构之一：保持器保持器保持器保持器MPUMPUI/OI/ODACDAC模拟模拟多路多路开关开关VO1VO1VOnVOn特点：各路共用一个特点：各路共用一个DACDAC，各用一个保持器。各用一个保持器。 各路输出数据所对应的数字量由各路输出数据所对应的数字量由MPUMPU分时送到同分时送到同一个一个DACDAC，转换成转换成VOVO，然后由然后由AMUXAMUX分配到相应通道的分配到相应通道的保持器去存储下来。显然，这里分配的是各路转换保持器去存储下来。显然，这里分配的是各路转换后的模拟信号。后的模拟信号。96结构之二：结构之二：MPUMPUI/OI/ODACDACVO1VO1VOnVOnS/HS/HS/HS/Hv当通道数目较多时，结构二比结构一的造价要高得多。当通道数目较多时，结构二比结构一的造价要高得多。v两种模拟分配型结构均必须通过软件来定时刷新数据。两种模拟分配型结构均必须通过软件来定时刷新数据。方法是编制程序，使输入到方法是编制程序，使输入到DACDAC的数字量在一个输出周的数字量在一个输出周期内不断循环更新。期内不断循环更新。97
