《数电习题解-14周》由会员分享，可在线阅读，更多相关《数电习题解-14周（69页珍藏版）》请在金锄头文库上搜索。
1、1-1 1-1 用逻辑代数的基本公式和常用公式将下列用逻辑代数的基本公式和常用公式将下列用逻辑代数的基本公式和常用公式将下列用逻辑代数的基本公式和常用公式将下列 逻辑函数化为逻辑函数化为逻辑函数化为逻辑函数化为最简与或形式最简与或形式最简与或形式最简与或形式1-2 1-2 写出图中各逻辑图的逻辑函数式，写出图中各逻辑图的逻辑函数式， 并并化简为最简与或式化简为最简与或式。解：1-3 试画出用与非门和反相器与非门和反相器实现下列 函数的逻辑图。0111011101111111 CD 00 01 11 10 AB 00 01 11 10Y11-4 用卡诺图卡诺图化简法将下列函数化为 最简与或形式。
2、11000110 BC 00 01 11 10 A 0 1Y21-4 用卡诺图卡诺图化简法将下列函数化为 最简与或形式。11010111 BC 00 01 11 10 A 0 1Y31-4 用卡诺图卡诺图化简法将下列函数化为 最简与或形式。1111100100011111 CD 00 01 11 10 AB 00 01 11 10Y41-4 （1）约束条件AB+CD=001x011x1xxxx01x1 CD 00 01 11 10 AB00011110Y11-5 将下列函数化为最简与或函数式。（2）Y（A，B，C，D）=(m3,m5,m6,m7,m10)， 给定约束条件为 m0+m1+m2+m
3、4+m8=01-5 将下列函数化为最简与或函数式。将下列函数化为最简与或函数式。xx1xx1110000x001 CD 00 01 11 10 AB00011110Y2（3）Y（A，B，C，D）=(m2,m3,m7,m8,m11,m14) 给定约束条件为: m0+m5+m10+m15=0。x0110x10001101x CD 00 01 11 10 AB00011110Y31-51-51)输入悬空时，三极管截止， V010v； 2)输入为0v时，三极管截止， V010v；3)输入为5v时，三极管饱和， V00.3v;2-1 在图 (a)(b)两个电路中，试计算当输入端分别接0V、5V和悬空时输
4、出电压0的数值，并指出三极管工作在什么状态。假定三极管导通以后BE0.7V，电路参数如图中所注。2-1 在图 (a)(b)两个电路中，试计算当输入端分别接0V、5V和悬空时输出电压0的数值，并指出三极管工作在什么状态。假定三极管导通以后BE0.7V，电路参数如图中所注。1)输入悬空时，三极管饱和， V00.3v；2)输入为0v时，三极管截止， V05v；3)输入为5v时，三极管饱和， V00.3v。VI2T1R1+5VT2T5VVB1=2.1V1) v I2=1.4v2) v I2=0.2v3) v I2=1.4v4) v I2=0v5) v I2=1.4v2-2 试说明在下列情况下，用万用电
5、表测量图2.2的v I2端得到的电压各为多少？1）vI1悬空；2）v I1接低电平(0.2V)；3）v I1接高电平(3.2V)；4）v I1经51电阻接地；5）v I1经10k电阻接地。与非门为74系列的TTL电路，万用电表使用5V量程，内阻为20k/V。Y1=0Y2=1Y3=1Y4=02-3 2-3 判断判断7474系列系列系列系列TTLTTL门电路的输出是什么状态门电路的输出是什么状态 （高电平、低电平或高阻态）。（高电平、低电平或高阻态）。2-3 2-3 判断判断7474系列系列系列系列TTLTTL门电路的输出是什么状态门电路的输出是什么状态 （高电平、低电平或高阻态）。（高电平、低电
6、平或高阻态）。Y Y5 5为高阻态为高阻态为高阻态为高阻态Y6=0Y7=1Y8=0YI=1Y2=0Y3=0Y4=O2-4 2-4 说明图中各门电路的输出是高电平还是低电平。说明图中各门电路的输出是高电平还是低电平。已知它们都是已知它们都是CC4000CC4000系列的系列的系列的系列的CMOSCMOS电路电路电路电路。2-5 试说明下列各种门电路中哪些可以将输出端 并联使用（输入端的状态不一定相同）。 （1）具有推拉式输出级的TTL电路；(不能) （2）TTL电路的OC门；（能） （3）TTL电路的三态输出门； （能） （4）普通的CMOS门； (不能) （5）漏极开路输出的CMOS门； （能
7、） （6）CMOS电路的三态输出门。 （能）2-6 2-6 在在CMOSCMOS电路中电路中电路中电路中有时采用图有时采用图 ( (a)(d)a)(d)所示的扩展功能用法，所示的扩展功能用法，试分析各图的逻辑功能，写出试分析各图的逻辑功能，写出Y Y1 1YY4 4的逻辑式。已知电源电的逻辑式。已知电源电压压V VDDDD=10V=10V，二极管的正向导通压降为二极管的正向导通压降为0.70.7V V。2-6 2-6 在在CMOSCMOS电路中电路中电路中电路中3-1 图是对十进制数9求补的集成电路CC14561的逻辑图， 写出当COMP=1、Z=0和COMP=0、Z=0时Y1、Y2、Y3、Y
8、4的逻辑式。 3-1注意需要化简注意需要化简3-2 3-2 分析图所示电路，写出输出分析图所示电路，写出输出Z Z的逻辑函数式。的逻辑函数式。 7474LS151LS151为为为为8 8选选选选1 1数据选择器数据选择器数据选择器数据选择器。BAC13-3 3-3 用用4 4选选1 1数据选择器产生逻辑函数数据选择器产生逻辑函数3-4 某医院有一、二、三、四号病室某医院有一、二、三、四号病室4间，每室设有间，每室设有呼叫按钮呼叫按钮，同时，同时在护士值班室内对应地装有一号、二号、三号、四号在护士值班室内对应地装有一号、二号、三号、四号4个指示灯个指示灯。现要求：现要求： 当一号病室的按钮按下时
9、，无论其他病室的按钮是否按下，当一号病室的按钮按下时，无论其他病室的按钮是否按下， 只有一号灯亮；只有一号灯亮； 当一号病室的按钮没有按下而二号病室的按钮按下时，当一号病室的按钮没有按下而二号病室的按钮按下时， 无论三、四病室的按钮是否按下，只有二号灯亮；无论三、四病室的按钮是否按下，只有二号灯亮； 当一、二病室的按钮都未按下而三号病室的按钮按下时，当一、二病室的按钮都未按下而三号病室的按钮按下时， 无论四号病室的按钮是否按下，只有三号灯亮；无论四号病室的按钮是否按下，只有三号灯亮； 只有在一、二、三病室的按钮均未按下而按下四号病室只有在一、二、三病室的按钮均未按下而按下四号病室 的按钮时，四
10、号灯才亮。的按钮时，四号灯才亮。 试用试用优先编码器优先编码器74LS148和和门电路门电路设计满足上述控制要求的设计满足上述控制要求的 逻辑电路，给出控制四个指示灯状态的高、低电平信号。逻辑电路，给出控制四个指示灯状态的高、低电平信号。3-4 解答解答 根据题意进行逻辑函数和逻辑变量的定义、赋值根据题意进行逻辑函数和逻辑变量的定义、赋值 、列真值表、列真值表 第三章第三章第三章第三章注意注意:与输入无效情况与输入无效情况相同，如何改进？相同，如何改进？I0 I1 I2 I3 I4 I5 I6 I7 SY2 Y1 Y0 YEXYS 11 1 1 1 1 1 1 1 00 1 1 1 1 1 1
11、 1 0 0 1 1 1 1 1 1 0 0 1 1 1 1 1 0 0 1 1 1 1 0 0 1 1 1 0 0 1 1 0 0 1 0 0 0 1 1 1 1 1 1 1 1 1 0 1 1 1 0 1 1 1 0 0 1 1 0 1 0 1 1 0 0 0 1 0 1 1 0 1 0 1 0 0 1 0 0 1 0 1 0 0 0 1 174LS1483-4 解答解答 Z1 Z2 Z3 Z41111+VccZ1 Z2 Z3&Z41A1 A2 A3 A43-4 某医院有一、二、三、四号病某医院有一、二、三、四号病室室4间，每室设有间，每室设有呼叫按钮呼叫按钮A1A2A3A4对应装有一号对
12、应装有一号.二号二号.三号三号.四四号号4个指示灯个指示灯Z1Z1Z3Z4&Y Y1 1A AB BC C1 10 00 03-5 3-5 试画出用试画出用试画出用试画出用3 3线线线线-8-8线译码器线译码器线译码器线译码器7474LS138LS138和和和和门电路门电路门电路门电路产生如下多输出产生如下多输出产生如下多输出产生如下多输出 逻辑函数的逻辑图。逻辑函数的逻辑图。逻辑函数的逻辑图。逻辑函数的逻辑图。 D D3 3 D D2 2 D D1 1 D D0 0 1 1 1 1 0 1 0 0 1 0 Y3 Y2 Y1 Y03-6 能否用一片能否用一片4位并行加法器位并行加法器74LS2
13、83将余将余3代码转换成代码转换成8421的的 二二-十进制代码？如果可能，应当如何连线？十进制代码？如果可能，应当如何连线？QQ不定态Q：Q：4-1 若主从结构主从结构RS触发器触发器各输入端的电压波形如图中所给出， 试画出Q的电压波形。设触发器的初始状态为Q=0。Q：Q：4-2 4-2 已知已知已知已知主从结构主从结构主从结构主从结构JKJK触发器触发器触发器触发器输入端输入端输入端输入端J J、KK和和和和CPCP的电压波形如图的电压波形如图的电压波形如图的电压波形如图 所示，试画出所示，试画出所示，试画出所示，试画出QQ、 Q Q端对应的电压波形。端对应的电压波形。端对应的电压波形。端
14、对应的电压波形。D:Q:Q:4-3 4-3 已知维持阻塞结构已知维持阻塞结构已知维持阻塞结构已知维持阻塞结构D D触发器各输入端的电压波形如图所示，触发器各输入端的电压波形如图所示，触发器各输入端的电压波形如图所示，触发器各输入端的电压波形如图所示， 试画出试画出试画出试画出QQ、 Q Q端对应的电压波形。端对应的电压波形。端对应的电压波形。端对应的电压波形。第四章第四章第四章第四章4-4. 4-4. 设图设图设图设图4.44.4中各触发器的初始状态皆为中各触发器的初始状态皆为中各触发器的初始状态皆为中各触发器的初始状态皆为Q=0Q=0，试画出在试画出在试画出在试画出在CPCP 信号连续作用下
15、各触发器输出端的电压波形。信号连续作用下各触发器输出端的电压波形。信号连续作用下各触发器输出端的电压波形。信号连续作用下各触发器输出端的电压波形。4-4.4-4.第四章第四章第四章第四章4-4.4-4.第四章第四章第四章第四章4-4.4-4.第四章第四章第四章第四章驱动方程驱动方程输出方程输出方程5-1 5-1 分析图时序电路的逻辑功能，写出电路的驱动方程、分析图时序电路的逻辑功能，写出电路的驱动方程、 状态方程和输出方程，画出电路的状态转换图状态方程和输出方程，画出电路的状态转换图, ,说明说明 电路能否自启动。电路能否自启动。Q3Q2Q1Y0011101111010000010001000
16、1101五进制五进制 计数器，计数器，且有自启动能力且有自启动能力5-15-1状态方程：状态方程：输出方程：输出方程：状态转换图：状态转换图：驱动方程：驱动方程：输出方程：输出方程：5-2 试分析图时序电路的逻辑功能，写出电路的驱动方程、试分析图时序电路的逻辑功能，写出电路的驱动方程、 状态方程和输出方程，画出电路的状态转换图。状态方程和输出方程，画出电路的状态转换图。 A为输入逻辑变量。为输入逻辑变量。Q2Q1YA0001111001010111000000005-2状态方程：状态方程：输出方程：输出方程：状态转换图：状态转换图：5-3 在图电路中，若两个移位寄存器中的原始数据分别为在图电路
17、中，若两个移位寄存器中的原始数据分别为 A3A2A1A0=1001，B3B2B1B0=0011，试问经过试问经过4个个CP信号信号 作用以后两个寄存器中的数据如何？作用以后两个寄存器中的数据如何？ 这个电路完成什么功能？这个电路完成什么功能？5-35-4 5-4 分析图给出的计数器电路，画出电路的状态转换图，分析图给出的计数器电路，画出电路的状态转换图，分析图给出的计数器电路，画出电路的状态转换图，分析图给出的计数器电路，画出电路的状态转换图， 说明这是几进制计数器。说明这是几进制计数器。说明这是几进制计数器。说明这是几进制计数器。1001000000010010001101000101011
18、0S91、S92为异步置9置9信号为：0110可分析：七进制计数器七进制计数器Q3Q2Q1Q0/1/0/0/0/0/0/05-45-41 101105-5 5-5 试分析图中计数器，在试分析图中计数器，在试分析图中计数器，在试分析图中计数器，在M=1M=1和和和和M=0M=0时各为几进制？时各为几进制？时各为几进制？时各为几进制？M=1M=1时时时时 为为为为6 6进制进制进制进制M=0M=0时时时时 为为为为8 8进制进制进制进制 00100011 0100 0101 01100111 1000 1001 0100 0101 01100111 1000 1001 A=1时清零信号为：1011
19、电路为十一十一进制计数器；74LS161为异步清零为异步清零A=0时清零信号为：1001电路为九九进制计数器。5-6 5-6 图电路是可变进制计数器。试分析图电路是可变进制计数器。试分析 当控制变量当控制变量A A为为1 1和和0 0时电路各为几进制计数器。时电路各为几进制计数器。6-1 图是一个图是一个164位的位的ROM，A3A2A1A0为地址输入，为地址输入，D3D2D1D0的数据输出。若将的数据输出。若将D3、D2、D1、D0视为视为A3、A2、A1、A0的逻辑函数，试写出的逻辑函数，试写出D3、D2、D1、D0的逻辑函数式。的逻辑函数式。6-2 6-2 用用ROMROM设计一个组合电
20、路，用来产生下列一组逻辑设计一个组合电路，用来产生下列一组逻辑 函数列出函数列出ROMROM应有的数据表，画出存储矩阵的点阵图。应有的数据表，画出存储矩阵的点阵图。ABCDY1Y2Y3Y4A3A2A1A0W0 W1 W2 W3 W4 W5 W6 W7 W8 W9 W10 W11 W12 W13 W14 W15地地 址址 译译 码码 器器D0D1D2D36-27-1 7-1 画出用两片画出用两片4 4级级-16-16线译码器线译码器7474LS154LS154组成组成5 5线线-32-32线线 译码器的接线图。图中的译码器的接线图。图中的S SA A、S SB B是两个片选端，是两个片选端， 译
21、码器工作时应使和同时为低电平。译码器工作时应使和同时为低电平。 当输入信号当输入信号A3A2A1A0A3A2A1A0为为0000111100001111这这1616种状态时，种状态时， 输出端从输出端从0 0到到1515依次给出低电平输出信号。依次给出低电平输出信号。 7-1 7-1 A3A2A1A0A57-2 7-2 分析图中计数器电路的分频比（分析图中计数器电路的分频比（Y Y与与CPCP的频率之比）。的频率之比）。 10011010 1011 1100 1101 1110 1111 0111 1000 10011010 1011 1100 1101 1110 1111 低低低低位：位：位
22、：位：高位：高位：高位：高位：7 7进制进制进制进制9 9进制进制进制进制6363进制计数器，进制计数器，进制计数器，进制计数器， Y Y与与与与CPCP的频率之比为的频率之比为的频率之比为的频率之比为1 1：63637-3 7-3 用二用二- -十进制优先编码器十进制优先编码器7474LS147LS147和计数器和计数器7416074160组成的可控分频器，组成的可控分频器， 试说明当输入信号试说明当输入信号 A A、B B、C C、D D、E E、F F、G G、H H、I I分别为低电平时分别为低电平时 由由Y Y端输出的脉冲频率各为多少。已知端输出的脉冲频率各为多少。已知CPCP的频率
23、为的频率为1010kHzkHz。地地 址址 输 入入数数 据据 输 出出A3A2A1A0D3D2D1D0000011110001000000100011001101000100010101011010011010010111100010001111100111001010000110110010110000011101010011100111111100007-4 图是用图是用164位位ROM和和74LS161 组成的脉冲分频电路，组成的脉冲分频电路，ROM的的 数据表如表所示。试画出在数据表如表所示。试画出在CP 信号连续作用下信号连续作用下D3、D2、D1和和 D0输出的电压波形，输出的电
24、压波形， 并说明它们和并说明它们和CP信号频率之比。信号频率之比。74LS161组成十五进制计数器：组成十五进制计数器： 000111117-4 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 CPD0D1D2D3000011000010101001011001000111110011100001001000001011100000D0: 7/15D1: 5/15D2 3/15D3: 1/15Q2 Q2Q1 Q1Q0 Q0写出状态转换表、画出状态转换图，描述其功能，并说明其能否自启动写出状态转换表、画出状态转换图，描述其功能，并说明其能否自启动驱动方程：驱动方程：8-1
25、 由由JK触发器和触发器和PLA构成的时序逻辑电路如图所示，试分析其功能构成的时序逻辑电路如图所示，试分析其功能状态方程：8-1驱动方程：驱动方程：状态转换图：Q2Q1Q0000001011010110111101100六进制计数器，且有自启动能力六进制计数器，且有自启动能力8-1ABCY1Y20000000101010100110110010101011101011110解：设解：设A A、B B、C C按下为按下为1 1 ；不按为；不按为0 0 打开锁打开锁Y1Y1为为1 1，报警，报警Y2Y2为为1 18-2 试用如图的试用如图的PLA器件设计一器件设计一 保密锁逻辑电路。在此电路中，保
26、密锁逻辑电路。在此电路中，保密锁上有保密锁上有A、B、C三个按钮。当三个按钮。当三个按扭同时按下时，或三个按扭同时按下时，或A、B两两个同时按下时，或按下个同时按下时，或按下A、B中的中的任一位按钮时，锁就能被打开；而任一位按钮时，锁就能被打开；而不符合上列组合状态时，将使电铃不符合上列组合状态时，将使电铃发出报警响声。发出报警响声。 要求写出必要的设计步骤，要求写出必要的设计步骤，并画出包括并画出包括PLA阵列图的逻辑图。阵列图的逻辑图。ABCY1Y28-2VO9-1 9-1 在图示的施密特触发器电路中，已知在图示的施密特触发器电路中，已知在图示的施密特触发器电路中，已知在图示的施密特触发器
27、电路中，已知R R1 1=10k=10k， R R2 2=30k=30k。 G G1 1和和和和GG2 2为为为为CMOSCMOS反相器，反相器，反相器，反相器，V VDDDD=15V=15V。 1) 1)试计算电路的正向阈值电压试计算电路的正向阈值电压试计算电路的正向阈值电压试计算电路的正向阈值电压V VT T+ +、负向阈值电压负向阈值电压负向阈值电压负向阈值电压V VT T- -和和和和 回差电压回差电压回差电压回差电压VVT T。 2) 2)针对输入信号，试画出输出电压的波形。针对输入信号，试画出输出电压的波形。针对输入信号，试画出输出电压的波形。针对输入信号，试画出输出电压的波形。解
28、解解解： （1 1）V VT+T+8v V8v VT T- -4v V4v VT T4v4v （2 2）V VT T+ +5v V5v VT T- -2.5v V2.5v VT T2.5v2.5v9-2 9-2 在用在用在用在用555555定时器接成的施密特触发器电路中，试求：定时器接成的施密特触发器电路中，试求：定时器接成的施密特触发器电路中，试求：定时器接成的施密特触发器电路中，试求： （1 1）当）当）当）当V VCCCC=12V=12V，而且没有外接控制电压时，而且没有外接控制电压时，而且没有外接控制电压时，而且没有外接控制电压时，V VT T+ +、V VT T- - 及及及及VVT
29、 T值。值。值。值。 （2 2）当）当）当）当V VCCCC=9V=9V、外接控制电压外接控制电压外接控制电压外接控制电压V VCOCO=5V=5V时，时，时，时，V VT T+ +、V VT T- -、 V VT T各为多少？各为多少？各为多少？各为多少？解：tuctuoVcc2/3Vcc1/3VccTT1T29-3 9-3 在用在用在用在用555555定时器组成的多谐振荡器电路中，定时器组成的多谐振荡器电路中，定时器组成的多谐振荡器电路中，定时器组成的多谐振荡器电路中， 若若若若R R1 1=R=R2 2=5.1k=5.1k，C=0.01C=0.01FF， V VCCCC=12V=12V，
30、试计算电路振荡频率试计算电路振荡频率试计算电路振荡频率试计算电路振荡频率解：10-1 10-1 在的权电阻网络在的权电阻网络在的权电阻网络在的权电阻网络D/AD/A转换器中，若取转换器中，若取转换器中，若取转换器中，若取V VREFREF=5V=5V，试求试求试求试求 当输入数字量为当输入数字量为当输入数字量为当输入数字量为 d3 3d2 2d1 1d0 0=0101时输出电压。时输出电压。时输出电压。时输出电压。解：10-2 若若A/D转换器（包括取样转换器（包括取样-保持电路）保持电路） 输入模拟电压信号的最高变化频率为输入模拟电压信号的最高变化频率为 10kHz，试说明取样频率的下限是多
31、少？试说明取样频率的下限是多少？ 完成一次完成一次A/D所用时间的上限是多少？所用时间的上限是多少？10-3 10-3 试分析图试分析图试分析图试分析图10.110.1电路的电路的电路的电路的 工作原理，画出输出电压工作原理，画出输出电压工作原理，画出输出电压工作原理，画出输出电压 0 0的波形图。的波形图。的波形图。的波形图。CB7520CB7520是是是是1010位倒位倒位倒位倒T T型电阻网络型电阻网络型电阻网络型电阻网络DACDAC。 表表表表10.110.1给出了给出了给出了给出了RAMRAM的的的的1616个个个个地址单元中所存的数据。地址单元中所存的数据。地址单元中所存的数据。地
32、址单元中所存的数据。高高高高6 6位地址位地址位地址位地址A9A4A9A4始终为始终为始终为始终为0 0，在表中没有列出。，在表中没有列出。，在表中没有列出。，在表中没有列出。 RAMRAM的输出数据只用的输出数据只用的输出数据只用的输出数据只用了低了低了低了低4 4位，作为位，作为位，作为位，作为CB7520CB7520的的的的输入。因输入。因输入。因输入。因RAMRAM的高的高的高的高4 4位数位数位数位数据没有使用，故表中也未据没有使用，故表中也未据没有使用，故表中也未据没有使用，故表中也未列出。列出。列出。列出。地地 址址 输 入入数数 据据 输 出出A3A2A1A0D3D2D1D00
33、00000000001000100100011001101110100111101011111011001110111001110000001100100001010000110110011110001011101011111101001 1111101110-310-3CP Q3A3Q2A2Q1A1Q0A0I/O3(d9) I/O2(d8) I/O1(d7) I/O0(d6) vo0 0 0 0 0 0 0 0 001 0 0 0 1 0 0 0 10.52 0 0 1 0 0 0 1 11.53 0 0 1 1 0 1 1 13.54 0 1 0 0 1 1 1 17.55 0 1 0 1 1 1 1 17.56 0 1 1 0 0 1 1 03.57 0 1 1 1 0 0 1 11.58 1 0 0 0 0 0 0 10.59 1 0 0 1 0 0 0 0010-310-30 1 2 3 4 5 6 7 8 9 10 11 12 7.53.51.50.5 0Vo/VCP
