《1415电子设计综合实验要求及交流信号测量》由会员分享，可在线阅读，更多相关《1415电子设计综合实验要求及交流信号测量（42页珍藏版）》请在金锄头文库上搜索。
1、电子设计综合实验课程整体安排n30学时：设计制作基础训练、输入通道设计训练、输出通道设计训练、控制单元及接口电路设计训练、系统设计训练要求n良好的自学精神，当堂实验完成不了的，自行找时间在下次实验开始前完成。n个别元器件自行解决，留好发票和元器件清单。n提交：n设计报告（后附：实物清晰的照片，设计成员和实物的合影）n设计项目的ppt报告n视频文件n考核方法：设计实物及设计报告成绩（60分）实验过程及作业（40分）电子设计竞赛的要求及知识需求n基本知识q涵盖电路分析、模拟与数字电路、高频/非线性电子电路主要知识点；q单元电路分析、验证、设计方法；q电路主要性能指标测量方法；q重要基本概念：n时域
2、与频域、频率与相位、功率与效率，瞬态与稳态，有源与无源，调制与解调、 传输与接收、同步与异步、集中与分布，线性与非线性，捕捉与跟踪，反馈、动态范围、精度、分辨力、阻抗、匹配、稳定度、调整能力等等。n基本技能q元器件识别、寻找、运用q常用仪器工作原理、使用方法；q资料查阅：书、刊、网；q电路设计与仿真；q印刷电路板设计；q工装：焊接、装配q电子测量方法：参数测量，准确度与误差分析q调试方法：故障分析和排除q文档整理：章节、文字、图表的规范化。n基本设计能力q掌握先进仪器使用方法（如数字存储示波器、逻辑分析仪等）；q掌握单片机/嵌入式、CPLD/FPGA、*DSP基本知识；q掌握更先进的工具软件、
3、开发系统，结合硬件实现较小电子系统的能力；q掌握一些系统分析软件，能完成单元、系统设计；n综合设计能力q实现小系统的设计实现能力；q掌握常用传感器、执行机构的基本知识，和用简单的或与本专业有关的光、机、电一体化组成系统的能力；q能在网上查阅相关元器件资料，具有一定的选择能力，并能根据要求正确使用；q具有绘制印刷板能力，并有初步的电磁兼容知识；q具有接受和掌握“嵌入式系统”的开发能力；q具有接受和掌握“SOC”的开发能力；n电子系统设计过程q确定设计目标n需求分析：从非技术和技术两方面分析；n性能设计：功能，技术性能与指标；n支撑技术：关键技术，相关技术；n实现方法：技术方法，技术路线；n完成形
4、式：原理/性能样机，实用样机。q系统分析：系统可以按功能分解成若干个功能相对独立、单一的单元模块;q设计过程n模块设计与实现n系统调试n系统测试q文档整理n系统分析系统分析：单片机+FPGA小系统MCUFPGAKeyBoardRS232/CANLCD/LEDMemoryADCDAC I/OInterfaceExt STDInterfacen电子系统设计过程q确定设计目标q系统分析：系统可以按功能分解成若干个功能相对独立、单一的单元模块;q设计过程n模块设计与实现n系统调试n系统测试q文档整理软件调试，硬件调试，系统联调功能调试与指标调试调试内容、方法与手段调试步骤测试内容与测试方案测试仪器与测
5、试工具功能测试与指标测试测试数据记录与结果分析确定电路形式/确定软件框图与基本算法；理论分析与计算元、器件选择电路设计与仿真电路装配电路调试电路测试方案论证与方案比较理论分析与参数计算单元电路设计与实现软件设计系统测试与数据处理结果分析/结论n课程讲解安排n设计安排5-9周3项目一：交流电压参数的测量。项目一：交流电压参数的测量。完成放大电路、比较器的设计。实现：用信号发生器产生弱信号，用示波器的两个通道分别观察输入和输出信号。4完成AD转换。实现：用MCU采集转换后的数字量。5完成幅度的测量。实现：对AD转换器输出的信号进行测量，并能显示3位测量值（幅度）。6完成频率的测量。实现：对比较器输
6、出的信号频率进行测量，并能显示3位测量值（频率）。7项目验收：交流电压参数的测量8-11周项目二：项目二：2013年全国电子设计竞赛题（本科）年全国电子设计竞赛题（本科）12项目验收3课程安排、设计制作基础训练及项目讲解4传感器电路5单片机6嵌入式系统的软件设计及开发82013年全国电子设计竞赛项目讲解基本要求：基本要求：1.用给定运放制作一个放大器（用给定运放制作一个放大器（20分）分）增益：增益：20dB；带宽：；带宽：100KHz2.用用MCU或或FPGA作为主控单元，和已设计的放大器制作一个频率计（作为主控单元，和已设计的放大器制作一个频率计（30分）分）测量范围：测量范围：10Hz1
7、00KHz，显示：，显示：3位位发挥部分：发挥部分：1.提高放大器性能（提高放大器性能（20分）：增益：分）：增益：60dB；带宽：；带宽：500KHz2.增加测量参数（增加测量参数（20分）：电压幅度，测量范围：输入信号越小越好分）：电压幅度，测量范围：输入信号越小越好3.显示以下幅值（显示以下幅值（10分）：分）：Asin20 Asin40 Asin60 Asin80项目一：交流电压参数的测量项目一：交流电压参数的测量LED或液晶均可元件清单元件清单运放：运放：TLV2464 、LM324 比较器：比较器：TLC372AD变换器：变换器：ADC0820（或（或MCU内部自带的内部自带的AD
8、C）设计框图设计框图放大器放大器ADAD变换变换比较器比较器MCU/FPGAMCU/FPGA3 3位显示位显示被测信号被测信号10.01，实现幅度测量，实现幅度测量实现频率测量实现频率测量基准信号基准信号n思考思考q对于只知频率范围的周期信号，如何实现幅度的测量。q如何实现周期信号频率的测量。设计电路分解：设计电路分解：1.基本放大器设计：增益基本放大器设计：增益20dB；带宽；带宽100KHz2.提高放大器性能：增益提高放大器性能：增益60dB；带宽；带宽500KHz3.比较电路设计：输出比较电路设计：输出TTL电平电平4.测量频率：测量范围测量频率：测量范围10Hz100KHz，显示，显示
9、3位位5.测量幅值：实现测量幅值：实现AD转换控制电路设计，测量电压幅度转换控制电路设计，测量电压幅度6.幅值显示：实现存储并显示幅值显示：实现存储并显示Asin20 Asin40 Asin60 Asin80红色部分功能必须完成运放：运放：TLV2464单位增益带宽：单位增益带宽：6.4MHz单电源供电：单电源供电：2.76V双电源供电：双电源供电：1.35 3V1.1.放大器设计：增益放大器设计：增益20dB20dB；带宽；带宽100KHz100KHz运放OP07运放的单位增益带宽积（运放的单位增益带宽积（GBPGBP：Gain Bandwidth Product Gain Bandwidt
10、h Product ）= =增益增益（-3dB-3dB带宽）带宽）一级放大倍数一级放大倍数=10=10，带宽，带宽=6.4MHz/10=640KHz=6.4MHz/10=640KHz一级运放达到基本要求：增益一级运放达到基本要求：增益20dB20dB；带宽；带宽100KHz100KHz运算电路：反相比例运算或同相比例运算运算电路：反相比例运算或同相比例运算反相比例运算电路反相比例运算电路电路结构：引入电压并联负反馈；电路结构：引入电压并联负反馈； 输出电阻小；输出电阻小； 输入电阻小；输入电阻小； 补偿电阻补偿电阻R R = R / R = R / Rf f运算关系：运算关系：同相比例运算电路
11、同相比例运算电路电路结构：引入电压串联负反馈；电路结构：引入电压串联负反馈； 输入电阻大；输入电阻大； 输出电阻小；输出电阻小； 补偿电阻补偿电阻R = R / Rf运算关系：运算关系：2.2.提高放大器性能：增益提高放大器性能：增益60dB60dB；带宽；带宽500KHz500KHzu两个同频率的放大器两个同频率的放大器fH=0.64fH1u三个同频率的放大器三个同频率的放大器fH=0.52fH1u四个同频率的放大器四个同频率的放大器fH=0.45fH1（1）第一级放大倍数）第一级放大倍数=10，带宽，带宽=6.4MHz/10=640KHz（2）第二、三级放大倍数）第二、三级放大倍数=10（
12、总增益（总增益 = 1000），带宽），带宽=0.52*640KHz=300KHz一级放大达到基本要求：增益一级放大达到基本要求：增益20dB；带宽；带宽100KHz三级放大达到发挥要求三级放大达到发挥要求1：增益：增益60dB（带宽（带宽500KHz）方案：四级放大，每级方案：四级放大，每级5.7倍，倍，5.74=1055一级带宽一级带宽=6.4M/5.7=1.12M，四级带宽，四级带宽1.12MHz0.45=0.504MHz2.2.提高放大器性能：增益提高放大器性能：增益60dB60dB；带宽；带宽500KHz500KHz运放的单位增益带宽积运放的单位增益带宽积=增益增益（-3dB带宽）带
13、宽）过零比较器过零比较器3.3.比较电路设计：输出比较电路设计：输出TTLTTL电平电平比较器：比较器：TLC372供电电压：供电电压：218V设计框图设计框图放大器放大器ADAD变换变换比较器比较器MCU/FPGAMCU/FPGA3 3位显示位显示被测信号被测信号10.01，实现幅度测量，实现幅度测量实现频率测量实现频率测量基准信号基准信号n思考思考q对于只知频率范围的周期信号，如何实现幅度的测量。q如何实现周期信号频率的测量。放大器放大器ADAD变换变换比较器比较器MCU/FPGAMCU/FPGA3 3位显示位显示被测信号被测信号10.01，实现幅度测量，实现幅度测量实现频率测量实现频率测
14、量基准信号基准信号4.FPGA4.FPGA扩展：实现扩展：实现ADAD转换控制电路设计，测量电压幅度转换控制电路设计，测量电压幅度模数转换电路n种类：816位的A/D转换器芯片qADC08098位MOS型A/D转换器qAD574快速12位A/D转换器。n接口主要考虑：q数字量输出线的连接：内部是否带有三态锁存数据输出缓冲器、数据线的位数q读取控制逻辑qADC启动方式、转换结束信号处理方法：由单片机提供。n脉冲启动：如ADC0809、ADC574等。n电平启动：AD570、AD571n转换结束标志信号：判断有中断和查询两种。q时钟的连接：决定芯片转换速度的基准。n由芯片内部提供(如AD574)n
15、由外部提供q主要技术指标：量化间隔、量化误差、转换速率、量程A/D转换器转换器ADC0809ADC0809转换工作时序 ADC0832：体积小，兼容性强，性价比高 8位分辨率； 双通道A/D转换； 输入输出电平与TTL/CMOS相兼容； 5V电源供电时输入电压在05V之间； 工作频率为250KHZ，转换时间为32S； 一般功耗仅为15mW； 8P、14PDIP（双列直插）、PICC多种封装； 商用级芯片温宽为0C to +70C，工业级芯片温宽为40 to +85 应用：电压测试仪ADC0832与单片机的接口：4条数据线：CS、CLK、DO、DI。由于DO端与DI端在通信时并未同时有效并与单片
16、机的接口是双向的，所以电路设计时可以将DO和DI并联在一根数据线上使用。CS作为选通信号，在时序图中可以看到，以CS置为低电平开始，一直到置为高电平结束。CLK提供时钟信号，我们要注意看CLK的信号的箭头指向，向上为上升沿有效，向下为下降沿有效。DI、DO作为数据端口。当ADC0832未工作时其CS输入端应为高电平，此时芯片禁用，CLK和DO/DI的电平可任意。当要进行A/D转换时，须先将CS使能端置于低电平并且保持低电平直到转换完全结束。此时芯片开始转换工作，同时由处理器向芯片时钟输入端CLK输入时钟脉冲，DO/DI端则使用DI端输入通道功能选择的数据信号。在第1个时钟脉冲的下沉之前DI端必
17、须是高电平，表示启始信号。在第2、3个脉冲下沉之前DI端应输入2位数据（SGL、Odd）用于选择通道功能：在完成输入启动位、通道选择之后，就可以开始读出数据，转换得到的数据会被送出二次，一次高位在前传送，一次低位在前传送，连续送出。在程序读取二个数据后，我们可以加上检验来看看数据是否被正确读取。调用：变量名=GetValue0832(通道值);ADC0832是8位分辨率，返回的数值在0255之间，对应模拟数值为05V，因此每一档对应的电压值约为0.0196V。读取数值的子函数GetValue0832，二通道独立读取，入口参数是通道值（0或1），出口参数则是读取的结果。FPGA实现数字电压测量的
18、工作过程：实现数字电压测量的工作过程：首先由模数转换器对模拟电压进行模数转换，接着首先由模数转换器对模拟电压进行模数转换，接着FPGA对对转换后的数字信号进行处理，再将结果用数字信号直接显示出来。转换后的数字信号进行处理，再将结果用数字信号直接显示出来。系统结构框图：系统结构框图：系统由三部分组成，系统由三部分组成， ADC数模转换、数模转换、 FPGA信号处理和控制、显示电路。信号处理和控制、显示电路。ADC数模转换：数模转换：实现模拟量向数字量的转换。实现模拟量向数字量的转换。FPGA信号处理和控制：信号处理和控制：FPGA与与ADC控制信号进行连接，控制控制信号进行连接，控制ADC的模数
19、转换过程，转换结束后，的模数转换过程，转换结束后，由由FPGA对其进行数据处理并控制显示单元工作。对其进行数据处理并控制显示单元工作。显示电路：显示电路：LED数码管接收数码管接收FPGA信号，实现电压值的显示。信号，实现电压值的显示。 4.FPGA4.FPGA扩展：实现扩展：实现ADAD转换控制电路设计，测量电压幅度转换控制电路设计，测量电压幅度ADC0809，8位分辨率，输出逻辑电平与位分辨率，输出逻辑电平与TTL、CMOS电路兼容。电路兼容。IN7IN0：8路模拟输入量，模拟电压的输入范围路模拟输入量，模拟电压的输入范围05V。ADDCADDA：地址输入信号，译码后选择模拟量中的一路进行
20、：地址输入信号，译码后选择模拟量中的一路进行AD转换。转换。ALE：地址锁存允许输入信号，：地址锁存允许输入信号，上升沿锁存地址，启动译码选中一路模拟量输入。上升沿锁存地址，启动译码选中一路模拟量输入。START：启动转换输入信号，正脉冲有效。上升沿复位内部寄存器，：启动转换输入信号，正脉冲有效。上升沿复位内部寄存器，下降沿启动控下降沿启动控制逻辑，开始制逻辑，开始AD转换。转换。EOC：转换结束输出信号。下降沿表示转换正在进行，：转换结束输出信号。下降沿表示转换正在进行，高电平表示转换结束。高电平表示转换结束。OE：输出允许信号，：输出允许信号，高电平有效，转换结果送到数据输出线。高电平有效
21、，转换结果送到数据输出线。D7D0：8位数字信号输出。位数字信号输出。CP：外部时钟输入，时钟最高频率：外部时钟输入，时钟最高频率640KHz，转换时间约，转换时间约100s。VR(+)、VR(-)：基准电压。单极性输入时，：基准电压。单极性输入时，VR(+)接接+5V，VR(-)接地。接地。VCC：电源电压，接：电源电压，接+5V。GND：信号接地端。：信号接地端。4.FPGA4.FPGA扩展：实现扩展：实现ADAD转换控制电路设计，测量电压幅度转换控制电路设计，测量电压幅度ADC0809工作过程：工作过程：输入地址信号输入地址信号ADDCADDA；在地址锁存允许输入信号在地址锁存允许输入信
22、号ALE的作用下，地址信号被锁存，产生译码信号，选中一路模拟量输入；的作用下，地址信号被锁存，产生译码信号，选中一路模拟量输入；输入启输入启动转换信号动转换信号START启动转换；启动转换；输出转换结束信号输出转换结束信号EOC；在输出允许信号在输出允许信号OE的的控制下，将转换结果输出到数字信号输出端控制下，将转换结果输出到数字信号输出端D7D0。根据根据ADC0809的工作时序，可以采用查询信号的工作时序，可以采用查询信号EOC方式，通过方式，通过FPGA实现对实现对ADC0809的采样控制。采样控制电路的流程的采样控制。采样控制电路的流程:转换准备，信号初始化转换准备，信号初始化地址锁存
23、信号地址锁存信号ALE有效，有效，实现地址锁存实现地址锁存转换信号转换信号START有效，有效，启动模数转换启动模数转换输出允许信号输出允许信号OE有效，有效，输出数字信号，转换结束输出数字信号，转换结束查询转换结束信号查询转换结束信号EOCEOC，判断转换是否结束判断转换是否结束YesNo根据流程图编写的采样控制电路根据流程图编写的采样控制电路VHDL程序如下，这里采用状态机的描述方式。为程序如下，这里采用状态机的描述方式。为了配合电路的调试，这里指定地址信号，了配合电路的调试，这里指定地址信号，ADDA=1。LIBRARYIEEE;USEIEEE.STD_LOGIC_1164.ALL;EN
24、TITYADC0809ISPORT(D:INSTD_LOGIC_VECTOR(7DOWNTO0);-0809的8位数据CLK,EOC:INSTD_LOGIC;-CLK转换时钟ALE,START,OE,ADDA:OUTSTD_LOGIC;-0809的控制信号Q:OUTSTD_LOGIC_VECTOR(7DOWNTO0);ENDADC0809;ARCHITECTURE behav OF ADC0809 ISTYPE states IS (st0, st1, st2, st3,st4,st5,st6,st7) ; -定义状态类型定义状态类型SIGNAL current_state, next_sta
25、te: states :=st0 ;SIGNAL REG: STD_LOGIC_VECTOR(7 DOWNTO 0);SIGNAL LOCK: STD_LOGIC; - 转换结束后的数据锁存信号转换结束后的数据锁存信号BEGINADDA ALE=0;START=0;OE=0;LOCK=0 ;next_state ALE=1;START=0;OE=0;LOCK=0 ;next_state ALE=0;START=1;OE=0;LOCK=0 ;next_state ALE=0;START=0;OE=0;LOCK=0; -查询转换结束信号查询转换结束信号EOC IF (EOC=1) THEN nex
26、t_state = st3; -EOC下降沿，表示转换下降沿，表示转换 ELSE next_state ALE=0;START=0;OE=0;LOCK=0; -继续查询转换结束信号继续查询转换结束信号EOC IF (EOC=0) THEN next_state = st4; ELSE next_state ALE=0;START=0;OE=1;LOCK=0;next_state ALE=0;START=0;OE=1;LOCK=1;next_state ALE=0;START=0;OE=1;LOCK=1;next_state ALE=0;START=0;OE=0;LOCK=0;next_stat
27、e = st0; END CASE ;END PROCESS;PROCESS (CLK) BEGINIF ( CLKEVENT AND CLK=1) THEN - -时钟时钟CLK上升沿，状态转换上升沿，状态转换 current_state = next_state;END IF;END PROCESS; PROCESS (CLK) - -锁存转换好的数据锁存转换好的数据BEGINIF (CLKEVENT AND CLK=1) THEN IF LOCK=1 THENREG=D;END IF;END IF;END PROCESS ; Q = REG;END behav;5.FPGA5.FPGA实
28、现频率计：测量范围实现频率计：测量范围10Hz10Hz100KHz100KHz，显示，显示3 3位位u系统基准时钟：选用高精度时钟源，频率计精度的主要决定因素。系统基准时钟：选用高精度时钟源，频率计精度的主要决定因素。u脉冲整形：将被测信号整形为数字信号，且符合幅度要求。脉冲整形：将被测信号整形为数字信号，且符合幅度要求。u闸门时间的选择：对于低频信号的测量应采用较长的闸门时间，对于高频闸门时间的选择：对于低频信号的测量应采用较长的闸门时间，对于高频信号的测量则相反。信号的测量则相反。脉冲整形子系统脉冲整形子系统存储存储清零清零使能使能系统基准系统基准时钟时钟数字脉冲数字脉冲待测信号待测信号闸门控制子系统闸门控制子系统计数器子系统计数器子系统译码显示子系统译码显示子系统
