《组合逻辑模块及其应用ppt课件》由会员分享，可在线阅读，更多相关《组合逻辑模块及其应用ppt课件（42页珍藏版）》请在金锄头文库上搜索。
1、第四章第四章 组合逻辑模块及其运用组合逻辑模块及其运用 4.1 4.1 编码器器 一一. .编码器的根本概念及任器的根本概念及任务原理原理 编码将特定的将特定的逻辑信号信号编为一一组二二进制代制代码。 可以可以实现编码功能的功能的逻辑部件称部件称为编码器。器。普通而言，普通而言，N N个不同的信号，至少需求个不同的信号，至少需求n n位二位二进制数制数编码。N N和和n n之之间满足以下关系足以下关系: : 2nN 2nN 例：设计一个键控例：设计一个键控8421BCD8421BCD码编码器。码编码器。2由真由真值表写出各表写出各输出的出的逻辑表达式表达式为：解：解：1 1列出真值表：列出真值
2、表：重新整理得：重新整理得：3 3由表达式画由表达式画出出逻辑图：4 4添加控制使能标志添加控制使能标志GS GS ：当按下当按下S0S9恣意一个恣意一个键时，GS=1，表示有，表示有信号信号输入；入；当当S0S9均没均没按下按下时，GS=0，表示没有信号表示没有信号输入。入。二二. .二进制编码器二进制编码器 3 3位位二二进制制编码器器有有8 8个个输入入端端，3 3个个输出出端端，所所以以常常称称为8 8线3 3线编码器，其功能真器，其功能真值表表见下表：下表：输入入为高高电平有效平有效 由真值表写出各输出的逻辑表达式为：由真值表写出各输出的逻辑表达式为： 用用门电路路实现逻辑电路：路：
3、三三优先先编码器器允允许同同时输入两个以上信号，并按入两个以上信号，并按优先先级输出。出。 集成集成优先先编码器器举例例74148741488 8线-3-3线留留意意：该电路路为反反码输出出。EIEI为使使能能输入入端端( (低低电平平有有效效) )，EOEO为使使能能输出端出端( (高高电平有效平有效) ) ，GSGS为优先先编码任任务标志志( (低低电平有效平有效) )。 四四编码器的运用器的运用 1编码器的器的扩展展用用两两片片74148优先先编码器器串串行行扩展展实现的的16线4线优先先编码器器2 2组成组成8421BCD 8421BCD 编码器编码器4.2 4.2 译码器译码器一一译
4、码器的根本概念及任器的根本概念及任务原理原理译码器器将将输入代入代码转换成特定的成特定的输出信号出信号例：例：2 2线44线译码器器写出各输出函数表达式：写出各输出函数表达式：画出画出逻辑电路路图：二、集成二、集成译码器器1.1.二二进制制译码器器743743线88线译码器器2.8421BCD2.8421BCD译码器译码器74427442三、译码器的运用三、译码器的运用1译码器的器的扩展展用两片用两片74扩展展为4线16线译码器器2 2实现组合逻辑电路实现组合逻辑电路例例4.2.1 4.2.1 试用用译码器和器和门电路路实现逻辑函数：函数：解：将解：将逻辑函数函数转换成最小成最小项表达式，表达
5、式，再再转换成与非成与非与非方式。与非方式。=m3+m5+m6+m7=用一片用一片7474加一个与非加一个与非门就可就可实现该逻辑函数。函数。 例例4.2.2 某组合逻辑电路的真某组合逻辑电路的真值表如表值表如表4.2.4所示，试用译码所示，试用译码器和门电路设计该逻辑电路。器和门电路设计该逻辑电路。解解：写写出出各各输出出的的最最小小项表表达达式式，再再转换成成与非与非与非方式与非方式: 用用一一片片74加加三三个个与与非非门就就可可实现该组合合逻辑电路。路。可可见，用用译码器器实现多多输出出逻辑函数函数时，优点更明点更明显。3构成数据分配器构成数据分配器 数据分配器将一路输入数据根据地址选
6、择码分配给多路数据输出中的某一路输出。用用译码器器设计一个一个“1线-8线数据分配器数据分配器 四、数字显示译码器四、数字显示译码器常常用用的的数数字字显示示器器有有多多种种类型型，按按显示示方方式式分分，有有字字型型重重叠叠式式、点点阵式、分段式等。式、分段式等。 按按发光光物物质分分，有有半半导体体显示示器器，又又称称发光光二二极极管管(LED)显示示器器、荧光光显示器、液晶示器、液晶显示器、气体放示器、气体放电管管显示器等。示器等。1七段数字七段数字显示器原理示器原理按内部衔接方式不同，七段数字显示器分为共阴极和共阳极两种。按内部衔接方式不同，七段数字显示器分为共阴极和共阳极两种。2 2
7、七段七段显示示译码器器74487448七段七段显示示译码器器74487448是一种是一种与共阴极数字与共阴极数字显示器配合示器配合运用的集成运用的集成译码器。器。7448的逻辑功能：的逻辑功能：1正正常常译码显示示。LT=1，BI/RBO=1时，对输入入为十十进制制数数l15的二的二进制制码00011111进展展译码，产生生对应的七段的七段显示示码。2灭零零。当当LT=1，而而输入入为0的的二二进制制码0000时，只只需需当当RBI =1时，才才产生生0的的七七段段显示示码,假假设此此时输入入RBI =0 ，那那么么译码器器的的ag输出全出全0，使，使显示器全示器全灭；所以；所以RBI称称为灭
8、零零输入端。入端。3试灯灯。当当LT=0时，无无论输入入怎怎样，ag输出出全全1，数数码管管七七段段全全亮亮。由由此此可可以以检测显示示器器七七个个发光光段段的的好好坏坏。 LT称称为试灯灯输入入端。端。4特殊控制端特殊控制端BI/RBO。BI/RBO可以作可以作输入端，也可以作入端，也可以作输出端。出端。 作作输入入运运用用时，假假设BI=0时，不不论其其他他输入入端端为何何值，ag均均输出出0，显示器全示器全灭。因此。因此BI称称为灭灯灯输入端。入端。 作作输出出端端运运用用时，受受控控于于RBI。当当RBI=0，输入入为0的的二二进制制码0000时，RBO=0，用用以以指指示示该片片正正
9、处于于灭零零形形状状。所所以以，RBO 又又称称为灭零零输出端。出端。将将BI/RBO和和RBI配合运用，可以配合运用，可以实现多位数多位数显示示时的的“无无效效0消消隐功能。功能。具有无效具有无效0消消隐功能的多位数功能的多位数码显示系示系统 4.3 4.3 数据选择器数据选择器一、一、 数据数据选择器的根本概念及任器的根本概念及任务原理原理 数据数据选择器器根据地址根据地址选择码从多路从多路输入数据中入数据中选择一路，送到一路，送到输出。出。例：四选一数据选择器例：四选一数据选择器根据功能表，可写出根据功能表，可写出输出出逻辑表达式：表达式：由逻辑表达式画出逻辑图：由逻辑表达式画出逻辑图：
10、二、集成数据选择器二、集成数据选择器集成数据集成数据选择器器741518选1数据数据选择器器三、数据选择器的运用三、数据选择器的运用1数据数据选择器的通道器的通道扩展展用两片用两片74151组成成 “16选1数据数据选择器器2实现组合逻辑函数实现组合逻辑函数1当当逻辑函函数数的的变量量个个数数和和数数据据选择器器的的地地址址输入入变量量个个数数一一样时，可直接用数据，可直接用数据选择器来器来实现逻辑函数。函数。 例例4.3.1 试用用8选1数据数据选择器器74151实现逻辑函数：函数：解解：将将逻辑函函数数转换成成最最小小项表达式：表达式： =m3+m5+m6+m7 画出画出连线图。2当逻辑函
11、数的变量个数大于数据选择器的地址输入变量个数时。当逻辑函数的变量个数大于数据选择器的地址输入变量个数时。例例4.3.2 试用试用4选选1数据选择器实现逻辑函数：数据选择器实现逻辑函数：解：将解：将A、B接到地址接到地址输入端，入端，C加到适当的数据加到适当的数据输入端。入端。作出作出逻辑函数函数L的真的真值表，根据真表，根据真值表画出表画出连线图。4.5 4.5 加法器加法器一、加法器的根本概念及任一、加法器的根本概念及任务原理原理加法器加法器实现两个二两个二进制数的加法运算制数的加法运算 1半加器半加器只能只能进展本位加数、被加数的加法运算而不思索低位展本位加数、被加数的加法运算而不思索低位
12、进位。位。 列出半加器的真列出半加器的真值表：表：画出画出逻辑电路路图。由真由真值表直接写出表达式表直接写出表达式: :假设想用与非门组成半加器，那么将上式用代数法变换成与非方式：假设想用与非门组成半加器，那么将上式用代数法变换成与非方式：由此画出用与非由此画出用与非门组成的半加器。成的半加器。2 2全加器全加器能同能同时进展本位数和相展本位数和相邻低位的低位的进位信号的加法运算。位信号的加法运算。由真由真值表直接写出表直接写出逻辑表达式，再表达式，再经代数法化代数法化简和和转换得：得：根据根据逻辑表达式画出全加器的表达式画出全加器的逻辑电路路图： 二、多位数加法器二、多位数加法器4位串行位串
13、行进位加法器位加法器本章小结本章小结1 1常常用用的的中中规模模组合合逻辑器器件件包包括括编码器器、译码器器、数数据据选择器、数器、数值比比较器、加法器等。器、加法器等。2 2上上述述组合合逻辑器器件件除除了了具具有有其其根根本本功功能能外外，还可可用用来来设计组合合逻辑电路路。运运用用中中规模模组合合逻辑器器件件进展展组合合逻辑电路路设计的的普普通通原原那那么么是是：运运用用MSIMSI芯芯片片的的个个数数和和种种类型型号最少，芯片之号最少，芯片之间的的连线最少最少3 3用用MSIMSI芯芯片片设计组合合逻辑电路路最最简单和和最最常常用用的的方方法法是是，用用数数据据选择器器设计多多输入入、单输出出的的逻辑函函数数；用用二二进制制译码器器设计多多输入、多入、多输出的出的逻辑函数。函数。
